JP4656887B2 - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法 Download PDFInfo
- Publication number
- JP4656887B2 JP4656887B2 JP2004219151A JP2004219151A JP4656887B2 JP 4656887 B2 JP4656887 B2 JP 4656887B2 JP 2004219151 A JP2004219151 A JP 2004219151A JP 2004219151 A JP2004219151 A JP 2004219151A JP 4656887 B2 JP4656887 B2 JP 4656887B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- sampling
- semiconductor device
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明の一実施形態による半導体装置の製造方法を図1乃至図8を用いて説明する。図1は、本実施形態による半導体装置の製造方法を示すフローチャートである。
次に、本実施形態による半導体装置の製造方法の評価結果について説明する。
次に、本実施形態による半導体装置の製造方法の変形例を図9を用いて説明する。図9は、本変形例による半導体装置の製造方法におけるサンプリング領域を示す平面図である。
本発明は上記実施形態に限らず種々の変形が可能である。
12…半導体チップ
14…サンプリング領域
16…1ショットの露光範囲
Claims (6)
- 複数の半導体ウェハのそれぞれについて複数の半導体チップを形成する第1の工程と、
前記第1の工程の後に、前記半導体ウェハの表面に付着している異物の数をそれぞれ検査する第2の工程と、
前記第2の工程の後に、前記複数の半導体ウェハのうちの一の前記半導体ウェハのサンプリング領域内に存在する複数の前記半導体チップについて、プローブテストをそれぞれ行う第3の工程と、
前記サンプリング領域内に存在する前記複数の半導体チップの歩留りを算出する第4の工程とを有し、
前記第4の工程において算出された前記複数の半導体チップの歩留りが基準値以上の場合には、前記一の半導体ウェハの前記サンプリング領域外に存在する複数の前記半導体チップ、及び、前記一の半導体ウェハと同じロットで形成された他の複数の前記半導体ウェハについてプローブテストを行わず、
前記第2の工程において検出された前記異物の数が所定値より多い前記半導体ウェハについては、前記第3の工程以降の工程を経ることなく、前記半導体ウェハに形成されているすべての半導体チップについてプローブテストを行い、
前記第2の工程において検出された前記異物の数が前記所定値より多くない前記半導体ウェハについては、前記第3の工程に移行する
ことを特徴とする半導体装置の検査方法。 - 請求項1記載の半導体装置の検査方法において、
複数の前記サンプリング領域内の前記複数の半導体チップの歩留りの平均値をm、前記複数の前記サンプリング領域内の前記複数の半導体チップの歩留りの標準偏差をσとしたとき、m−2σの値が所定値以上である場合には、m−2σの値を前記基準値とし、m−2σの値が前記所定値未満である場合には、前記所定値を前記基準値とする
ことを特徴とする半導体装置の検査方法。 - 請求項1又は2記載の半導体装置の検査方法において、
前記第1の工程は、複数の前記半導体チップのパターンが形成されたレチクルを用いて、前記パターンを順次露光する工程を含み、
前記サンプリング領域は、前記レチクルの縁部に位置する前記半導体チップの前記パターンが露光される第1の部分領域を含む
ことを特徴とする半導体装置の検査方法。 - 請求項3記載の半導体装置の検査方法において、
前記第1の部分領域は、前記半導体ウェハの中心部と縁部との間に位置するL字状の領域である
ことを特徴とする半導体装置の検査方法。 - 請求項3又は4記載の半導体装置の検査方法において、
前記サンプリング領域は、前記半導体ウェハの中心部に位置する第2の部分領域を含む
ことを特徴とする半導体装置の検査方法。 - 請求項3乃至5のいずれか1項に記載の半導体装置の検査方法において、
前記サンプリング領域は、前記半導体ウェハの縁部に位置する第3の部分領域を含む
ことを特徴とする半導体装置の検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004219151A JP4656887B2 (ja) | 2004-07-27 | 2004-07-27 | 半導体装置の検査方法 |
US10/993,135 US7139671B2 (en) | 2004-07-27 | 2004-11-22 | Semiconductor device fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004219151A JP4656887B2 (ja) | 2004-07-27 | 2004-07-27 | 半導体装置の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041188A JP2006041188A (ja) | 2006-02-09 |
JP4656887B2 true JP4656887B2 (ja) | 2011-03-23 |
Family
ID=35733460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004219151A Expired - Fee Related JP4656887B2 (ja) | 2004-07-27 | 2004-07-27 | 半導体装置の検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7139671B2 (ja) |
JP (1) | JP4656887B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005122238A1 (ja) * | 2004-06-09 | 2005-12-22 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
JP4864526B2 (ja) * | 2006-04-27 | 2012-02-01 | 富士通セミコンダクター株式会社 | 検査方法、検査装置および半導体装置の製造方法 |
US7917451B2 (en) * | 2008-03-11 | 2011-03-29 | International Business Machines Corporation | Methods, apparatus, and program products to optimize semiconductor product yield prediction for performance and leakage screens |
US10319648B2 (en) * | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
CN108766903B (zh) * | 2018-04-20 | 2021-07-27 | 上海华力微电子有限公司 | 一种检测站的来料负荷控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0344949A (ja) * | 1989-07-13 | 1991-02-26 | Mitsubishi Electric Corp | ウェハテスト方法 |
JPH05102284A (ja) * | 1991-10-11 | 1993-04-23 | Nec Kyushu Ltd | Lsiテスト装置 |
WO2004025313A1 (en) * | 2002-09-13 | 2004-03-25 | Koninklijke Philips Electronics N.V. | Reduced chip testing scheme at wafer level |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61237443A (ja) | 1985-04-13 | 1986-10-22 | Fujitsu Ltd | 集積回路の試験方法 |
US6021380A (en) * | 1996-07-09 | 2000-02-01 | Scanis, Inc. | Automatic semiconductor wafer sorter/prober with extended optical inspection |
JPH10242224A (ja) | 1997-02-25 | 1998-09-11 | Toshiba Corp | 半導体ウエハの特性テスト方法 |
US6210983B1 (en) * | 1998-10-21 | 2001-04-03 | Texas Instruments Incorporated | Method for analyzing probe yield sensitivities to IC design |
JP3555859B2 (ja) * | 2000-03-27 | 2004-08-18 | 広島日本電気株式会社 | 半導体生産システム及び半導体装置の生産方法 |
JP3574444B2 (ja) * | 2002-08-27 | 2004-10-06 | 沖電気工業株式会社 | プローブの接触抵抗測定方法及び半導体デバイスの試験方法 |
US6911350B2 (en) * | 2003-03-28 | 2005-06-28 | Qc Solutions, Inc. | Real-time in-line testing of semiconductor wafers |
-
2004
- 2004-07-27 JP JP2004219151A patent/JP4656887B2/ja not_active Expired - Fee Related
- 2004-11-22 US US10/993,135 patent/US7139671B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0344949A (ja) * | 1989-07-13 | 1991-02-26 | Mitsubishi Electric Corp | ウェハテスト方法 |
JPH05102284A (ja) * | 1991-10-11 | 1993-04-23 | Nec Kyushu Ltd | Lsiテスト装置 |
WO2004025313A1 (en) * | 2002-09-13 | 2004-03-25 | Koninklijke Philips Electronics N.V. | Reduced chip testing scheme at wafer level |
JP2005538562A (ja) * | 2002-09-13 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ウェーハレベルでの短縮されたチップテスト方式 |
Also Published As
Publication number | Publication date |
---|---|
JP2006041188A (ja) | 2006-02-09 |
US7139671B2 (en) | 2006-11-21 |
US20060025956A1 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6140140A (en) | Method for detecting process sensitivity to integrated circuit layout by compound processing | |
US7612419B2 (en) | Wafer, semiconductor chip, and semiconductor device | |
US7223616B2 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
JP4656887B2 (ja) | 半導体装置の検査方法 | |
JP2008166691A (ja) | テグパターン及びそのパターンを利用した半導体素子の検査方法 | |
JP4592634B2 (ja) | 半導体装置 | |
US7907770B2 (en) | Method for inspecting photomask and real-time online method for inspecting photomask | |
JP3732100B2 (ja) | 半導体基板における電子回路の構造部の製造と検査のための方法 | |
US6261956B1 (en) | Modified product mask for bridging detection | |
Buengener et al. | Process window centering for 22 nm lithography | |
US7763414B2 (en) | Pseudo low volume reticle (PLVR) design for ASIC manufacturing | |
US20070134598A1 (en) | Manufacturing method of semiconductor device, and wafer and manufacturing method thereof | |
KR20060117032A (ko) | 웨이퍼 결함 검출 방법 | |
US6529623B1 (en) | Stepper lens specific reticle compensation for critical dimension control | |
CN113130341B (zh) | Wat测试版图、测试结构及其形成方法 | |
US11037842B2 (en) | Semiconductor device with inspection patterns | |
CN113611629B (zh) | 一种芯片隔离环设计及筛片方法 | |
KR100664858B1 (ko) | 반도체 소자의 금속 구조를 검사하기 위한 모듈 | |
JP3863039B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JPH11214277A (ja) | ウェハおよびその製造方法 | |
KR100591132B1 (ko) | 반도체 공정 마진 확인용 패턴 | |
US9847264B1 (en) | Method for manufacturing a semiconductor product wafer | |
US20070108549A1 (en) | Semiconductor structure | |
JP2002026092A (ja) | 半導体装置検査方法および半導体装置製造方法 | |
CN115547980A (zh) | 多层内连线结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |