JPH0574909A - ウエハテスト方法 - Google Patents

Abstract

(57)【要約】 ［目的］ ウェハ中のメモリ欠陥救済後に行なわれる救
済確認テストにおいて、それまでウェハ中のチップ全数
について行なっていたテストを、救済処理を施したチッ
プのみについて行い、テスト時間の短縮化を図る。 ［構成］ パス・フェイル情報に加えて、デバイス試験
で見つけた救済可能なチップのデータを格納するデータ
・ファイル２４を作る( のプリテスト) 。このデータ
に基づき救済可能なチップについて救済を行なう( の
レーザカット) 。同じデータ・ファイル２４を用いて、
救済を施したチップを検索して、救済を行なったチップ
のみに対してスキップ・プロービングテストを繰り返す
( エンドテスト) 。救済確認テストで得たデータ・フ
ァイル２５とプリテストで得たデータ・ファイル２４と
に基づきフェイルチップに対してインク処理２６を施
す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ウェハ中の素子の欠陥
救済前後に行なわれるウェハテスト方法に係り、特に素
子救済後に行なわれる救済確認テストを改善したものに
関する。

【０００２】

【従来の技術】一般に、１Ｍビット以上の容量のメモリ
テストシステムでは、生産ラインの歩留り向上とテスト
コストの低減のため、ウェハ検査工程でメモリの欠陥救
済( リダンダンシ) の導入が要求される。このメモリの
リダンダンシとは、救済することが可能な、ウェハ製造
工程での配線オプーン、ショート等の欠陥を発見して、
該当する配線をメモリセルから切り離し、予め用意した
救済用のセルを代りに充当することにより、メモリチッ
プを修理( リペア) する技術である。

【０００３】このために、オフラインのメモリリペアシ
ステムが構築されている。これは、プリテストでデバイ
ス試験( チップ試験) を行なってリダンダンシ情報を得
た後、リダンダンシ情報に基づき救済可能なメモリセル
に対して配線のカットを行う。そして、カットしたメモ
リセルを含むチップがリペアされているか否かのエンド
テストを行う。

【０００４】この試験過程を詳しく説明する。

【０００５】プリテスト ウェハ中の試験対象の
チップ( ダイともいう) を測定位置にプローバで移動
し、半導体測定装置( 以下、テスタという) によってデ
バイス試験を行ない、カテゴリ( 品質度) の分類を行
う。これをウェハ中の全てのチップに対して繰り返し行
う。そして、ウェハ毎にカテゴリ・データ・ファイルを
作製し、試験されたチップ毎のアドレスやそのカテゴリ
・データを格納する。後者のカテゴリ・データにはパ
ス、フェイル、リダンダンシ情報等が含まれる。

【０００６】レーザカット プリテストで作成され
たカテゴリ・データ・ファイルから、ウェハ中で救済可
能なチップに対して、レーザ装置によって救済を行う。

【０００７】エンドテスト チップ試験( デバイス
試験) の最終工程として、リダンダンシ試験を除き、上
記プリテストと同じ試験をチップの全数について行う。
この再試験でパスとなったものはリペアされたことにな
る。

【０００８】

【発明が解決しようとする課題】上述したように、従来
のウェハテストの試験においては、被測定ウェハに対し
てテスタを使用して、→→の試験過程が必要とな
る。

【０００９】ところが、のエンドテストでは、で試
験を行なった全てのチップに対して、再度同一試験を行
なうことになる。すなわち、本来、救済したチップのみ
を試験してリペアの確認のみを行なえばよいのに、既に
パスしていて更にチェックする必要のないチップ及び、
もともと救済不可能でフェイルになっているチップを再
び試験している。これは、次のような種々の欠点をもた
らしていた。ウェハ検査工程でのウェハテスト時間を延
し、生産性を低下させる。また、テスト時間の延長によ
り、プローバに取り付けられるプローブ・カードの多数
の針を傷めやすく、その交換時期が早まる。さらに、テ
スタ内の消耗部品の交換時期をも早めることになる。

【００１０】本発明の目的は、上述した従来の欠点を解
消して、ウェハテスト時間の短縮と生産性の向上を図
り、かつウェハテストに必要な消耗部品の寿命を向上さ
せることが可能なウェハテスト方法を提供することにあ
る。

【００１１】

【課題を解決するための手段】本発明は、前工程である
ウェハ製造工程での救済可能なウェハ中の素子欠陥をデ
バイス試験で見つけて、その素子配線を切断して素子を
救済した後、その救済の確認のために再度デバイス試験
を行うウェハテスト方法に適用される。

【００１２】デバイス試験で見つけた救済可能なチップ
のデータを格納するデータファイルを作成し、このデー
タに基づきウェハ中の救済可能なチップについて配線カ
ットによる救済を行なった後、前記データに基づきウェ
ハ中で救済を行なったチップのみに対して再度のデバイ
ス試験を繰り返すようにして、再度のデバイス試験でウ
ェハ中の全チップ数分の試験を繰り返さないようにした
ものである。

【００１３】この再度のデバイス試験において、最終的
に救済できなかったチップをフェイルとして取り扱うた
めに、救済確認テストにより得られたパス・フェイル情
報からなるデータファイルを別に作り、このデータファ
イルに基づいてフェイルデバイスにフェイル処理を施す
ようにすることが望ましい。

【００１４】

【作用】本来、素子欠陥の救済後に行なわれるデバイス
試験は、救済の確認のための試験であるから、救済の行
なわれたチップのみを試験するだけで足りる。

【００１５】この点で本発明では、ウェハ中で救済を行
なったチップのみに対して再度のデバイス試験を繰り返
すようにしているので、無駄のない効率の良い試験を行
うことができる。特に、量産工程で、かつ、ウェハ当り
の全チップ数に対して、救済の行なわれるチップ数の占
める割合が小さい程効果的となる。

【００１６】

【実施例】以下、メモリに適用した本発明のウェハテス
ト方法の実施例を図１〜図４を用いて説明する。

【００１７】図４はウェハテスト方法を実施するための
システム構成例を示す。ウェハテストを行うテスタ３１
と、リダンダンシ可能なチップセルの配線をカットする
レーザビーム装置３２と、フェイルチップにマークを付
けるインカマシン３３とが、ネットワーク３５を介して
ホストコンピュータ３４に接続されている。テスタ３１
には２台のプローバ＃１、＃２が接続されマルチテスト
が可能になっている。ホストコンピュータ３４は、これ
に接続されたテスタ３１，レーザ・ビーム装置３２，イ
ンカマシン３３を統括制御すると共に、テスタ３１に対
するテストパターンのダウンロードとか、データ処理の
ためにテスタ３１からのテスト結果を吸い上げるように
なっている。

【００１８】上記システムにより実施されるウェハテス
ト方法の概要を図１に示す。

【００１９】プリテスト チップ並列テスト( い
わゆる多個取り) が可能な２ステーションを構成するプ
ローバ＃１，＃２でデバイス試験を行う。このとき、ウ
ェハのエッジ付近のチップに移動してプローブしたとき
は、同時に複数のチップをプロービングすることが可能
な多個取り用のプローブ・カードのために、針がウェハ
のエッジに接触してしまいダメージを受けることがあ
る。これを防ぐために、ウェハの中のチップの移動する
アドレスを予め指定し、ウェハのエッジの内側のチップ
のみをプローブするようにしてある。これをダイレクト
・ムビング・プローブという。そして、テスタ３１内の
ハ― ドディスクにウェハ毎にカテゴリ・データ・ファ
イル( ファイル名Ｐｘｘｘｘｘ．Ｗｎｎ) ２４を作成す
る。ここで、ファイル名の先頭の“Ｐ”はプリテストの
頭文字を表し、ファイル名の残り及び拡張子の“ｘｘｘ
ｘｘ．Ｗｎｎ”中にはウェハのロットＮｏ. 及びウェハ
Ｎｏ. を表す。試験内容は配線が断線しているか否かを
調べるオプーンチェック( ＯＣ) 、電流リークや電圧レ
ベルを調べるＤＣ試験、ファンクション試験、リペアの
ためのリダンダンシチェック等が行なわれる。

【００２０】このファイル２４には試験されたチップ毎
のアドレスやそのカテゴリ・データ( 良品、不良品、及
びリダンダンシ可能か否かの分類) 等を格納する。ここ
で、チップのアドレスとはチップ内の物理的位置をＸＹ
軸座標で表したものである。例えば、６インチウェハで
あれば数百個程度のチップが得られるが、これらに個別
のアドレスがふられることになり、そのアドレスにより
当該チップの場所が特定される。また、カテゴリ・デー
タは、例えば、パス( 良品) は“０”、フェイル( 不
良) は“１”という形で格納される。そしてリダンダン
シのカテゴリ・データの場合には、救済可能であれば
“２”というようにリダンダンシ情報を付けて格納され
る。このウェハ試験は、通常ロット単位で行なわれ、こ
れらウェハの試験結果には上述したようにファイル名に
ロットＮｏ. 、ウェハＮｏ. が付されてデータ・ファイ
ル２４に格納され、まとまった段階で、ネットワーク３
５を通じてホストコンピュータ３４に吸い上げられる。

【００２１】このカテゴリ・データ・ファイル２４に格
納されたデータのうち、パスとリダンダンシ可能なもの
以外のデータをもつチップについては、全てフェイルで
あるとしてインク処理２６が施される。

【００２２】レーザカット レーザカットは通常
のテストが終わったウェハについて、まとめて行なわれ
る。ホストコンピュータ３４から、レーザカットを行な
おうとするウェハについてのカテゴリ・データ・ファイ
ル２４を読み出して、ウェハ中で救済可能なチップを検
索する。リダンダンシ可能なカテゴリがあった場合、即
ち救済チップが検索されると、そのチップ情報からレー
ザカットのアドレスを読み出してそのアドレスにレーザ
装置３２のビーム口を移動させレーザカットを行う。即
ち、該当するメモリセルの配線をメモリセルから切り離
して、予め用意した救済用のセルを代りに充当してメモ
リを救済する。

【００２３】エンドテスト でレーザカット処理
済のウェハを対象として、まずのプリテストで作成し
たカテゴリ・データ・ファイル( Ｐｘｘｘｘｘｘ．Ｗｎ
ｎ)２４をホストコンピュータ３４から呼出して、その
ファイル中でリダンダンシ可能なチップのカテゴリ・デ
ータを再度検索する。次に、検索したリダンダンシ可能
なチップのカテゴリ・データを基に、プローバ＃１，＃
２でそのチップのアドレスの測定位置にスキップ移動さ
せ、その救済されたチップのみのプロービング及びテス
ティングを行う。これをウェハ中で救済処理の施された
全てのチップに対して繰り返し行う。そして、ウェハ毎
にカテゴリ・データ・ファイル( Ｆｘｘｘｘｘｘ．Ｗｎ
ｎ) ２５を作成し、テストしたチップのアドレスとその
カテゴリ・データを格納する。カテゴリ・データ・ファ
イル２５に格納されるカテゴリ・データは既述したデー
タファイル２４と異なり、パスかフェイルかだけでよ
く、フェイル情報をつけられたチップは救済できなかっ
たとしてインク処理２５が施される。なお、救済を施し
てもフェイルになる例としては、Ｉ／Ｏエラーとか、電
源エラー等がある。

【００２４】このようにウェハ中の全チップ数ではな
く、救済したチップのみについてテストを行うこの方法
を、ここではスキップ・プロービング方式と呼ぶことに
する。このスキップ・プロービング方式を利用したエン
ドテストでは、救済されたチップのアドレスが分散する
ので、多個取りではなく、１個取りでチップの試験を行
うことが好ましい。また、スキップ・プロービング方式
を利用した場合、エンドテストのカテゴリ・データ・フ
ァイル( Ｆｘｘｘｘｘｘ．Ｗｎｎ) ２５中のデータに
は、救済処理を施したチップのデータのみが格納され
る。そのため、不良チップのインク処理２６において、
プリテストとエンドテストのそれぞれのカテゴリ・デー
タ・ファイル２４，２５を利用してインク処理対象とな
るカテゴリのチップにインカマシン３３によりインキン
グする。

【００２５】次に、図２及び図３を用いて本発明の要部
となるエンドテストにおけるスキップ・プロービング・
フローを具体的に説明する。

【００２６】レーザカット処理済のウェハがプローバ＃
１，＃２にセットされるのを待ち(ステップ１０１) 、
セットされたらエンドテストで作成するデータ・ファイ
ル名( Ｆｘｘｘｘｘｘ．Ｗｎｎ) を入力する(ステップ
１０２) 。そしてサブルーチンに入り、ここでデータ・
ファイルから救済チップアドレスの検索処理を行なっ
て、プローバにスキップすべき位置を指示するためのス
キップ・アドレス・テーブル”ＸＸＸ( ａ) ”を作る。
このときのデータ数をｎとするが、このルーチン内では
ａ＝ｎである( ステップ１０３) 。スキップ・アドレス
・テーブルの変数ａを初期値ａ＝１にセットする( ステ
ップ１０４) 。

【００２７】つづけて、データ数ｎ＝０か否かを判断し
( ステップ１０５) 、”０”であればそのウェハについ
てスキップ・プロービングが終わったとして本フローの
最初に戻る。否であれば未だリペア確認を要するチップ
があるとして、スキップ・アドレス・テーブル”ＸＸＸ
( ａ) ”の位置にウェハを移動する( ステップ１０６)
。移動後プロービングを行ない、パス／フェイルのデ
バイス試験をする( ステップ１０７，１０８) 。エンド
テストのデータ・ファイル２５にチップのアドレスとそ
の試験結果、即ちパスかフェイルかを格納する( ステッ
プ１０９) 。そして、ｎの値をデクリメントすると共に
( ｎ＝ｎ−１) 、変数ａの値をインクリメント( ａ＝ａ
−１) した後( ステップ１１０)、ステップ１０５に戻
りリペア確認を要する全てのチップについてのチェック
が終わるまでデバイス試験を繰り返す。

【００２８】次に上述したサブルーチンステップ１０３
の詳細を図３を用いて説明する。

【００２９】テスタ３１のコンソールから、プリテスト
で作成したカテゴリ・データ・ファイル２４のファイル
名( Ｐｘｘｘｘｘｘ．Ｗｎｎ) を入力して、ホストコン
ピュータ３４から、あるいはテスタ３１のハード・ディ
スクからデータ・ファイル２４の呼出しを行う( ステッ
プ２０１，２０２)。スキップ・データ数の初期値ｎを
ｎ＝０に設定する( ステップ２０３) 。

【００３０】つづけて、データの検索処理を行なって(
ステップ２０４) 、データ・ファイル・エンドが終了し
たか否かを判断し( ステップ２０５) 、終了であればメ
インフロー( 図２) にリターンする。データ・ファイル
が終わっていなければ、救済データのカテゴリが見つか
るまでデータの検索処理を繰り返す( ステップ２０６)
。救済データのカテゴリが見つかると、データ数をｎ
＝ｎ＋１とインクリメントしてから(ステップ２０７)
、救済チップのウェハのアドレスをスキップ・アドレ
ス・テーブル”ＸＸＸ( ｎ) ”にセットし、データの検
索処理を繰り返す(ステップ２０８) 。このようにして
プローバがスキップ・プロービングすべきスキップ・ア
ドレス・テーブルを作成する。

【００３１】以上述べたように本実施例によれば、重複
した試験を行なわなくてよいためウェハテストの無駄を
排除できる。このことは、メモリ容量の増大化に伴いそ
のテスト時間の高速化を要求されているメモリウェハテ
ストにおいて特に意義がある。

【００３２】なお、上記実施例ではメモリの試験につい
て説明したが、リダンダンシによるリペアシステムが要
求されるテストであれば、必ずしもメモリに限定される
ものではない。例えば、高度に集積化されたゲートアレ
イ、リニアＩＣ等にも適用することは可能である。

【００３３】

【発明の効果】本発明によれば、重複したテストを排除
できるので、ウェハ検査工程におけるウェハテスト時間
の短縮と生産性の向上を図ることが出来る。また、プロ
ーバ・カードやテスタ内の消耗部品の寿命を延すことが
できる。

【図面の簡単な説明】

【図１】本発明の全体の流れを示す概念図。

【図２】本発明のウェハテスト方法の要部となるエンド
テストにおけるスキップ・プロービングのフローチャー
ト。

【図３】図２の要部の詳細なフローチャート。

【図４】本発明の方法を実施するためのシステムを示す
ブロック構成図。

【符号の説明】

３１ テスタ ３２ レーザ装置 ３３ インカマシン ３４ ホストコンピュータ ３５ ネットワーク

Claims (2)

【特許請求の範囲】
1. 【請求項１】 前工程での救済可能なウェハ中の素子欠
   陥をデバイス試験で見つけて、その素子配線を切断して
   素子を救済した後、その救済の確認のために再度デバイ
   ス試験を行うウェハテスト方法において、 デバイス試験で見つけた救済可能なチップのデータを格
   納するデータ・ファイルを作り、 このデータに基づきウェハ中の救済可能なチップについ
   て配線カットによる救済を行なった後、 ウェハ中で救済を行なったチップのみに対して再度のデ
   バイス試験を繰り返すようにしたことを特徴とするウェ
   ハテスト方法。
2. 【請求項２】 再度のデバイス試験で、救済確認テスト
   により得られたパス・フェイル情報からなるデータ・フ
   ァイルを作り、 このデータ・ファイルに基づいて、フェイルデバイスに
   フェイル処理を施すようにしたことを特徴とする請求項
   １に記載のウェハテスト方法。