JPH06310581A - 半導体記憶装置の検査方法、及び検査装置 - Google Patents
半導体記憶装置の検査方法、及び検査装置Info
- Publication number
- JPH06310581A JPH06310581A JP5100688A JP10068893A JPH06310581A JP H06310581 A JPH06310581 A JP H06310581A JP 5100688 A JP5100688 A JP 5100688A JP 10068893 A JP10068893 A JP 10068893A JP H06310581 A JPH06310581 A JP H06310581A
- Authority
- JP
- Japan
- Prior art keywords
- probe test
- wafer
- memory device
- relief
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、半導体記憶装置の試験時間
の短縮化を図るための技術を提供することにある。 【構成】 測定部１でのプローブテストを、測定制御部
６で制御することによって、冗長救済処理後のウェーハ
プローブテストにおける測定対象領域から、冗長救済不
可能と判断された領域を排除するようにして、冗長救済
処理後のウェーハプローブテスト時間を短縮する。
の短縮化を図るための技術を提供することにある。 【構成】 測定部１でのプローブテストを、測定制御部
６で制御することによって、冗長救済処理後のウェーハ
プローブテストにおける測定対象領域から、冗長救済不
可能と判断された領域を排除するようにして、冗長救済
処理後のウェーハプローブテスト時間を短縮する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置の検査
方法、及び検査装置、さらには半導体記憶装置の冗長救
済前後のウェーハプロービング技術に関する。
方法、及び検査装置、さらには半導体記憶装置の冗長救
済前後のウェーハプロービング技術に関する。
【０００２】
【従来の技術】スタティックＲＡＭなどの半導体記憶装
置の歩留まりを向上させる目的で従来から冗長構成が採
用されている。冗長構成は予備ビット若しくは予備エレ
メントを有し、ウェーハプローブテストの段階で欠陥が
発見されると、その欠陥回路部分が所定の予備エレメン
トに切換えられる。そのような切換えのための情報は、
電気ヒューズやレーザヒューズを含む冗長プログラム回
路にプログラムされ、それによって、欠陥救済が可能と
される。救済アドレスのプログラミングは所定のヒュー
ズを熔断させることによって可能とされる。全てのヒュ
ーズが熔断されていない状態では冗長救済は行われな
い。外部からアドレス信号が入力されると、それと救済
アドレスとが比較され、それらが一致した場合には、正
規のアドレスに代えて冗長アドレスが選択される。
置の歩留まりを向上させる目的で従来から冗長構成が採
用されている。冗長構成は予備ビット若しくは予備エレ
メントを有し、ウェーハプローブテストの段階で欠陥が
発見されると、その欠陥回路部分が所定の予備エレメン
トに切換えられる。そのような切換えのための情報は、
電気ヒューズやレーザヒューズを含む冗長プログラム回
路にプログラムされ、それによって、欠陥救済が可能と
される。救済アドレスのプログラミングは所定のヒュー
ズを熔断させることによって可能とされる。全てのヒュ
ーズが熔断されていない状態では冗長救済は行われな
い。外部からアドレス信号が入力されると、それと救済
アドレスとが比較され、それらが一致した場合には、正
規のアドレスに代えて冗長アドレスが選択される。
【０００３】尚、冗長救済について記載された文献の例
としては特願平１−１１２５９８号公報がある。
としては特願平１−１１２５９８号公報がある。
【０００４】
【発明が解決しようとする課題】従来の半導体記憶装置
のウェーハプローブテストにおいては、冗長救済処理前
の状態で先ず第１回目のウェーハプローブテストが行わ
れ、このテスト結果に基づいく冗長救済処理後に、再び
同一のウェーハに対して第２回目のウェーハプローブテ
ストが行われる。欠陥領域が救済されたことを確認する
ためのである。そのように同一のウェーハに対して冗長
救済前後でウェーハプローブテストが必要とされるた
め、半導体記憶装置の試験時間が、どうしても長くなっ
てしまう。
のウェーハプローブテストにおいては、冗長救済処理前
の状態で先ず第１回目のウェーハプローブテストが行わ
れ、このテスト結果に基づいく冗長救済処理後に、再び
同一のウェーハに対して第２回目のウェーハプローブテ
ストが行われる。欠陥領域が救済されたことを確認する
ためのである。そのように同一のウェーハに対して冗長
救済前後でウェーハプローブテストが必要とされるた
め、半導体記憶装置の試験時間が、どうしても長くなっ
てしまう。
【０００５】本発明の目的は、半導体記憶装置の試験時
間の短縮化を図るための技術を提供することにある。
間の短縮化を図るための技術を提供することにある。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００８】すなわち、第１手段として、冗長救済処理
前のウェーハプローブテストでの測定結果から冗長救済
の可否を判別し、冗長救済処理後のウェーハプローブテ
ストにおいてその測定対象領域から、冗長救済不可能と
判断された領域を排除して検査する。
前のウェーハプローブテストでの測定結果から冗長救済
の可否を判別し、冗長救済処理後のウェーハプローブテ
ストにおいてその測定対象領域から、冗長救済不可能と
判断された領域を排除して検査する。
【０００９】第２手段として、半導体記憶装置の冗長救
済処理前の状態でウェーハプローブテストを行うための
第１測定手段と、この第１測定手段による測定結果に基
づいく冗長救済処理後のウェーハに対してウェーハプロ
ーブテストを行うための第２測定手段とを含んで検査装
置が構成されるとき、上記第１測定手段による測定結果
から冗長救済の可否を判別するための判別手段と、上記
第２測定手段での測定対象領域から、上記判別手段によ
って冗長救済不可能と判断された領域を除くための測定
制御手段とを設ける。
済処理前の状態でウェーハプローブテストを行うための
第１測定手段と、この第１測定手段による測定結果に基
づいく冗長救済処理後のウェーハに対してウェーハプロ
ーブテストを行うための第２測定手段とを含んで検査装
置が構成されるとき、上記第１測定手段による測定結果
から冗長救済の可否を判別するための判別手段と、上記
第２測定手段での測定対象領域から、上記判別手段によ
って冗長救済不可能と判断された領域を除くための測定
制御手段とを設ける。
【００１０】
【作用】上記した手段によれば、冗長救済処理後のウェ
ーハプローブテストにおける測定対象領域から、冗長救
済不可能と判断された領域を排除することは、冗長救済
処理後のウェーハプローブテスト時間を短縮するように
作用し、このことが、半導体記憶装置の試験時間の短縮
化を達成する。
ーハプローブテストにおける測定対象領域から、冗長救
済不可能と判断された領域を排除することは、冗長救済
処理後のウェーハプローブテスト時間を短縮するように
作用し、このことが、半導体記憶装置の試験時間の短縮
化を達成する。
【００１１】
【実施例】図１には本発明の一実施例である検査装置の
機能ブロックが示される。
機能ブロックが示される。
【００１２】図１に示される検査装置は、特に制限され
ないが、半導体記憶装置の一例としてのスタティックＲ
ＡＭを検査対象とする。１は測定部であり、この測定部
１は、ダイシング前のウェーハに対して試験のための各
種信号のやり取りを可能とするためのプローブや、その
プローブを介して各種信号の入出力を可能とするための
インタフェース回路を含む。本実施例において、半導体
記憶装置の冗長救済処理前の第１回目のウェーハプロー
ブテストを行うための第１測定手段と、冗長救済処理後
のウェーハに対して第２回目のウェーハプローブテスト
を行うための第２測定手段は、この測定部１によって機
能的に実現される。
ないが、半導体記憶装置の一例としてのスタティックＲ
ＡＭを検査対象とする。１は測定部であり、この測定部
１は、ダイシング前のウェーハに対して試験のための各
種信号のやり取りを可能とするためのプローブや、その
プローブを介して各種信号の入出力を可能とするための
インタフェース回路を含む。本実施例において、半導体
記憶装置の冗長救済処理前の第１回目のウェーハプロー
ブテストを行うための第１測定手段と、冗長救済処理後
のウェーハに対して第２回目のウェーハプローブテスト
を行うための第２測定手段は、この測定部１によって機
能的に実現される。
【００１３】２は判定処理部であり、この判定処理部２
は、上記測定部１の測定結果に基づいく良否判別や、判
定結果の処理を行う。すなわち、上記第１測定手段によ
る測定結果に基づいて、良品か否か、さらには欠陥を含
む場合にその欠陥が冗長救済可能か否かの判別を行い、
また、上記第２測定手段の測定結果に基づいて、冗長救
済によって欠陥が救済されたか否かの判別を行う。この
判定処理部２による判定結果は、磁気ディスク等の適宜
の記憶装置４に所定のファイルとして記憶され、また、
必要に応じて、出力部３を介することにより表示装置あ
るいは印刷装置等へ出力可能とされる。上記ファイルに
は、特に制限されないが、ウェーハ全体のチップ座標フ
ァイル、救済可能チップ座標ファイル、救済前プロ
ーブテスト結果ファイル、救済後プローブテスト結果
ファイル、ウェーハマップ、ウェーハマップ、救
済情報ファイルが含まれる。
は、上記測定部１の測定結果に基づいく良否判別や、判
定結果の処理を行う。すなわち、上記第１測定手段によ
る測定結果に基づいて、良品か否か、さらには欠陥を含
む場合にその欠陥が冗長救済可能か否かの判別を行い、
また、上記第２測定手段の測定結果に基づいて、冗長救
済によって欠陥が救済されたか否かの判別を行う。この
判定処理部２による判定結果は、磁気ディスク等の適宜
の記憶装置４に所定のファイルとして記憶され、また、
必要に応じて、出力部３を介することにより表示装置あ
るいは印刷装置等へ出力可能とされる。上記ファイルに
は、特に制限されないが、ウェーハ全体のチップ座標フ
ァイル、救済可能チップ座標ファイル、救済前プロ
ーブテスト結果ファイル、救済後プローブテスト結果
ファイル、ウェーハマップ、ウェーハマップ、救
済情報ファイルが含まれる。
【００１４】６は測定制御部であり、この測定制御部６
は、上記第２測定手段での測定対象領域（チップ形成領
域）から、上記判別手段によって冗長救済不可能と判断
された領域を排除するための測定制御を行う。すなわ
ち、この測定制御部６の制御により、上記第２回目のウ
ェーハプローブテストでは、上記第１回目のウェーハプ
ローブテスト結果に基づいて、上記判別部２により冗長
救済不可能と判断された領域、及び良品と判断された領
域に対する測定が省略され、冗長救済可能と判断された
ものに限定される。第１回目のウェーハプローブテスト
と第２回目のウェーハプローブテストとのテスト項目が
等しいことを前提とした場合、第１回目のウェーハプロ
ーブテストで良品と判断された領域を、第２回目のウェ
ーハプローブテストで再び測定する必要性は極めて低
く、また、第１回目のウェーハプローブテストで救済不
可能な欠陥を含むことが明らかとされた領域に対する第
２回目のウェーハプローブテストは全く意味を成さない
からである。本実施例では、このように第２回目のウェ
ーハプローブテストの対象領域を限定することによっ
て、検査に要する時間の短縮化を図っている。
は、上記第２測定手段での測定対象領域（チップ形成領
域）から、上記判別手段によって冗長救済不可能と判断
された領域を排除するための測定制御を行う。すなわ
ち、この測定制御部６の制御により、上記第２回目のウ
ェーハプローブテストでは、上記第１回目のウェーハプ
ローブテスト結果に基づいて、上記判別部２により冗長
救済不可能と判断された領域、及び良品と判断された領
域に対する測定が省略され、冗長救済可能と判断された
ものに限定される。第１回目のウェーハプローブテスト
と第２回目のウェーハプローブテストとのテスト項目が
等しいことを前提とした場合、第１回目のウェーハプロ
ーブテストで良品と判断された領域を、第２回目のウェ
ーハプローブテストで再び測定する必要性は極めて低
く、また、第１回目のウェーハプローブテストで救済不
可能な欠陥を含むことが明らかとされた領域に対する第
２回目のウェーハプローブテストは全く意味を成さない
からである。本実施例では、このように第２回目のウェ
ーハプローブテストの対象領域を限定することによっ
て、検査に要する時間の短縮化を図っている。
【００１５】また、図１において５は入力部であり、こ
の入力部５は、キーボードや各種スイッチ等の入力デバ
イスを含み、この入力部５を介して検査条件等の入力が
可能とされる。
の入力部５は、キーボードや各種スイッチ等の入力デバ
イスを含み、この入力部５を介して検査条件等の入力が
可能とされる。
【００１６】図２には、上記検査装置を用いた検査にお
けるデータの流れと工程の流れが示される。
けるデータの流れと工程の流れが示される。
【００１７】先ず、測定部１において、ウェーハ全体の
チップ座標ファイルのチップ座標に従って冗長救済前
の第１回目のウェーハプローブテストが行われ（ステッ
プ１１）、その測定に基づいて判定処理部２において良
否判定、及び欠陥救済の可否が判定され、その判定結果
が、救済前プローブテスト結果ファイルとして記憶装
置４に格納されるとともに、判定処理部２で処理される
ことによって救済情報ファイル、救済可能チップ座標フ
ァイル、ウェーハマップが作成され、それらが記憶
装置４に格納される。救済情報ファイルは、出力部３を
介して、図示されないレーザリペア装置に伝達される。
このレーザリペア装置では、救済情報ファイルに基づい
て冗長救済処理が行われる（ステップ１２）。すなわ
ち、半導体記憶装置は予備ビット若しくは予備エレメン
トを有し、ウェーハプローブテストの段階で欠陥が発見
されると、その欠陥回路部分が所定の予備エレメントに
切換えられるようになっており、そのような切換えのた
めの情報は、電気ヒューズやレーザヒューズを含む冗長
プログラム回路にプログラムされ、それによって、欠陥
救済が可能とされる。ステップ１２のレーザリペアで
は、所定のヒューズを熔断させることによって、救済ア
ドレスのプログラミングが行われる。
チップ座標ファイルのチップ座標に従って冗長救済前
の第１回目のウェーハプローブテストが行われ（ステッ
プ１１）、その測定に基づいて判定処理部２において良
否判定、及び欠陥救済の可否が判定され、その判定結果
が、救済前プローブテスト結果ファイルとして記憶装
置４に格納されるとともに、判定処理部２で処理される
ことによって救済情報ファイル、救済可能チップ座標フ
ァイル、ウェーハマップが作成され、それらが記憶
装置４に格納される。救済情報ファイルは、出力部３を
介して、図示されないレーザリペア装置に伝達される。
このレーザリペア装置では、救済情報ファイルに基づい
て冗長救済処理が行われる（ステップ１２）。すなわ
ち、半導体記憶装置は予備ビット若しくは予備エレメン
トを有し、ウェーハプローブテストの段階で欠陥が発見
されると、その欠陥回路部分が所定の予備エレメントに
切換えられるようになっており、そのような切換えのた
めの情報は、電気ヒューズやレーザヒューズを含む冗長
プログラム回路にプログラムされ、それによって、欠陥
救済が可能とされる。ステップ１２のレーザリペアで
は、所定のヒューズを熔断させることによって、救済ア
ドレスのプログラミングが行われる。
【００１８】上記のようにしてレーザリペアによる救済
処理が終了されると、ウェーハは再び検査装置にセット
され、今度は、測定部１において、ウェーハ全体のチッ
プ座標ファイルに基づいて第２回目のウェーハプロー
ブテストが行われる（ステップ１３）。このテストは、
ウェーハ全体のチップ座標ファイルに基づいて行われ
るため、冗長救済不可能と判断された領域、及び良品と
判断された領域に対する測定が省略され、冗長救済可能
と判断されたものに限定される。この第２測定結果は救
済後プローブテスト結果ファイルとして記憶装置４に
格納される。
処理が終了されると、ウェーハは再び検査装置にセット
され、今度は、測定部１において、ウェーハ全体のチッ
プ座標ファイルに基づいて第２回目のウェーハプロー
ブテストが行われる（ステップ１３）。このテストは、
ウェーハ全体のチップ座標ファイルに基づいて行われ
るため、冗長救済不可能と判断された領域、及び良品と
判断された領域に対する測定が省略され、冗長救済可能
と判断されたものに限定される。この第２測定結果は救
済後プローブテスト結果ファイルとして記憶装置４に
格納される。
【００１９】そして、記憶装置４内の救済前プローブテ
スト結果ファイルと、救済後プローブテスト結果ファ
イルとが判定処理部２で処理されることによって、ウ
ェーハマップが作成される。このウェーハマップに
は、完全良品、レーザリペアによって救済されたもの、
レーザリペアでの処理されたにもかかわらず救済されな
かったもの、及び救済不可と判断されたものの認識容易
とするため、所定のマークが付される。
スト結果ファイルと、救済後プローブテスト結果ファ
イルとが判定処理部２で処理されることによって、ウ
ェーハマップが作成される。このウェーハマップに
は、完全良品、レーザリペアによって救済されたもの、
レーザリペアでの処理されたにもかかわらず救済されな
かったもの、及び救済不可と判断されたものの認識容易
とするため、所定のマークが付される。
【００２０】このように本実施例によれば、冗長救済処
理後のウェーハプローブテストにおける測定対象領域か
ら、冗長救済不可能と判断された領域が排除されること
によって、冗長救済処理後のウェーハプローブテスト時
間が短縮されるので、半導体記憶装置の試験時間が短縮
される。
理後のウェーハプローブテストにおける測定対象領域か
ら、冗長救済不可能と判断された領域が排除されること
によって、冗長救済処理後のウェーハプローブテスト時
間が短縮されるので、半導体記憶装置の試験時間が短縮
される。
【００２１】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００２２】例えば、上記実施例では、基本的に、冗長
救済前の第１回目のウェーハプローブテストと、冗長救
済後の第２回目のウェーハプローブテストにおける検査
項目が等しい場合について説明したが、半導体記憶装置
の検査によっては、第１回目のウェーハプローブテスト
では、比較的緩い条件でテストし、第２回目のウェーハ
プローブテストでは、比較的厳しい条件でテストする場
合も考えられる。すなわち、第１回目のウェーハプロー
ブテストでは基本的に欠陥領域を含む場合にそれが救済
可能であるか否かを判断すれば足りるので、ウェーハに
印加される電源電圧を変動させたりせず、所謂定挌状態
とされ、そに対して、第２回目のウェーハプローブテス
トでは、所定の動作マージンをクリアするか否かをチェ
ックする必要があるため、電源電圧の変動を伴う環境と
される。そのような場合には、ウェーハ全体のチップ座
標ファイルの内容を、良品及び救済可能領域として、
第１回目のウェーハプローブテストで良品と判断された
ものも、第２回目のウェーハプローブテストの対象とす
る。
救済前の第１回目のウェーハプローブテストと、冗長救
済後の第２回目のウェーハプローブテストにおける検査
項目が等しい場合について説明したが、半導体記憶装置
の検査によっては、第１回目のウェーハプローブテスト
では、比較的緩い条件でテストし、第２回目のウェーハ
プローブテストでは、比較的厳しい条件でテストする場
合も考えられる。すなわち、第１回目のウェーハプロー
ブテストでは基本的に欠陥領域を含む場合にそれが救済
可能であるか否かを判断すれば足りるので、ウェーハに
印加される電源電圧を変動させたりせず、所謂定挌状態
とされ、そに対して、第２回目のウェーハプローブテス
トでは、所定の動作マージンをクリアするか否かをチェ
ックする必要があるため、電源電圧の変動を伴う環境と
される。そのような場合には、ウェーハ全体のチップ座
標ファイルの内容を、良品及び救済可能領域として、
第１回目のウェーハプローブテストで良品と判断された
ものも、第２回目のウェーハプローブテストの対象とす
る。
【００２３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるスタテ
ィックＲＡＭの検査に適用した場合について説明した
が、本発明はそれに限定されるものではなく、ダイナミ
ックＲＡＭやその他の半導体記憶装置の検査に広く適用
することができる。
なされた発明をその背景となった利用分野であるスタテ
ィックＲＡＭの検査に適用した場合について説明した
が、本発明はそれに限定されるものではなく、ダイナミ
ックＲＡＭやその他の半導体記憶装置の検査に広く適用
することができる。
【００２４】本発明は、少なくともウェーハプローブテ
ストが行われることを条件に適用することができる。
ストが行われることを条件に適用することができる。
【００２５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００２６】すなわち、冗長救済処理後のウェーハプロ
ーブテストにおける測定対象領域から、冗長救済不可能
と判断された領域が排除されることによって、冗長救済
処理後のウェーハプローブテスト時間が短縮されるの
で、半導体記憶装置の試験時間が短縮される。
ーブテストにおける測定対象領域から、冗長救済不可能
と判断された領域が排除されることによって、冗長救済
処理後のウェーハプローブテスト時間が短縮されるの
で、半導体記憶装置の試験時間が短縮される。
【図１】本発明の一実施例である検査装置の機能ブロッ
ク図である。
ク図である。
【図２】上記検査装置を用いた半導体記憶装置検査の説
明図である。
明図である。
１ 測定部 ２ 判定処理部 ３ 出力部 ４ 記憶装置 ５ 入力部 ６ 測定制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 昇一郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (2)
- 【請求項１】 半導体記憶装置の冗長救済処理前のウェ
ーハプローブテストと、当該半導体記憶装置の冗長救済
処理後のウェーハプローブテストとを含む、半導体記憶
装置の検査方法において、上記冗長救済処理前のウェー
ハプローブテストでの測定結果から冗長救済の可否を判
別し、上記冗長救済処理後のウェーハプローブテストに
おける測定対象領域から、冗長救済不可能と判断された
領域を排除して検査することを特徴とする半導体記憶装
置の検査方法。 - 【請求項２】 半導体記憶装置の冗長救済処理前の状態
でウェーハプローブテストを行うための第１測定手段
と、この第１測定手段による測定結果に基づいく冗長救
済処理後のウェーハに対してウェーハプローブテストを
行うための第２測定手段とを含む検査装置において、上
記第１測定手段による測定結果から冗長救済の可否を判
別するための判別手段と、上記第２測定手段での測定対
象領域から、上記判別手段によって冗長救済不可能と判
断された領域を除くための測定制御手段とを含むことを
特徴とする検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100688A JPH06310581A (ja) | 1993-04-27 | 1993-04-27 | 半導体記憶装置の検査方法、及び検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100688A JPH06310581A (ja) | 1993-04-27 | 1993-04-27 | 半導体記憶装置の検査方法、及び検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310581A true JPH06310581A (ja) | 1994-11-04 |
Family
ID=14280675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5100688A Pending JPH06310581A (ja) | 1993-04-27 | 1993-04-27 | 半導体記憶装置の検査方法、及び検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310581A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000005759A1 (en) * | 1998-07-20 | 2000-02-03 | Isemicon, Inc | Method for measuring number of yield loss chips and number of poor chips by type due to defect of semiconductor chips |
| US6238942B1 (en) * | 1998-04-07 | 2001-05-29 | Micron Technology, Inc. | Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module |
| JP2007220193A (ja) * | 2006-02-16 | 2007-08-30 | Toshiba Corp | 半導体集積回路及びそのテスト方法 |
| CN103646888A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种晶圆可接受性测试系统及方法 |
-
1993
- 1993-04-27 JP JP5100688A patent/JPH06310581A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6238942B1 (en) * | 1998-04-07 | 2001-05-29 | Micron Technology, Inc. | Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module |
| US6379983B2 (en) | 1998-04-07 | 2002-04-30 | Micron Technology, Inc. | Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module |
| US6395566B2 (en) | 1998-04-07 | 2002-05-28 | Micron Technology, Inc. | Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module |
| WO2000005759A1 (en) * | 1998-07-20 | 2000-02-03 | Isemicon, Inc | Method for measuring number of yield loss chips and number of poor chips by type due to defect of semiconductor chips |
| US6714885B1 (en) | 1998-07-20 | 2004-03-30 | Isemicon, Inc. | Method for measuring number of yield loss chips and number of poor chips by type due to defect of semiconductor chips |
| JP2007220193A (ja) * | 2006-02-16 | 2007-08-30 | Toshiba Corp | 半導体集積回路及びそのテスト方法 |
| CN103646888A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种晶圆可接受性测试系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6067262A (en) | Redundancy analysis for embedded memories with built-in self test and built-in self repair | |
| US6367042B1 (en) | Testing methodology for embedded memories using built-in self repair and identification circuitry | |
| JP2000187999A (ja) | ストレス用電圧を用いてメモリをテストする機能を有する集積回路及びそのメモリテスト方法 | |
| US7518936B2 (en) | Semiconductor integrated circuit device and inspection method of the same | |
| JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
| JPH0574909A (ja) | ウエハテスト方法 | |
| KR20000057025A (ko) | 페일 정보 입력 장치，반도체 메모리 시험 장치 및 반도체메모리 해석 방법 | |
| JP2003100094A (ja) | 半導体記憶装置 | |
| JPH0823016A (ja) | 半導体メモリのテスト方法 | |
| KR20120095702A (ko) | 반도체 테스트 장치 및 그의 동작 방법 | |
| JP2002237505A (ja) | 半導体装置のテストシステムおよびテスト方法 | |
| JPS5967645A (ja) | 半導体装置の欠陥救済装置 | |
| US20020095630A1 (en) | Memory device redundant repair analysis method, recording medium and apparatus | |
| JPH09251797A (ja) | 半導体記憶装置、その救済方法及びその試験方法 | |
| JPH08306748A (ja) | 半導体素子の検査方法およびそれを用いた半導体製造装置 | |
| JPH0712903A (ja) | 半導体集積回路装置及びその検査方法 | |
| KR940004250B1 (ko) | 반도체장치의 웨이퍼 검사방법 | |
| JP2003132695A (ja) | 半導体装置、並びに、それを用いた半導体検査装置および／または方法の検証方法 | |
| KR960011254B1 (ko) | 리페어(Repair) 확인방법 | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| JPH07230698A (ja) | 半導体装置及びその検査装置 | |
| JPS63169741A (ja) | レ−ザトリミング方法 | |
| JPH11243124A (ja) | 半導体装置の試験方法 | |
| JPH07262791A (ja) | 半導体記憶装置 | |
| JP2001101896A (ja) | 冗長回路への置換判定回路およびこれを含む半導体メモリ装置並びに半導体メモリ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |