JPH0712903A - 半導体集積回路装置及びその検査方法 - Google Patents

半導体集積回路装置及びその検査方法

Info

Publication number
JPH0712903A
JPH0712903A JP5148917A JP14891793A JPH0712903A JP H0712903 A JPH0712903 A JP H0712903A JP 5148917 A JP5148917 A JP 5148917A JP 14891793 A JP14891793 A JP 14891793A JP H0712903 A JPH0712903 A JP H0712903A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
inspection
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5148917A
Other languages
English (en)
Inventor
Katsumi Nagashima
勝己 長嶋
Tsutomu Kamiyoshi
勉 神▲吉▼
Miho Taniguchi
美保 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP5148917A priority Critical patent/JPH0712903A/ja
Publication of JPH0712903A publication Critical patent/JPH0712903A/ja
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路の品質を判定する検査工程の
判定結果を確実に残すことができる検査方法を提供す
る。 【構成】 半導体集積回路に試験工程12が実施された
後に、半導体集積回路が正常に動作するかを判定する検
査工程13を実施し、検査工程13の判定結果が良品と
判定されたときには、検査工程13を実施した検査装置
から半導体集積回路を取り外すことなく、同一の装置を
用いて半導体集積回路内の不揮発性記憶素子領域に判定
結果の履歴を残す書き込みをしている。したがって、良
品と不良品とが混入することなく判定結果を確実に残す
ことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は検査工程を必要とするE
PROM等の不揮発性記憶素子を有する半導体集積回路
装置及びその検査方法に関するものである。
【0002】
【従来の技術】半導体集積回路装置の製造工程において
は、一般に、初期故障を防止するために、出荷前の半導
体集積回路装置の完成品に実際の使用に先立ち、厳しい
条件下において一定の時間回路を動作させるバーンイン
試験や、製品を高温と低温の環境下に交互に入れかえて
熱的ストレスを与える温度サイクル試験などを行い、初
期故障を誘発させている。しかしながら、試験条件(温
度、電圧、時間等)や実施される試験項目は、使用目的
によって様々である。たとえば、高品質のものが必要と
される場合には、バーンイン試験などの検査工程の条件
が厳しくなり、同じ品種であっても試験項目や条件は同
じとは限らない。
【0003】そして、これらのバーンイン試験や温度サ
イクル試験などを実施した後に、回路が正常に動作する
かどうかの一般的検査が行われ、良品と不良品とが選別
されていた。これらの試験及び検査は必ずしも1種類と
は限らず、必要な試験が複数工程ある場合には、一つの
試験が終わるたびに良品/不良品を判定する検査を行
い、そのたびに不良品を取り除いていた。そして、最終
の検査で良品と判断された半導体集積回路装置だけに、
必要な試験及び検査を全て実施したという印として、半
導体集積回路装置のチップ表面に記号を印刷し(以下、
このような記号の印刷をマーキングという)、マーキン
グ済みの良品だけを出荷していた。たとえば、図7に示
すように半導体チップ60のパッケージ表面上の領域6
1に「●」をマーキングすることによって、試験工程が
実施され、検査工程で良品と判定されたものであるかど
うかを外見から判断していた。
【0004】次に、従来の半導体集積回路装置の検査方
法を、図6に示したブロック図を参照しながら説明す
る。
【0005】11は半導体集積回路装置の組立工程で、
この工程で半導体集積回路装置が完成品となる。12,
14は初期故障を誘発させる試験工程で、これらにはバ
ーンイン試験や温度サイクル試験等がある。13,15
は良品か不良品かを判断する検査工程である。また、試
験工程12,14等及び検査工程13,15等を含めて
初期故障検出工程100と表す。16はマーキング工程
である。
【0006】まず、組立工程11で完成品となった半導
体集積回路装置に試験工程12を実施する。そして、試
験工程12が実施された半導体集積回路装置が試験実施
後良品であるか不良品であるかを検査工程13で検査す
る。この検査工程13で不良品と判断された半導体集積
回路装置は取り除かれる。同様に、試験及び検査をそれ
ぞれ複数回繰り返し行い、そのたびに不良品は取り除か
れていく。そして、最終の試験工程14及び検査工程1
5で良品と判断された半導体集積回路装置には、検査工
程15の実施後初期故障検出工程がすべて完了したとい
う履歴を残すために、決められた記号がチップ表面にマ
ーキングされる。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
半導体集積回路装置の検査方法においては、チップ表面
に塗料等で印刷をするマーキング工程と、端子間の電圧
や電流を測定する等の電気的検査をする検査工程とで
は、全く別の機能を必要とするため、同一の装置で二つ
の工程を実施することができなかった。また、装置を改
良してマーキング工程と検査工程の二つの工程を実施す
ることができる装置を開発したとしても、費用が非常に
かかってしまうため、一般には検査工程とマーキング工
程とは別の装置で実施していた。たとえば、最終の検査
工程15を実施した後に、検査工程用の装置から半導体
集積回路装置のチップを外し、次にマーキング工程用の
設備のある場所に移動させていた。したがって、従来の
半導体集積回路装置の検査方法では、初期故障検出工程
100からマーキング工程16に移動する際に、良品と
不良品が混入するというおそれがあり、マーキング前に
製品の混入が起きてしまった場合には、区分をする手段
がないという問題があった。
【0008】また、検査工程からマーキング工程への移
動は人手を要するためコストアップにつながり、一般に
は初期故障検出工程100の実施済みの履歴を残すため
のマーキング工程は最終の検査工程15が終了してから
一度だけ行なわれていた。したがって、複数の試験工程
及び検査工程が実施される場合、マーキング前の途中の
試験工程及び検査工程の段階では、外見からどこまでの
試験及び検査が実施されたかを判断することができなか
った。
【0009】また、従来では同じ品種の中に初期故障検
出工程100の内容が違うものがある場合には、図7に
示した半導体チップ60の領域61にマーキングする記
号の種類を変える等の方法をとって区別していた。しか
しながら、初期故障検出工程を実施した履歴を残すため
にマーキングできる領域には限界があり、そのため、マ
ーキングによってチップ表面に残せる情報量はかなり少
ないという問題があった。
【0010】本発明は上記課題を解決するもので、簡単
な方法で確実に良品/不良品の履歴を残すことができ、
さらに初期故障検出工程の履歴に関する多くの情報を残
すことができる半導体集積回路装置及びその検査方法を
提供することを目的とする。
【0011】
【課題を解決するための手段】本発明は上記課題を解決
するために、少なくとも1ビット以上の不揮発性記憶素
子領域を有し、外部端子から検査工程の判定結果を不揮
発性記憶素子に書き込むことを特徴とするものである。
【0012】また、半導体集積回路装置の品質を判定す
る検査工程を実施した装置と同一の装置を用いて、検査
工程の判定結果の履歴が残る書き込みを行うことを特徴
とするものである。
【0013】
【作用】本発明は、1ビット以上の不揮発性記憶素子領
域をを有し、外部端子から検査工程の判定結果を不揮発
性記憶素子に書き込むことができるので、検査工程の判
定結果に関する情報を半導体集積回路装置内の不揮発性
記憶素子領域に残すことができる。
【0014】また、本発明は、半導体集積回路装置の品
質を判定する検査工程を実施した装置と同一の装置で検
査工程の判定結果の履歴が残る書き込みを行っているの
で、検査工程の判定結果の履歴を半導体集積回路装置に
確実に残すことができる。
【0015】
【実施例】以下、本発明の半導体集積回路装置の第1の
実施例について、図2及び図5に示した半導体集積回路
装置の構成図を参照しながら説明する。
【0016】図2において、20は検査装置で、半導体
集積回路装置40の外部端子28等から半導体集積回路
装置40に電圧をかける等して、半導体集積回路装置4
0が正常に動作するかどうかの一般的な検査ができるも
のである。また、この検査装置20は、外部端子21〜
23から、半導体集積回路装置40内の不揮発性記憶素
子27に書き込み命令をすることもできる。なお、外部
端子21〜23は半導体集積回路装置40内の不揮発性
記憶素子27に書き込みを行うときに使用される。24
は不揮発性記憶素子27の記憶内容を読み出すときに使
用する外部端子である。また、28はその他の外部端子
である。27は不揮発性記憶素子で、半導体集積回路装
置40の中に構成されており、1ビット分の記憶素子で
ある。25は論理回路、26は不揮発性記憶素子27へ
の書き込み回路である。なお、図2は半導体集積回路装
置40の一部を示している。
【0017】図5は一般的な半導体集積回路装置40の
全体の構成を表わしており、図に示すように不揮発性記
憶素子27はRAM51や、ROM52等の記憶装置の
中に必ずしも組み込まれているとは限らない。また、R
AM51やROM52等のメモリの一部に不揮発性記憶
素子27を配置しても問題はない。
【0018】図2に示すように検査装置20は外部端子
21〜23を通して半導体集積回路装置40内の論理回
路25に接続されている。そして、論理回路25が書き
込み回路26を介して不揮発性記憶素子27に接続され
ている。さらに、不揮発性記憶素子27は外部端子24
に接続されている。また、検査装置20はその他の外部
端子28にも接続可能である。
【0019】以上のように構成された半導体集積回路装
置の動作について、図2を参照にしながら説明する。
【0020】検査装置20によって半導体集積回路装置
40が正常に動作するかどうかの一般的な検査をした結
果、正常に動作すると判定された場合、同一の検査装置
20を用いて半導体集積回路装置40内に構成されてい
る不揮発性記憶素子27に判定結果の履歴を残すための
書き込みを行う。なお、不揮発性記憶素子27の初期状
態はHレベルであり、良品のときの書き込み回路26か
らの書き込み命令が入力され、不揮発性記憶素子27は
Lレベルになる。また、書き込み回路26は、Hレベル
の入力があったときだけ、書き込み命令を出力するもの
である。
【0021】まず、検査装置20により半導体集積回路
装置40が良品であると判定された場合、検査装置20
から外部端子21〜23を介してHレベル、Hレベル、
Hレベルの三つの信号が論理回路25に入力される。そ
して、論理回路25は入力された三つの信号の論理積を
とり、その結果を書き込み回路26に供給する。本実施
例では、論理回路25から書き込み回路26にHレベル
の信号が入力される。そして、Hレベル入力があった書
き込み回路26は不揮発性記憶素子27に書き込み命令
を出力する。不揮発性記憶素子27の記憶内容がHレベ
ルからLレベルにかわる。
【0022】また、不揮発性記憶素子27の記憶内容を
確認するときは、外部端子24から読み出す。ただし、
読み出すときの動作については、説明を省略する。
【0023】上記したように、本発明の半導体集積回路
装置では、検査装置20を用いて半導体集積回路装置4
0内の不揮発性記憶素子に簡単に書き込みを行ない、判
定結果の履歴を簡単に残すことができる。
【0024】なお、本実施例では外部端子21〜23よ
り論理回路25にHレベル、Hレベル、Hレベルの組合
せの入力があったときだけ、論理回路25の出力がHレ
ベルになるような論理回路25が構成されているが、必
ずしもこの構成に限定されるものではない。その他の例
として、論理回路25が二つの外部端子からの入力の論
理和をとり、さらにオア(OR)回路の出力をインバー
タ回路を介して反転させるという構成(図示せず)の場
合には、論理回路25にLレベル、Lレベルの組合せの
入力があったときだけ論理回路25の出力がHレベルに
なる。このような論理回路を構成して不揮発性記憶素子
27に書き込み命令を入力してもよい。つまり、論理回
路25の入力に用いる外部端子21〜23は不揮発性記
憶素子27に書き込みを行うためだけに設けられたもの
ではないため、不揮発性記憶素子27に書き込みを行う
ときの外部端子21〜23から論理回路25への入力信
号の組合せは、書き込み工程1以外の工程で入力される
ことのない信号の組合せであれば問題はない。また、書
き込み工程1で使用する外部端子の数も三つに限定され
る訳ではない。
【0025】次に、本発明の半導体集積回路装置の検査
方法の第1の実施例について、図1のブロック図を参照
しながら説明する。図1において、図6に示した従来の
半導体集積回路装置の検査方法と同じ工程については、
同一の符号を付している。なお、第1の実施例で用いる
半導体集積回路装置は、1種類だけの初期故障検出工程
を行う必要があるものである。
【0026】1は書き込み工程で、半導体集積回路装置
の不揮発性記憶素子部に書き込みを行う工程である。組
立工程11、試験工程12、及び検査工程13は図6に
示した半導体集積回路装置の検査方法と同様の工程であ
る。また、試験工程12と検査工程13とを含めて、初
期故障検出工程101と表す。
【0027】まず、従来の半導体集積回路装置の検査方
法と同様に組立工程11で完成品となった半導体集積回
路装置に対して、バーンイン試験や温度サイクル試験等
の所定の試験工程12を実施する。そして、試験工程1
2が実施された半導体集積回路装置について、端子間の
電圧を測定したり、電流を測定したりする一般的な検査
をし、半導体集積回路装置が正常に動作するかどうかを
検査工程13で判断する。この検査工程13が実施さ
れ、良品と判定された場合、検査工程13を実施した装
置から半導体集積回路装置のチップを取り外さずに同一
の装置から図2に示すような半導体集積回路装置40の
決められた不揮発性記憶素子27に、初期故障検出工程
101の実施済みの履歴が書き込まれる。つまり、図1
に示したA期間は半導体集積回路装置のチップは同一装
置に設置されたままの状態である。
【0028】なお、A期間においては同一のチップ固定
部に設置されていれば問題はなく、チップ固定部に接続
されている駆動部は必ずしも同一とは限らない。たとえ
ば、検査工程13で使用した検査装置がチップ固定部と
駆動部が接続されて構成されている場合、履歴が書き込
まれるまでチップが固定部から外れさえしなければ、他
のチップとの混入を防ぐことができる。
【0029】上記したように、本発明の半導体集積回路
装置の検査方法では、検査装置20を用いて検査工程1
3を実施した後、検査工程13で使用した検査装置20
に半導体集積回路装置40を設置したままの状態で書き
込み工程1を実施することができ、良品/不良品が混入
することなく、初期故障検出工程実施済みの履歴を半導
体集積回路装置40に確実に残すことができる。
【0030】次に、本発明の半導体集積回路装置の第2
の実施例について、図4に示した半導体集積回路装置の
構成図を参照にしながら説明する。
【0031】図4において、検査装置20は半導体集積
回路装置50の外部端子31等から半導体集積回路装置
50に電圧をかける等して、半導体集積回路装置50が
正常に動作するかどうかの一般的な検査をすることがで
きるものである。また、この検査装置20は、外部端子
31〜33から、半導体集積回路装置50内の不揮発性
記憶素子37〜39に書き込み命令をすることもでき
る。外部端子31〜33は半導体集積回路装置50の不
揮発性記憶素子37〜39に書き込みを行なうときに使
用される。34〜36は半導体集積回路装置50の中に
構成された不揮発性記憶素子37〜39の記憶内容を読
み出すのに用いる端子である。30はその他の外部端子
である。なお、図4では図2と同様に不揮発性記憶素子
の一部を示しており、不揮発性記憶素子37〜39はそ
れぞれ1ビット分の記憶素子である。45は論理回路、
47〜49は不揮発性記憶素子37〜39のそれぞれへ
の書き込み回路である。
【0032】検査装置20は外部端子31〜33のそれ
ぞれを介して論理回路45に接続されている。そして、
論理回路45が書き込み回路47,48、または49を
介して対応する不揮発性記憶素子37,38、または3
9に接続されている。さらに、不揮発性記憶素子37〜
39は外部端子34〜36に接続されている。また、検
査装置20はその他の外部端子30にも接続可能であ
る。
【0033】以上のように構成された半導体集積回路装
置の動作について、図4を参照にしながら説明する。
【0034】図4に示した半導体集積回路装置は3ビッ
ト分の不揮発性記憶素子37〜39を有しているので、
3種類の検査工程の判定結果の履歴を残すことができ
る。
【0035】検査装置20によって半導体集積回路装置
40が正常に動作するかどうかの一般的な検査をした結
果、正常に動作すると判定された場合、同一の検査装置
20を用いて半導体集積回路装置50内に構成されてい
る不揮発性記憶素子37〜39のうち対応する不揮発性
記憶素子に、判定結果の履歴を残す書き込みを行う動作
を行う。次にその動作について説明する。なお、不揮発
性記憶素子37〜39の初期状態はすべてHレベルであ
り、対応する書き込み回路47〜49からの書き込み命
令が入力されるとLレベルになる。また、書き込み回路
47〜49は、Hレベル入力があったときだけ、書き込
み命令を出力するものである。
【0036】まず、検査装置20での判定結果が良品で
あり、対応する不揮発性記憶素子37に良品であるとい
う履歴を残すための書き込みをする場合、検査装置20
から外部端子31〜33を介してHレベル、Hレベル、
Hレベルの三つの信号が論理回路45に入力される。そ
して、論理回路45では三つのアンド(AND)回路5
7〜59のうちAND回路57の出力だけがHレベルと
なり、論理回路45から書き込み回路47へHレベルの
信号が入力される。さらに、書き込み回路47だけが不
揮発性記憶素子37に書き込み命令を行い、不揮発性記
憶素子37の記憶内容がHレベルからLレベルにかわ
る。
【0037】また、別の試験が半導体集積回路装置50
に実施された後、検査装置20での判定結果が良品であ
る場合、別の不揮発性記憶素子39に検査装置20から
良品であるという履歴を残す書き込みをする。このと
き、検査装置20から外部端子31〜33を介してLレ
ベル、Lレベル、Hレベルの三つの信号が論理回路45
に入力される。そして、論理回路45では三つのAND
回路のうちAND回路59の出力だけがHレベルとな
り、論理回路45から書き込み回路49にHレベルの信
号が入力される。さらに書き込み回路49は不揮発性記
憶素子39に書き込みを行い、不揮発性記憶素子39の
記憶内容がHレベルからLレベルにかわる。
【0038】上記したように、複数の試験を実施する場
合でも、そのたびに複数の不揮発性記憶素子のうち、決
められたアドレスの不揮発性記憶素子37〜39等に判
定結果の履歴を残すことができる。
【0039】また、どの試験が実施済みかどうかを確認
するときは、不揮発性記憶素子37〜39の記憶内容を
外部端子34〜36から読み出して確認できる。
【0040】次に、本発明の半導体集積回路装置の検査
方法の第2の実施例について、図3に示したブロック図
を参照しながら説明する。図6に示した従来の半導体集
積回路装置の検査方法と同様の工程は、同一の符号を付
けて説明を省略する。ただし、第2の実施例で用いる半
導体集積回路装置は2種類の初期故障検出工程101,
102を行う必要のあるものである。
【0041】2,7は書き込み工程で、半導体集積回路
装置の不揮発性記憶素子に書き込みを行う工程である。
組立工程11、試験工程12,14、検査工程13,1
5は図6に示した半導体集積回路装置の検査方法と同様
の工程である。また、試験工程12、検査工程13を含
めて、初期故障検出工程101と表す。試験工程14、
検査工程15を含めて、初期故障検出工程102と表
す。
【0042】まず、従来の半導体集積回路装置の検査方
法と同様に組立工程11で完成品となった半導体集積回
路装置にバーンイン試験や温度サイクル試験等の試験工
程12を実施する。そして試験工程12が実施された半
導体集積回路装置に、端子間の電圧を測定したり、電流
を測定したりする一般的な検査をし、半導体集積回路装
置が正常に動作するかどうかを検査工程13で判断す
る。この検査工程13が実施された後、良品と判定され
た場合、検査工程13を実施した装置から半導体集積回
路装置50の決められた不揮発性記憶素子37に、初期
故障検出工程101の実施済みの履歴が書き込まれる。
つまり、図1に示したB期間は半導体集積回路装置のチ
ップは同一装置に設置されたままの状態である。そし
て、不良品と判断された半導体集積回路装置は取り除か
れ、良品と判定された半導体集積回路装置だけが次の初
期故障検出工程102に進む。続いて、試験工程14及
び検査工程15も初期故障検出工程101と同様に実施
され、良品と判定された半導体集積回路装置には、初期
故障検出工程101で書き込みを行ったものとは別の不
揮発性記憶素子39に初期故障検出工程102の実施済
みの履歴が書き込まれる。C期間についてもB期間と同
様に半導体集積回路装置のチップは同一の装置に設置さ
れたままの状態である。また、同時に不良品と判断され
た半導体集積回路装置の不揮発性記憶素子39にはなに
も書き込まれず取り除かれる。
【0043】なお、第2の実施例では、図4に示した半
導体集積回路装置50の不揮発性記憶素子38が空き容
量となっているが、不揮発性記憶素子38を用いて、さ
らに別の初期故障検出工程の履歴を残すことも可能であ
る。つまり、書き込み工程で使用する不揮発性記憶素子
の容量が多ければ多いほど、多くの工程の履歴を残すこ
とが可能になるのは言うまでもない。
【0044】また、本実施例では1種類の初期故障検出
工程につき、1ビット分のの不揮発性記憶素子を対応さ
せているが、1種類の初期故障検出工程ごとに、複数ビ
ットの不揮発性記憶素子を対応させることによって、さ
らに多くの情報を記憶させることも可能である。
【0045】たとえば、図3に示した初期故障検出工程
101の履歴を残すのに、図4に示したような半導体集
積回路装置50の不揮発性記憶素子37,38、及び同
39を全て用いるとする。この場合、検査工程13で良
品/不良品の判定だけでなく、良品を高品質から順にA
/B/Cの3ランクに評価したときには、良品の履歴を
残すだけでなく、良品の評価ランクを半導体集積回路装
置50に残すことも可能となる。たとえば、検査工程1
3の評価がAランクのときには不揮発性記憶素子37に
書き込みを行い、評価がBランクのときには不揮発性記
憶素子38に書き込みを行い、評価がCランクのときに
は不揮発性記憶素子39に書き込みを行うという方法を
とれば、検査工程でのランク結果の履歴まで残すことが
できる。
【0046】上記したように、本発明の半導体集積回路
装置の検査方法では、図1,2を用いて説明した第1の
実施例と同様に、検査装置20を用いて検査工程13,
15等を実施するたびに、検査装置20から半導体集積
回路装置50を取り外さずに初期故障検出工程実施済み
の履歴を確実に書き込みむことができるので、良品/不
良品が混入することを防ぐことができる。
【0047】また、本発明の実施例の半導体集積回路装
置の検査方法では、1種類の初期故障検出工程のたび
に、決められた不揮発性記憶素子に初期故障検出工程実
施済みの履歴を残すことができるので、どの初期故障検
出工程が既に実施済みかを外部端子からいつでも読み取
ることができる。したがって、初期故障検出工程10
1,102等の内容がすべて同じでなくても、共通の試
験工程及び検査工程があれば混入をおそれることなく同
時に実施することも可能になる。
【0048】さらに、1種類の初期故障検出工程につ
き、複数ビットの不揮発性記憶素子を用いることによっ
て、初期故障検出工程実施済みかどうかの履歴だけでな
く、評価結果を残すことも可能となる。
【0049】なお、本発明の実施例では、半導体集積回
路装置40等の不揮発性記憶素子27等に検査工程13
等の評価結果が良品のときだけ外部端子21等から信号
を入力し、書き込みを行っていたが、評価結果が不良品
である場合でも外部端子21等に信号を入力しても問題
はなく、不揮発性記憶素子の書き込み内容によって、良
品が区別することさえできればなんら問題はない。
【0050】また、本発明の実施例では論理回路25等
で不揮発性記憶素子27等への書き込みを制御し、通常
の検査時と区別していたが、書き込み回路26等に出力
条件を設定するなどの方法をとってもよい。たとえば、
書き込み回路26に新たに入力端子を設け、その入力端
子から12V以上の信号が入力されなければ書き込み回
路26が出力しないように回路を構成する等の方法をと
ってもよい。
【0051】また、本発明の第2の実施例では、図3に
示した初期故障検出工程101,102の履歴を残すと
きに、どちらも図4に示した半導体集積回路装置50の
外部端子31〜33を用いたが、初期故障検出工程の種
類によって別の外部端子から入力するように、論理回路
45を構成してもよい。
【0052】また、本発明の第2の実施例では、一つの
初期故障検出工程を実施するたびに、不良品を取り除い
ていたが、複数の初期故障検出工程を実施してからまと
めて不良品を取り除いてもよい。
【0053】
【発明の効果】本発明の半導体集積回路装置によれば、
1ビット以上の不揮発性記憶素子領域を備えたので、検
査工程の判定結果を検査工程を実施した装置と同一の装
置で半導体集積回路装置に履歴を残すことができる。ま
た、履歴を残すための不揮発性記憶素子のビット数を増
やせば増やすだけ多くの情報を半導体集積回路装置に残
すことができる。
【0054】また、本発明の方法によれば、検査工程が
実施されるたびに 検査工程を実施した装置と同一の装
置で半導体集積回路装置のチップを取り外すことなく不
揮発性記憶素子に書き込みを行っているので、確実に検
査工程の判定結果の情報を残すことができる。したがっ
て、良品と不良品の混入を確実に防止することができ、
製造工程中や市場に出荷されてからでも、半導体集積回
路装置にどのような試験工程及び検査工程が実施された
かを簡単に知ることができる。そして、実施された試験
工程及び検査工程の履歴を確実に知ることができるの
で、同一品種で最終的に実施される検査工程が違うもの
であっても、共通の試験工程及び検査工程があれば、混
入をおそれることなく同時に実施することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の半導体集積回路装置の
検査方法を示すブロック図
【図2】本発明の第1の実施例で用いた半導体集積回路
装置の構成図
【図3】本発明の第2の実施例の半導体集積回路装置の
検査方法を示すブロック図
【図4】本発明の第2の実施例で用いた半導体集積回路
装置の構成図
【図5】本発明の第2の実施例で用いた半導体集積回路
装置の構成図
【図6】従来の半導体集積回路装置の検査方法を示すブ
ロック図
【図7】従来の半導体集積回路装置のチップを示す図
【符号の説明】
1 書き込み工程 2 書き込み工程 7 書き込み工程 11 組立工程 12 試験工程 13 検査工程 14 試験工程 15 検査工程 16 マーキング工程 20 検査装置 21〜24 外部端子 25 論理回路 26 書き込み回路 27 不揮発性記憶素子 28〜36 外部端子 37〜39 不揮発性記憶素子 40 半導体集積回路装置 45 論理回路 47〜49 書き込み回路 50 半導体集積回路装置 51 RAM 52 ROM 57〜59 アンド(AND)回路 60 半導体チップ 61 領域 100〜102 初期故障検出工程

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】検査工程の判定結果を書き込むための1ビ
    ット以上の不揮発性記憶素子領域を有し、外部端子から
    前記判定結果を前記不揮発性記憶素子に書き込むことを
    可能とした半導体集積回路装置。
  2. 【請求項2】半導体集積回路装置の品質を判定する検査
    工程と、前記半導体集積回路装置の不揮発性記憶素子に
    前記判定結果の履歴が残る書き込みを行う書き込み工程
    とを有し、前記書き込み工程は前記検査工程を実施した
    装置と同一の装置を用いて行なうことを特徴とする半導
    体集積回路装置の検査方法。
JP5148917A 1993-06-21 1993-06-21 半導体集積回路装置及びその検査方法 Pending JPH0712903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5148917A JPH0712903A (ja) 1993-06-21 1993-06-21 半導体集積回路装置及びその検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5148917A JPH0712903A (ja) 1993-06-21 1993-06-21 半導体集積回路装置及びその検査方法

Publications (1)

Publication Number Publication Date
JPH0712903A true JPH0712903A (ja) 1995-01-17

Family

ID=15463553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5148917A Pending JPH0712903A (ja) 1993-06-21 1993-06-21 半導体集積回路装置及びその検査方法

Country Status (1)

Country Link
JP (1) JPH0712903A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000515662A (ja) * 1996-08-07 2000-11-21 マイクロン、テクノロジー、インコーポレーテッド 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム
US6762969B2 (en) 2002-02-07 2004-07-13 Renesas Technology Corporation Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
KR100914805B1 (ko) * 2001-12-18 2009-09-02 주식회사 아도반테스토 반도체 시험 장치
CN110727721A (zh) * 2018-06-28 2020-01-24 瑞萨电子株式会社 半导体器件、半导体产品质量管理服务器和系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000515662A (ja) * 1996-08-07 2000-11-21 マイクロン、テクノロジー、インコーポレーテッド 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム
KR100914805B1 (ko) * 2001-12-18 2009-09-02 주식회사 아도반테스토 반도체 시험 장치
US6762969B2 (en) 2002-02-07 2004-07-13 Renesas Technology Corporation Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
US6967881B2 (en) 2002-02-07 2005-11-22 Renesas Technology Corp. Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
CN110727721A (zh) * 2018-06-28 2020-01-24 瑞萨电子株式会社 半导体器件、半导体产品质量管理服务器和系统

Similar Documents

Publication Publication Date Title
US6664808B2 (en) Method of using partially defective programmable logic devices
US7119568B2 (en) Methods for wafer level burn-in
US6477672B1 (en) Memory testing apparatus
US6321353B2 (en) Intelligent binning for electrically repairable semiconductor chips
KR100299716B1 (ko) Ic시험장치및방법
KR100272712B1 (ko) 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치
KR101199771B1 (ko) 모드별 논리적 어드레스를 설정하는 반도체 메모리 테스트장치 및 방법
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US5550838A (en) Method for testing characteristics of a semiconductor memory device in a series of steps
JPH0712903A (ja) 半導体集積回路装置及びその検査方法
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
JPH11213695A (ja) 半導体メモリ試験装置
JPH0823016A (ja) 半導体メモリのテスト方法
JP3143973B2 (ja) 半導体ウェハ
JP2010135030A (ja) 半導体メモリと半導体メモリの不良解析方法
JPH0252446A (ja) 集積回路の試験装置
JP3873586B2 (ja) 回路基板検査装置および回路基板検査方法
JP4082315B2 (ja) 電子回路の検査装置および電子回路の検査方法
JP2000227459A (ja) 半導体集積回路とそのテスト方法、及びそのテストに使用するプローブ治具
JPH06310581A (ja) 半導体記憶装置の検査方法、及び検査装置
JPH06181248A (ja) Ic回路検査方法
JPS5816559B2 (ja) 半導体記憶装置の検査装置および検査方法
CN115705907A (zh) 存储器装置及其具有修复信号维持机制的存储器测试电路与方法
JPS59208869A (ja) 半導体メモリの故障解析方法
JPS63127499A (ja) メモリ素子検査装置