JP2000227459A - 半導体集積回路とそのテスト方法、及びそのテストに使用するプローブ治具 - Google Patents

Abstract

(57)【要約】 【課題】 より簡単な手段によりエージングや自己テス
トの結果を通常テストまで保持でき、かつ複数回使用可
能な記録媒体を有した半導体集積回路を提供すること。 【解決手段】 複数の接続パッド６、７、８、及び９等
を有し、かつ、その複数の接続パッド６、７、８、及び
９等のなかの選択された接続パッダに信号を入力するこ
とで自己テスト、又はエージングを実施する可能な制御
回路３を有する半導体集積回路１であって、自己テスト
又はエージングの実施履歴を電気的に書込み可能なコン
デンサ５を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
構造、半導体集積回路の試験方法、さらには半導体集積
回路の試験のためのプローブ治具に関する。

【０００２】

【従来の技術】従来、完成した半導体集積回路は通常ウ
エハの状態で半導体テスト装置を用いてＤＵＴ（デバイ
スアンダーテスト：テストされているデバイス）に入力
を与えることで良品／不良品を判断するテスト（通常テ
スト）や、初期不良スクリーニングの目的で、デバイス
に対して熱ストレスや電圧ストレスをかけたり、デバイ
スに電源・接地・クロック等を入力することで内部を動
作させたり等（それらの組み合わせの実施を含む）を行
うエージングを実施して良品と不良品に分類されてい
た。しかし、半導体集積回路の試験装置は概して高価で
あり、可能な限り１チップあたりのテスト時間を短縮し
たり、ピン数の少ない試験装置を用いたりすることによ
りテストコストを低減することが望まれる。

【０００３】そこで、BIST（Built−in Self Test，例
えば特開平6−201782で開示）など、半導体テスト装置
を特に用いなくとも、デバイスに電源／接地／クロック
などの最低限の入力をチップに与えるだけで、デバイス
内部にて自己をテストできるように自己テストの実施の
ための信号を生成する回路をチップ内に設けるように設
計されたデバイスに対して最小限の入力により実施する
自己テストを可能とする技術が考案されている。そし
て、その自己テスト結果はデバイス内部に結果保持用メ
モリ等を内蔵する方法や特定端子に結果を出力する（例
えば、RESULT端子が”Ｌ”レベルなら良品と判断等）方
法などにより出力される。

【０００４】また、このBIST技術を応用すれば、半導体
テスト装置を特に用いなくてすむために、エージング実
施中に自己テストを実施してその結果を記録しておくこ
とにより、以降のテストが簡素化できることが知られ、
特開平5−291508号公報によると、チップ内部に設けた
不揮発性メモリに自己テスト結果を記録することで以降
のテストを簡素化している。

【０００５】また、テスト結果をチップ内部に記録する
方法としては、上記の不揮発性メモリをチップ内に設け
る手段の他にも特開昭61−64137号公報に開示されるよ
うにチップ内に溶断可能なマーキング回路を設け、回路
の導通、非道通等によりテスト結果を示すものや、試験
装置で結果を記憶しておく方法もある。

【０００６】

【発明が解決しようとする課題】しかしながら、エージ
ングや自己テストの結果を保持するための不揮発性メモ
リをチップ内部に設ける場合には、半導体集積回路の製
造において不揮発性メモリ専用のプロセスを用いる必要
がありチップコストが大きく増加してしまう。また、溶
断可能なマーキング回路などの不可逆的な記録は、再テ
ストを不可能にするという問題があった。更に、試験装
置に自己テスト結果を保持する手段によれば専用のハー
ドウェアが必要となり、試験装置が高価になってしま
う。

【０００７】本発明は、前記の問題点を解消するためな
されたものであって、より簡単な手段によりエージング
や自己テストの結果を通常テストまで保持でき、かつ複
数回使用可能な記録媒体を有した半導体集積回路を提供
することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、次の構成を有する。請求項１の発明は、
複数の接続パッドを有し、かつ、その複数の接続パッド
のなかの選択された接続パッドに信号を入力することで
自己テスト、又はエージングを実施可能とする制御回路
を備える半導体集積回路であって、自己テスト又はエー
ジングの実施履歴を電気的に書込み可能なコンデンサを
有することを特徴とする半導体集積回路である。

【０００９】請求項２の発明は、コンデンサは、専用の
接続パッドに接続されていることを特徴とする請求項１
記載の半導体集積回路である。

【００１０】請求項３の発明は、コンデンサを２つ以上
内蔵することを特徴とする請求項１又は２記載の半導体
集積回路である。

【００１１】請求項４の発明は、半導体集積回路に設け
た複数の接続パットの全てに対してプロービングするこ
とにより検査を行う通常テストを、隣接配置される半導
体集積回路に対して連続的に行う半導体集積回路のテス
ト方法であって、次に通常テストを行う半導体集積回路
に対して、予め、複数の接続パッド内の選択された接続
パッドに信号を入力することにより行う自己テスト、又
はエージングを実施し、その自己テスト、又はエージン
グ結果に対応する電荷量を半導体集積回路に設けたコン
デンサに情報として蓄える情報書込工程と、通常テスト
を実行する前に、半導体集積回路に設けたコンデンサに
蓄えられた情報を読み出す情報読出工程とを有し、情報
読出工程で読み出された情報に基づき通常テストの内容
を選択することを特徴とする半導体集積回路のテスト方
法である。

【００１２】請求項５の発明は、請求項１から３項の何
れか１項記載の半導体集積回路であって、半導体集積回
路の配列方向に沿って隣接する３個の前記半導体集積回
路に対して接続可能とするプローブ治具であって、中央
の半導体集積回路に対しては全接続パッドに接続可能と
なるプローブと、左右の半導体集積回路に対しては自己
テスト又はエージングに必要な接続パッドと、前記コン
デンサに接地されたパッドのみに接続可能なプローブと
を有することを特徴とする半導体集積回路をテストする
ためのプローブ治具である。

【００１３】請求項１の発明によれば、自己テスト又は
エージングの実施履歴を電気的に書込み可能なコンデン
サを半導体集積回路に設けることにより、自己テスト又
はエージング結果を記憶するための不揮発性メモリを半
導体集積回路に内蔵するよりも簡単な装置にて自己テス
ト又はエージング結果を保持することが可能となり、従
来必要であった不揮発性メモリが不要とできる。これ
は、半導体集積回路に不揮発性メモリを内蔵するよりも
コンデンサを設ける手段の方が格段に製造工程が簡略化
され、コストダウンとなるのである。また、電気的に書
込み、及び消去が可能であるコンデンサを用いてテスト
結果履歴の情報出力するために、従来の溶断可能なマー
キング回路に較べ、例えば、書込み、及び消去を繰り返
すことで製造工程毎に異なるテスト結果の記録等が可能
となる。

【００１４】請求項２の発明によれば、コンデンサは、
専用の接続パッドに接続されていることで、半導体集積
回路の内部回路の動作による接地パッドの電位変動の影
響を受けず、安定した電位保持が可能となり、より正確
なテスト結果を出力することができる。

【００１５】請求項３の発明によれば、コンデンサを２
つ以上内蔵することにより、自己テスト結果が良品（O
K）チップを更に２種類以上のランク分けした情報等を
書き込み記録可能となる。一般に、コンデンサには電荷
抜けに伴う電位変動が生ずるため、電位差の少ない書き
込みは履歴の誤判定につながたり、また、コンデンサの
耐圧を超えた電位も書き込めない。そのため記録できる
履歴は限られているが、コンデンサの数を複数にするこ
とにより単一のコンデンサよりも確実な履歴保持が可能
となるため、より細かなテストフロー制御が可能とな
る。

【００１６】請求項４の発明によれば、その連続的に形
成された半導体集積回路を通常テストする場合に、次に
通常テストを行う半導体集積回路に対して予め、自己テ
スト、又はエージングを行い、その自己テスト、又はエ
ージング結果に対応する電荷量を半導体集積回路に設け
たコンデンサに情報として蓄える情報書込工程を設けて
いるために、通常テストを実行するときにはコンデンサ
に自己テスト、又はエージング結果が記録されているこ
ととなる。従って、通常テストを実行する前に、半導体
集積回路に設けたコンデンサに蓄えられた情報を読み出
す情報読出工程とを設けることにより、自己テスト、又
はエージングにより不良品と判断された半導体集積回路
に重ねて通常テストを行うような無駄な処理工程、時間
を費やすこが無くなり、処理工程のスピードアップが可
能となる。

【００１７】通常テストを行う半導体集積回路に対して
予め、自己テスト、又はエージングを行う手段として
は、例えばプローブカードを加工して、次にテストを行
うチップに自己テストやエージングに必要な最低限の端
子にコンタクトを取ってテストを行うことで可能となる
と同時に、コンデンサのパッドにもコンタクトをとり、
テスト結果を書き込むことが可能となる。

【００１８】また、現在通常テスト中の半導体集積回路
と同時に、次にテストする半導体集積回路は自己テス
ト、又はエージングによるテストを行い、そのテスト結
果に基づきコンデンサの電荷量を変化させこととなる
が、コンデンサに蓄えられた電荷は、短時間ならそのま
ま保持されるので、上記したように次のチップのテスト
を行う際には、その電荷量を読み込み、自己テスト、又
はエージングによるテストで不良品（NG）の結果なら通
常テストを省略して不良にするなどの、最適なテストフ
ローを選択してテストを行うことで、テスト時間の短縮
を達成することができる。

【００１９】つまり、自己テスト、又はエージングを実
施してから通常テストを実施するまでの時間が予測でき
ない場合には、コンデンサを記録媒体として用いると電
荷量が時間の経過とともに減少するために記録情報の信
頼性が低く、不揮発性メモリが必要となる。しかし、例
えばウェハーテストのように連続して形成された半導体
集積回路を順次測定するようなテストにおいては、通常
テストを行う直前に自己テスト等を実施することで、コ
ンデンサに不揮発性メモリと同様の役割をはたさせる事
が可能となる。一般に、半導体を製造するプロセスにお
いて、不揮発性メモリが専用のプロセスを必要とするの
に対して、コンデンサは通常のプロセスで製造可能であ
るため、コンデンサを内蔵するほうがはるかに容易であ
りコストもかからない。

【００２０】請求項５の発明によれば、中央の半導体集
積回路に対しては全接続パッドに接続可能となるプロー
ブと、左右の半導体集積回路に対しては自己テスト又は
エージングに必要な接続パッドと、前記コンデンサに接
地されたパッドのみに接続可能なプローブとを有する半
導体集積回路をテストするためのプローブ治具であるた
めに、次に通常テストする半導体集積回路にはすべての
パッドにコンタクトする必要がないため、複数個同時測
定に必要なテスタピンよりもはるかに少ないピンで自己
テスト、又はエージング実施でき、安価で試験装置の占
有時間を減少させることができた。

【００２１】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。図１は、本発明の第１の実施
形態に係る半導体集積回路（半導体チップ）の概略回路
図であり、半導体チップ１内にコンデンサ５および集積
回路２がそれぞれ設けられている。

【００２２】集積回路２は、所望の機能を実現する機能
ブロック回路４およびその機能ブロック回路４を自己テ
ストするための自己テスト用回路３により構成され、自
己テストを実施する場合には電源、接地、クロック等必
要な電位または信号を所定の接続パッドを通じて外部よ
り与える必要がある。そして、電源パッド７、接地パッ
ド８、クロック入力パッド９、及び試験結果出力パッド
１０にプロービングし、図示しない試験装置より７、
８、および９に必要な電位または信号を印加することで
機能ブロック回路４の自己テストを実施する。試験結果
出力パッド１０には自己テストの結果が出力され、図示
しない試験装置にて試験結果出力パッド１０にプロービ
ングすることで自己テストの結果を判定することができ
る。尚、エージングのみ実施し、自己テストを行わない
場合には、試験結果出力パッド１０は不要である。

【００２３】コンデンサ５は、該コンデンサ５に接続さ
れたコンデンサパッド６を通じて図示しない試験装置よ
りコンデンサ５内に蓄積した電荷量の増減を検出するこ
とでテスト結果を出力可能とするものである。従って、
テスト結果をコンデンサ５に印加する電位を変化させ電
気的に書き込み、前記試験装置により蓄積電荷量を検出
することでテスト結果を得ることができ、自己テスト後
のテストフローを制御可能となる。

【００２４】図２は、ウェハ状態での図１に示す３個の
隣り合う半導体チップ１１、２１、および３１を示す概
略回路図を示しており、このようにウェハ状態では図１
で示す集積回路が複数個並べて製造されている。半導体
チップ１１（以下、「チップＡ」と略記する）が通常テ
スト済みのチップ、チップ２１（以下、「チップＢ」と
略記する）が現在通常テストを実施しているチップ、チ
ップ３１（以下、「チップＣ」と略記する）が次に通常
テストを実施するチップである場合を考える。

【００２５】自己テストを行うチップＡおよびチップＣ
には、電源パッド１５、３５、接地パッド１６、３６、
クロック入力パッド１７、３７、テスト結果出力パッド
１８、３８、及びコンデンサパッド１４、３４の各々５
つのパッドにプロービングし、通常テストを行うチップ
Ｂには、全接続パッドに図示しないテスト装置がプロー
ビングされる。

【００２６】図３は、各チップＡ，Ｂ，Ｃヘのブローピ
ング状態を示した図であり、ブローピングされているパ
ッド６４（黒塗りされているパッド）およびブロービン
グされていないパッド６５（白塗りされたパッド）が示
されている。

【００２７】図３に示すように自己テストを行うチップ
ＡおよびチップＣへのプローピングは、通常テストを行
うチップＢへのプロービングに対して少なくて済み、複
数個同時測定に必要なテスタピンよりもはるかに少ない
ピンでテスト実施できる。尚、テスト済みのチップＡに
も自己テスト用のプロービングがなされているのは、図
４に示すようにテストの進行方向によってチップＡとＣ
のどちらかが先にテストされる場合もありうるためであ
る。

【００２８】通常テストが実施されるチップＢに対して
は、図５に示すフローにより通常テストが実施される。
例えば、コンデンサ２３の電位状態がO(V)、1(V)、2(V)
のいずれかを判断し、それぞれの電位状態を自己テスト
未実施、NG（不良品）、OK（良品）という対応する３通
りの履歴に置き換え、この履歴により通常テストの実施
が制御される。すなわち、先ず初めにコンデンサ２３の
電位状態をパッド２４、２６を通して図示しない試験装
置により検出し、その検出結果が予め定められたO(V)、
1(V)、2(V)の何れであるか判断される（ステップＳ
１）。そして、検出電位状態により以下の制御が行われ
る。

【００２９】まず、検出電位が2(V)であった場合には、
自己テストが終了し、かつ良品（ＯＫ）の履歴と認識さ
れ（ステップＳ２）、続いて通常テストが実施される
（ステップＳ２１）。

【００３０】また、検出電位が1(V)であった場合には、
自己テストが終了し、かつ不良品（ＮＧ）の履歴と認識
され（ステップＳ３）、この場合には更に通常テストを
実施することは無意味であるので通常テストを行うこと
なくＮＧ品として処理される（ステップＳ３１）。

【００３１】また、検出電位が0(V)であった場合には、
自己テストが実施されていない場合の履歴と認識され
（ステップＳ４）、続いて自己テストと通常テストが実
施される（ステップＳ４１）。

【００３２】そして、通常テスト終了後（Ｓ２１，Ｓ３
１，或いはＳ４１の終了後）は、コンデンサ２３に2(V)
を書き込むことにより、通常テストが実施済みであるこ
とが電気的に書き込まれる。

【００３３】上記したチップＢの通常テストと並行し
て、チップＢも両サイドのチップＡおよびチップＣに対
しては、図６に示すフローチャートにより自己テストが
実施される。例えば、コンデンサ１３、３３の電位状態
は0(V)、2(V)のいずれかとし、それぞれの電位状態が通
常テスト未実施、実施済みという履歴に置き換えられ
る。この履歴により自己テストを実施するか否かが制御
される。すなわち、電位状態が2(V)の場合には、通常テ
スト実施済みと判断される（ステップＳ１１）。

【００３４】一方、電位状態が0(V)の場合には、通常テ
スト未実施と判断され（ステップＳ１２）て自己テスト
が実施される（Ｓ１３）。そして、自己テストが終了
し、かつ良品の場合（ＯＫ）には、自己テスト結果がOK
の履歴としてコンデンサを2(V)の電位状態とするように
書き込み（電圧印加）がなされ（Ｓ１４）、また、不良
品の場合（ＮＧ）には、自己テスト結果がNGの履歴とし
てコンデンサを1(V)の電位状態とするように書き込み
（電圧印加）がなされる（Ｓ１５）。自己テスト終了後
に、自己テスト結果がOKなら2V、NGなら1Vをコンデンサ
に書き込むことにより、自己テスト結果を通常テストヘ
引き継ぐことができる。ここで、通常テスト実施済みと
されたチップには、もはやプロービングされることがな
いため履歴の書き込みは必要ない。

【００３５】上記したようにコンデンサ１３、２３、お
よび３３に与えた電位によりウエハ内のチップのテスト
フローを制御できるので、ウエハ面内のプロービング位
置に関係なくテスト時間の短い効率的なテストフロー制
御が可能となる。

【００３６】次に、自己テストやエージングが完了した
かどうかをコンデンサに記録する場合も同様の方法で、
通常テスト未実施のチップに対しては自己テストやエー
ジングを実施し、通常テスト実施済みのチップに対して
は自己テストやエージングを実施しないといったテスト
フロー制御が可能である。

【００３７】さらに、チップＡが不良であり短時間のう
ちに通常テストが終了した場合、次に通常テストを実施
する予定のチップＢの自己テストやエージングが未完で
もチップＡ，Ｂを移動し、コンデンサ２３の履歴が自己
テストやエージング未完（０(V) ）を示している場合に
はそれらも含めて通常テスト実施するようなテストフロ
ー制御もできる。

【００３８】以上説明した制御手段をとることで、コン
デンサの電位状態に対応する履歴により自己テストやエ
ージングにより既に不良品（ＮＧ）と判断されたチップ
を予め判断でき、かつその不良品チップには通常テスト
を行わずに次のチップの自己テストやエージング、及び
通常テストに移り、不良品に対する通常テスト実施期間
を短縮できるので、ウエハ上等の連続配置されたチップ
のテスト時間の短縮になり、効率的なテストフロー制御
が可能となる。

【００３９】ここで、履歴としてコンデンサに貯える電
荷による電位は、0(V)、1(V)、2(V)に限らずとも同等の
機能を果たしうる。例えば、接地電位、１／２電源電
位、及び電源電位を与えるようにすれば、自己テスト結
果の読み出しマージンを大きくすることができる。他に
も、１つのチップに対して自己テストを重ねて実施する
ことが許されるようなテスト条件においては、自己テス
ト結果の良品（ＯＫ）、不良品（ＮＧ）のみを接地電位
と電源電位として記録することも可能である。この場合
も読み出しマージンを大きくできる。

【００４０】図７は、本発明の第２の実施形態例に係る
半導体集積回路４１の概略回路図で、前記第１の実施形
態とはコンデンサ４３の両端のパッド４４、４５が内部
回路４２と独立しているところを特徴とする。図７に示
すように、コンデンサ４３の両端のパッド４４、４５を
内部回路４２と独立して設けることで、内部回路４２の
動作による接地パッド４６の電位変動の影響を受けず、
安定した電位保持が可能となり、より正確なテスト結果
を出力することができる。

【００４１】図８は、本発明の第３の実施形態例に係る
半導体集積回路５１の概略回路図で、前記実施の形態と
はテスト履歴を記録するコンデンサ５２、５３を２つ設
けたことを特徴とするものである。そして、テスト履歴
を記録するコンデンサ５２、５３を２つ設けたことによ
り、自己テスト結果が良品（OK）チップを更に２種類の
ランク分けした情報等を書き込み記録可能である。一般
に、コンデンサには電荷抜けに伴う電位変動が生ずるた
め、電位差の少ない書き込みは履歴の誤判定につなが
る。また、コンデンサの耐圧を超えた電位は書き込めな
い。そのため記録できる履歴は限られているが、コンデ
ンサの数を複数にすることにより単一のコンデンサより
も確実な履歴保持が可能となるため、より細かなテスト
フロー制御が可能となる。

【００４２】

【発明の効果】以上説明した通り、本発明によれば、半
導体集積回路のテストにおいて、チップコストが大きく
増加する不揮発性メモリを作製するプロセスや試験装置
を高価にするハードウェアを設けることなしにテスト結
果を引き継ぐことが可能となる。これにより、コンデン
サの内蔵という安価な方法でテスト中に次にテストを実
施するチップのエージングや自己テストを実施した上で
その結果を以降のテストフローに反映して最適化するこ
とが可能となる。具体的には以下のような効果を得るこ
とができた。

【００４３】請求項１の発明によれば、自己テスト又は
エージングの実施履歴を電気的に書込み可能なコンデン
サを半導体集積回路に設けることにより、自己テスト又
はエージング結果を記憶するための不揮発性メモリを半
導体集積回路に内蔵するよりも簡単な装置にて自己テス
ト又はエージング結果を保持することが可能となり、従
来必要であった不揮発性メモリが不要とできる。これ
は、半導体集積回路に不揮発性メモリを内蔵するよりも
コンデンサを設ける手段の方が格段に製造工程が簡略化
され、コストダウンとなるのである。また、電気的に書
込み、及び消去が可能であるコンデンサを用いてテスト
結果履歴の情報出力するために、従来の溶断可能なマー
キング回路に較べ、例えば、書込み、及び消去を繰り返
すことで製造工程毎に異なるテスト結果の記録等が可能
となる。

【００４４】請求項２の発明によれば、コンデンサは、
専用の接続パッドに接続されていることで、半導体集積
回路の内部回路の動作による接地パッドの電位変動の影
響を受けず、安定した電位保持が可能となり、より正確
なテスト結果を出力することができる。

【００４５】請求項３の発明によれば、コンデンサを２
つ以上内蔵することにより、自己テスト結果が良品（O
K）チップを更に２種類以上のランク分けした情報等を
書き込み記録可能となる。一般に、コンデンサには電荷
抜けに伴う電位変動が生ずるため、電位差の少ない書き
込みは履歴の誤判定につながたり、また、コンデンサの
耐圧を超えた電位も書き込めない。そのため記録できる
履歴は限られているが、コンデンサの数を複数にするこ
とにより単一のコンデンサよりも確実な履歴保持が可能
となるため、より細かなテストフロー制御が可能とな
る。

【００４６】請求項４の発明によれば、その連続的に形
成された半導体集積回路を通常テストする場合に、次に
通常テストを行う半導体集積回路に対して予め、自己テ
スト、又はエージングを行い、その自己テスト、又はエ
ージング結果に対応する電荷量を半導体集積回路に設け
たコンデンサに情報として蓄える情報書込工程を設けて
いるために、通常テストを実行するときにはコンデンサ
に自己テスト、又はエージング結果が記録されているこ
ととなる。従って、通常テストを実行する前に、半導体
集積回路に設けたコンデンサに蓄えられた情報を読み出
す情報読出工程とを設けることにより、自己テスト、又
はエージングにより不良品と判断された半導体集積回路
に重ねて通常テストを行うような無駄な処理工程、時間
を費やすこが無くなり、処理工程のスピードアップが可
能となる。

【００４７】通常テストを行う半導体集積回路に対して
予め、自己テスト、又はエージングを行う手段として
は、例えばプローブカードを加工して、次にテストを行
うチップに自己テストやエージングに必要な最低限の端
子にコンタクトを取ってテストを行うことで可能となる
と同時に、コンデンサのパッドにもコンタクトをとり、
テスト結果を書き込むことが可能とする。

【００４８】また、現在通常テスト中の半導体集積回路
と同時に、次にテストする半導体集積回路は自己テス
ト、又はエージングによるテストを行い、そのテスト結
果に基づきコンデンサの電荷量を変化させこととなる
が、コンデンサに蓄えられた電荷は、短時間ならそのま
ま保持されるので、上記したように次のチップのテスト
を行う際には、その電荷量を読み込み、自己テスト、又
はエージングによるテストで不良品（NG）の結果なら通
常テストを省略して不良にするなどの、最適なテストフ
ローを選択してテストを行うことで、テスト時間の短縮
を達成することができる。

【００４９】つまり、自己テスト、又はエージングを実
施してから通常テストを実施するまでの時間が予測でき
ない場合には、コンデンサを記録媒体として用いると電
荷量が時間の経過とともに減少するために記録情報の信
頼性が低く、不揮発性メモリが必要となる。しかし、例
えばウェハーテストのように連続して形成された半導体
集積回路を順次測定するようなテストにおいては、通常
テストを行う直前に自己テスト等を実施することで、コ
ンデンサに不揮発性メモリと同様の役割をはたさせる事
が可能となる。一般に、半導体を製造するプロセスにお
いて、不揮発性メモリが専用のプロセスを必要とするの
に対して、コンデンサは通常のプロセスで製造可能であ
るため、コンデンサを内蔵するほうがはるかに容易であ
りコストもかからない。

【００５０】請求項５の発明によれば、中央の半導体集
積回路に対しては全接続パッドに接続可能となるプロー
ブと、左右の半導体集積回路に対しては自己テスト又は
エージングに必要な接続パッドと、前記コンデンサに接
地されたパッドのみに接続可能なプローブとを有する半
導体集積回路をテストするためのプローブ治具であるた
めに、次に通常テストする半導体集積回路にはすべての
パッドにコンタクトする必要がないため、複数個同時測
定に必要なテスタピンよりもはるかに少ないピンで自己
テスト、又はエージング実施でき、安価で試験装置の占
有時間を減少させることができた。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体集積回路
のブロック図である。

【図２】本発明の第１の実施形態に係るウエハ状態にお
ける半導体集積回路のブロック図である。

【図３】図３のウエハ状態における半導体集積回路のプ
ロービング時にコンタクトされている端子の説明図であ
る。

【図４】ウエハ状態における半導体集積回路のテスト順
序の説明図である。

【図５】本発明の第１の実施形態に係る半導体集積回路
の通常テストのフローチャ−トである。

【図６】本発明の第１の実施形態に係る半導体集積回路
の自己テストやエージングのフローチャ−トである。

【図７】本発明の第２の実施形態に係る半導体集積回路
のブロック図である。

【図８】本発明の第３の実施形態に係る半導体集積回路
のブロック図である。

【符号の説明】

１，１１，２１，３１，４１，５１ 半導体チップ ２，１２，２２，３２，４２，５２ 内部回路 ３ 自己テスト用回路 ４ 機能ブロック回路 ５，１３，２３，３３，４３，５２，５３ コンデン
サ ６，１４，２４，３４，４４，５４ コンデンサパッド ８，１６，２６，３６，４６，５６ 接地パッド Ａ，Ｂ，Ｃ チップ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０１Ｒ 31/28 Ｙ Ｋ Ｆターム(参考） 2G003 AA07 AC01 AE01 AF02 AG04 2G011 AA12 AE03 AF06 2G032 AA01 AA07 AE10 AF02 AH07 AK11 AK14 AK15 AK19 AL03 AL05 AL11 4M106 AA02 AA07 AB12 AC02 AC09 BA14 CA56 DA20 DD01 DD04 DJ32 DJ38

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の接続パッドを有し、かつ、前記複
   数の接続パッドのなかの選択された接続パッドに信号を
   入力することで自己テスト、又はエージングを実施可能
   とする制御回路を備えた半導体集積回路であって、 自己テスト又はエージングの実施履歴を電気的に書込み
   可能なコンデンサを有することを特徴とする半導体集積
   回路。
2. 【請求項２】 前記コンデンサは、専用の接続パッドに
   接続されていることを特徴とする請求項１記載の半導体
   集積回路。
3. 【請求項３】 前記コンデンサを２つ以上内蔵すること
   を特徴とする請求項１又は２記載の半導体集積回路。
4. 【請求項４】 半導体集積回路に設けた複数の接続パッ
   トの全てに対してプロービングすることにより検査を行
   う通常テストを、隣接配置される半導体集積回路に対し
   て連続的に行う半導体集積回路のテスト方法であって、 次に通常テストを行う半導体集積回路に対して、予め、
   前記複数の接続パッド内の選択された接続パッドに信号
   を入力することにより行う自己テスト、又はエージング
   を実施し、その自己テスト、又はエージング結果に対応
   する電荷量を半導体集積回路に設けたコンデンサに情報
   として蓄える情報書込工程と、 通常テストを実行する前に、半導体集積回路に設けたコ
   ンデンサに蓄えられた情報を読み出す情報読出工程とを
   有し、情報読出工程で読み出された情報に基づき通常テ
   ストの内容を選択することを特徴とする半導体集積回路
   のテスト方法。
5. 【請求項５】 請求項１から３項の何れか１項記載の半
   導体集積回路であって、半導体集積回路の配列方向に沿
   って隣接する３個の前記半導体集積回路に対して接続可
   能とするプローブ治具であって、 中央の半導体集積回路に対しては全接続パッドに接続可
   能となるプローブと、左右の半導体集積回路に対しては
   自己テスト又はエージングに必要な接続パッドと、前記
   コンデンサに接地されたパッドのみに接続可能なプロー
   ブとを有することを特徴とする半導体集積回路をテスト
   するためのプローブ治具。