KR100996091B1 - 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치 - Google Patents

테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치 Download PDF

Info

Publication number
KR100996091B1
KR100996091B1 KR1020040111877A KR20040111877A KR100996091B1 KR 100996091 B1 KR100996091 B1 KR 100996091B1 KR 1020040111877 A KR1020040111877 A KR 1020040111877A KR 20040111877 A KR20040111877 A KR 20040111877A KR 100996091 B1 KR100996091 B1 KR 100996091B1
Authority
KR
South Korea
Prior art keywords
signals
test mode
output
response
signal
Prior art date
Application number
KR1020040111877A
Other languages
English (en)
Other versions
KR20060073045A (ko
Inventor
구기봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040111877A priority Critical patent/KR100996091B1/ko
Publication of KR20060073045A publication Critical patent/KR20060073045A/ko
Application granted granted Critical
Publication of KR100996091B1 publication Critical patent/KR100996091B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 테스트 모드에서 내부 검출 신호들을 출력하는 반도체 메모리 장치에 관한 것으로, 본 발명에 따른 반도체 메모리 장치는 외부로부터 수신되는 제어 신호들에 응답하여 독출 명령 또는 기입 명령을 출력하는 커맨드 디코더; 외부로부터 수신되는 어드레스 신호들에 응답하여 모드 레지스터 셋 신호를 발생하는 모드 레지스터; 모드 레지스터 셋 신호에 의해 그 동작이 제어되고, 독출 명령에 응답하여 데이터 신호를 출력하거나 또는 기입 명령에 응답하여 기입 동작을 수행하는 내부 회로; 반도체 메모리 장치의 동작 과정 중 발생되는 내부 신호들의 정상 여부를 각각 판단하고, 그 판단 결과에 따라 검출 신호들을 출력하는 검출부; 및 어드레스 신호들에 응답하여 테스트 모드 또는 노말 모드로 동작하고, 테스트 모드에서 검출 신호들 중 하나를 외부에 출력하고, 노말 모드에서 데이터 신호를 외부에 출력하는 출력부를 포함한다. 본 발명에서는 테스트 모드에서 반도체 메모리 장치 내부에서 발생되는 각종 신호들을 검출하고, 그 검출된 신호들을 외부로 출력함으로써, 반도체 메모리 장치의 내부 신호들의 정상 여부를 검증할 수 있고, 불량의 원인을 분석할 수 있다.
Figure R1020040111877
테스트 모드 레지스터, 테스트 모드 디코더, 검출부

Description

테스트 모드에서 내부 검출 신호들을 출력하는 반도체 메모리 장치{Semiconductor memory device for outputting internal detection signals in test mode}
도 1은 본 발명의 일실시예에 따른 반도체 메모리 장치의 블록도이다.
도 2는 도 1에 도시된 반도체 메모리 장치의 테스트 모드 동작과 관련된 신호들의 타이밍도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 반도체 메모리 장치 110 : 커맨드 디코더
120 : 모드 레지스터 130 : 내부 회로
140 : 검출부 141 : 클럭 검출기
142 : 외부 전압 검출기 143 : 온도 검출기
144 : 내부 전압 검출기 150 : 출력부
151 : 테스트 모드 레지스터 152 : 테스트 모드 디코더
153 : 입출력 제어부 154 : 입출력 먹스 회로
155 : 데이터 출력 버퍼
본 발명은 반도체 장치에 관한 것으로서, 특히, 반도체 메모리 장치에 관한 것이다.
일련의 제조 공정들을 통하여 제조된 반도체 메모리 장치는 정상적으로 동작하는지의 여부를 판단하기 위해, 그 동작 성능을 검증하는 테스트 과정들이 수행된다. 통상적으로 웨이퍼(wafer) 또는 패키지(package) 상태의 반도체 메모리 장치의 테스트는 테스트 장비에 의해 수행된다. 테스트 장비는 반도체 메모리 장치에 테스트 신호들을 입력시키고, 이 후 상기 반도체 메모리 장치가 상기 테스트 신호들에 응답하여 외부로 출력하는 결과 신호들이 설정된 범위내에 포함되는지의 여부를 체크함으로써, 상기 반도체 메모리 장치의 결함 여부를 판단하였다. 그러나 이러한 테스트 과정에서는 단순히 반도체 메모리 장치의 동작 결과에 따른 불량 여부만이 체크될 수 있고, 상기 반도체 메모리 장치의 동작 과정 중 내부에서 발생되는 각종 내부 신호들이 정상적으로 발생되는지의 여부를 체크할 수 없는 문제점이 있었다. 이러한 내부 신호들을 측정하기 위해서 종래에는 오실로스코프(oscilloscope)와 같은 장비를 사용하여 내부 신호들을 관찰하는 것이 유일한 방법이었고, 특정 내부 신호 한 개만을 측정할 수 있었다. 따라서 종래에는 반도체 메모리 장치의 동작 과정 중 내부에서 발생되는 각종 내부 신호들을 모두 체크할 수 없으므로, 실제로 불량으로 판정된 반도체 메모리 장치의 불량 원인을 분석할 수 없었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 테스트 모드에서 반도체 메 모리 장치 내부에서 발생되는 각종 신호들을 검출하고, 그 검출된 신호들을 외부로 출력할 수 있는 반도체 메모리 장치를 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리 장치는, 외부로부터 수신되는 제어 신호들에 응답하여 독출 명령 또는 기입 명령을 출력하는 커맨드 디코더; 외부로부터 수신되는 어드레스 신호들에 응답하여 모드 레지스터 셋 신호를 발생하는 모드 레지스터; 모드 레지스터 셋 신호에 의해 그 동작이 제어되고, 독출 명령에 응답하여 데이터 신호를 출력하거나 또는 기입 명령에 응답하여 기입 동작을 수행하는 내부 회로; 반도체 메모리 장치의 동작 과정 중 발생되는 내부 신호들의 정상 여부를 각각 판단하고, 그 판단 결과에 따라 검출 신호들을 출력하는 검출부; 및 어드레스 신호들에 응답하여 테스트 모드 또는 노말 모드로 동작하고, 테스트 모드에서 검출 신호들 중 하나를 외부에 출력하고, 노말 모드에서 데이터 신호를 외부에 출력하는 출력부를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 장치의 블록도이다. 도 1을 참고하면, 반도체 메모리 장치(100)는 커맨드 디코더(110), 모드 레지스터 (120), 내부 회로(130), 검출부(140), 및 출력부(150)를 포함한다. 상기 커맨드 디코더(110)는 외부로부터 제어 신호들(CSB, WEB, CASB, RASB)과 클럭 신호(CLK)를 수신한다. 상기 커맨드 디코더(110)는 상기 제어 신호들(CSB, WEB, CASB, RASB)에 응답하여, 독출 명령(RD) 또는 기입 명령(WT)을 출력한다.
상기 모드 레지스터(120)는 외부로부터 수신되는 어드레스 신호들(A1-AK)(K는 정수)에 응답하여 모드 레지스터 셋 신호(MRS)를 발생한다. 상기 내부 회로(130)는 코아 회로(미도시)를 포함하고, 상기 모드 레지스터 셋 신호(MRS)에 의해 그 동작이 제어되고, 상기 독출 명령(RD)에 응답하여 상기 어드레스 신호들(A1-AK)에 대응하는 데이터 신호(DAT)를 출력하거나 또는 상기 기입 명령(WT)에 응답하여 상기 어드레스 신호들(A1-AK)에 대응하는 메모리 셀들에 기입 데이터 신호(미도시)를 기입한다. 상기 검출부(140)는 클럭 검출기(141), 외부 전압 검출기(142), 온도 검출기(143), 내부 전압 검출기(144)를 포함한다. 상기 검출부(140)는 상기 반도체 메모리 장치(100)의 다른 환경들 또는 다른 내부 신호들의 정상 여부를 검출하는 추가의 검출기들을 더 포함할 수 있다. 상기 클럭 검출기(141)는 내부 클럭 신호(ICLK)의 주파수를 검출하고, 그 검출 결과에 따라 주파수 검출 신호(TCK)를 출력한다. 좀 더 상세하게는, 상기 내부 클럭 신호(ICLK)의 주기가 설정된 값 보다 클 때, 상기 클럭 검출기(141)가 상기 주파수 검출 신호(TCK)를 디세이블시키고, 상기 내부 클럭 신호(ICLK)의 주기가 상기 설정된 값 보다 작을 때, 상기 클럭 검출기(141)가 상기 주파수 검출 신호(TCK)를 인에이블시킨다. 상기 외부 전압 검출기(142)는 외부 전압(VDD)의 레벨을 검출하고, 그 검출 결과에 따라 외부 전압 검출 신호(TVDD)를 출력한다. 좀 더 상세하게는, 상기 외부 전압(VDD)이 설정된 외부 전압 레벨 보다 클 때, 상기 외부 전압 검출기(142)가 상기 외부 전압 검출 신호(TVDD)를 인에이블시키고, 상기 외부 전압(VDD)이 상기 설정된 외부 전압 레벨 보다 작을 때, 상기 외부 전압 검출기(142)가 상기 외부 전압 검출 신호(TVDD)를 디세이블시킨다.
상기 온도 검출기(143)는 상기 반도체 메모리 장치(100) 내부의 온도를 측정하고, 그 측정 값에 따라 온도 검출 신호(TTEMP)를 출력한다. 좀 더 상세하게는, 상기 반도체 메모리 장치(100) 내부의 온도가 설정된 온도 보다 클 때, 상기 온도 검출기(143)가 상기 온도 검출 신호(TTEMP)를 인에이블시키고, 상기 반도체 메모리 장치(100) 내부의 온도가 설정된 온도 보다 작을 때, 상기 온도 검출기(143)가 상기 온도 검출 신호(TTEMP)를 디세이블시킨다. 또, 상기 내부 전압 검출기(144)는 내부 전압(INV)의 레벨을 검출하고, 그 검출 결과에 따라 내부 전압 검출 신호(TINV)를 출력한다. 좀 더 상세하게는, 상기 내부 전압(INV)이 설정된 내부 전압 레벨 보다 클 때, 상기 내부 전압 검출기(144)가 상기 내부 전압 검출 신호(TINV)를 인에이블시키고, 상기 내부 전압(INV)이 상기 설정된 내부 전압 레벨 보다 작을 때, 상기 내부 전압 검출기(144)가 상기 내부 전압 검출 신호(TINV)를 디세이블시킨다.
상기 출력부(150)는 상기 어드레스 신호들(A1-AK)에 응답하여 테스트 모드 또는 노말 모드로 동작한다. 상기 출력부(150)는 테스트 모드 레지스터(151), 테스트 모드 디코더(152), 입출력 제어부(153), 입출력 먹스 회로(154), 및 데이터 출 력 버퍼(155)를 포함한다. 상기 테스트 모드 레지스터(151)는 상기 어드레스 신호들(A1-AK)의 조합 값들에 따라 테스트 모드 신호들(TEST1-TESTN)(N은 정수)을 출력한다. 상기 테스트 모드 디코더(152)는 상기 테스트 모드 신호들(TEST1-TESTN)의 로직 레벨들에 따라 선택 제어 신호들(SCTL1-SCTL(2N)) 중 하나를 인에이블시킨다.
상기 입출력 제어부(153)는 상기 독출 명령(RD) 또는 상기 기입 명령(WT)과 내부 제어 신호들(CL, DQM), 및 상기 클럭 신호(CLK)를 수신한다. 상기 입출력 제어부(153)는 상기 독출 명령(RD) 또는 상기 기입 명령(WT)과 상기 내부 제어 신호들(CL, DQM)에 응답하여 출력 제어 신호(OCTL)를 출력한다. 상기 입출력 먹스 회로(154)는 상기 출력 제어 신호(OCTL)와 상기 선택 제어 신호들(SCTL1-SCTL(2N))에 응답하여 노말 모드 또는 테스트 모드로 동작한다. 상기 입출력 먹스 회로(154)는 노말 모드에서 상기 출력 제어 신호(OCTL)에 응답하여, 상기 데이터 신호(DAT)를 수신하여 출력하고, 테스트 모드에서 상기 출력 제어 신호(OCTL)와, 상기 선택 제어 신호들(SCTL1-SCTL(2N))에 응답하여, 상기 검출부(140)로부터 수신되는 검출 신호들(TCK, TVDD, TTEMP, TINV) 중 하나를 선택하고, 그 선택된 신호를 출력한다. 상기 데이터 출력 버퍼(155)는 상기 데이터 신호(DAT) 또는 상기 검출 신호들(TCK, TVDD, TTEMP, TINV) 중 상기 입출력 먹스 회로(154)로 수신되는 하나를 외부에 출력한다.
여기에서, 상기 테스트 모드 신호와 상기 선택 제어 신호의 수는 상기 검출부(140)로부터 출력되는 검출 신호의 수에 따라 결정될 수 있다. 예를 들어, 상기 검출부(140)가 3개의 검출 신호들을 출력할 때, 상기 테스트 모드 레지스터(151)는 상기 어드레스 신호들(A1-AK)의 조합 값들에 따라 테스트 신호들(TEST1, TEST2)을 출력하고, 상기 테스트 모드 디코더(152)는 상기 테스트 신호들(TEST1, TEST2)에 응답하여 4개의 상기 선택 제어 신호들(STCL1-SCTL4)을 출력한다. 이 때, 상기 테스트 모드 디코더(152)는 상기 테스트 신호들(TEST1, TEST2)의 로직 레벨에 따라 상기 선택 제어 신호들(SCTL1-SCTL4) 중 하나를 인에이블시킨다. 예를 들어, 상기 테스트 신호들(TEST1, TEST2)이 모두 로우 레벨일 때, 상기 테스트 모드 디코더(152)는 상기 선택 제어 신호(SCTL1)를 인에이블시킨다. 이 경우, 상기 입출력 먹스 회로(154)는 상기 노말 모드로 동작하게 된다. 또, 상기 테스트 신호들(TEST1, TEST2)이 모두 하이 레벨이거나 또는 서로 다른 레벨일 때, 상기 테스트 모드 디코더(152)는 상기 선택 제어 신호들(SCTL2-SCTL4) 중 하나를 인에이블시킨다. 그 결과 상기 입출력 먹스 회로(154)가 테스트 모드로 동작하여, 3개의 검출 신호들 중 하나를 출력하게 된다.
택일적으로, 상기 반도체 메모리 장치(100)는 정보 발생부(160)를 더 포함할 수 있고, 상기 정보 발생부(160)는 입출력 폭 정보 발생기(161)와 동작 전압 정보 발생기(162)를 포함할 수 있다. 상기 입출력 폭 정보 발생기(161)는 상기 반도체 메모리 장치(100)의 입출력 데이터 폭을 나타내는 정보 신호(WIF)를 출력하고, 상기 동작 전압 정보 발생기(162)는 상기 반도체 메모리 장치(100)의 동작 전압을 나타내는 정보 신호(VIF)를 발생한다. 따라서 유저(user)는 상기 정보 신호들(WIF, VIF)에 기초하여 해당 반도체 메모리 장치의 타입과 본딩(bonding) 정보를 파악할 수 있다. 예를 들어, 상기 입출력 데이터 폭이 각각 X4, X8, X16인 반도체 메모리 장치들은 서로 다른 정보 신호들(WIF1, WIF2, WIF3)(미도시)을 각각 출력한다. 즉, 반도체 메모리 장치가 상기 정보 신호(WIF1)를 출력하면(또는 인에이블시키면), 유저는 해당 반도체 메모리 장치의 입출력 데이터 폭이 X4인 것을 알 수 있고, 상기 반도체 메모리 장치가 상기 정보 신호(WIF2)를 출력하면(또는 인에이블시키면), 유저는 해당 반도체 메모리 장치의 입출력 데이터 폭이 X8인 것을 파악할 수 있다. 또, 상기 반도체 메모리 장치가 상기 정보 신호(WIF3)를 출력하면(또는 인에이블시키면), 유저는 해당 반도체 메모리 장치의 입출력 데이터 폭이 X16인 것으로 인식한다. 이와 유사하게, 예를 들어, 동작 전압이 1.8V, 3.3V, 2.5V인 반도체 메모리 장치들은 서로 다른 정보 신호들(VIF1, VIF2, VIF3)(미도시)을 각각 출력한다. 즉, 상기 정보 신호들(VIF1, VIF2, VIF3)이 각각 출력되는(또는 인에이블되는) 반도체 메모리 장치들에 대해, 유저는 그 동작 전압들이 각각 1.8V, 3.3V, 2.5V인 것으로 판단할 수 있다. 이 때, 상기 테스트 모드 레지스터(151)는 상기 어드레스 신호들(A1-AK)의 조합 값들에 따라 추가의 테스트 모드 신호들을 더 발생하고, 상기 테스트 모드 디코더(152)는 상기 추가의 테스트 모드 신호들과 기존의 테스트 모드 신호들의 로직 레벨들에 따라 상기 정보 신호들(WIF, VIF)을 각각 선택하기 위한 추가의 선택 제어 신호들을 더 발생한다. 그 결과, 상기 입출력 먹스 회로(154)는 상기 정보 신호들(WIF, VIF) 중 하나를 선택하여 출력하게 된다.
또, 상기 테스트 모드 레지스터(151)에는 서로 다른 조합 값을 가지는 어드레스 신호 그룹들이 연속적으로 입력될 수도 있다. 예를 들어, 상기 테스트 모드 레지스터(151)가 어드레스 신호들(A3-A5)에 의해 셋팅되어 테스트 모드 신호들(TEST1, TEST2)을 발생하고, 상기 테스트 모드 디코더(152)가 상기 테스트 모드 신호들(TEST1, TEST2)에 응답하여 선택 제어 신호들(SCTL1-SCTL4)을 출력하는 것으로 가정하자. 이 경우, 상기 어드레스 신호들(A3-A5)이 조합되는 경우의 수는 8가지이다. 즉, 상기 어드레스 신호들(A3-A5)의 로직 레벨들이 상기 8가지의 조합된 형태로 연속적으로 변경되어 상기 테스트 모드 레지스터(151)에 입력된다. 이 때, 상기 테스트 모드 레지스터(151)는 연속적으로 수신되는 상기 어드레스 신호들(A3-A5)에 응답하여, 상기 테스트 모드 신호들(TEST1, TEST2)의 로직 레벨들을 연속적으로 변경시키고, 상기 테스트 모드 디코더(152)는 상기 테스트 모드 신호들(TEST1, TEST2)에 응답하여, 상기 선택 제어 신호들(SCTL1-SCTL4)을 순차적으로 인에이블시킨다. 그 결과 상기 입출력 먹스 회로(154)는 상기 선택 제어 신호들(SCTL1-SCTL4)에 응답하여 상기 검출부(140)로부터 수신되는 검출 신호들을 순차적으로 선택하여 출력한다.
다음으로, 도 1 및 도 2를 참고하여, 상기 반도체 메모리 장치(100)의 테스트 모드 동작을 좀 더 상세히 설명한다. 도 2는 도 1에 도시된 반도체 메모리 장치의 테스트 모드 동작과 관련된 신호들의 타이밍도이다.
먼저, 상기 테스트 모드 레지스터(151)가 어드레스 신호들(A1-AK) 중 어드레스 신호들(A3-A5)에 의해 셋팅되어 테스트 모드 신호들(TEST1-TEST3)을 발생하고, 상기 테스트 모드 디코더(152)가 상기 테스트 모드 신호들(TEST1-TEST3)에 응답하여 선택 제어 신호들(SCTL1-SCTL5)을 출력하는 것으로 가정하자. 또, 어드레스 신 호(A7)의 값이 '1'일 때, 상기 테스트 모드 레지스터(151)가 테스트 모드로 진입하고, 상기 어드레스 신호(A7)의 값이 '0'일 때, 상기 테스트 모드 레지스터(151)가 노말 모드로 진입하는 것으로 가정하자.
상기 테스트 모드 레지스터(151)는 상기 노말 모드에서, 상기 테스트 모드 신호들(TEST1-TEST3)을 모두 로직 로우 레벨로 출력한다. 따라서 상기 테스트 모드 디코더(152)는 상기 선택 제어 신호(SCTL1)를 인에이블시키고, 상기 선택 제어 신호들(SCTL2-SCTL5)를 디세이블시킨다. 상기 입출력 먹스 회로(154)는 상기 선택 제어 신호(SCTL1)에 응답하여, 노말 모드로 동작하고, 상기 입출력 제어부(153)로부터 수신되는 출력 제어 신호(OCTL)에 응답하여, 데이터 신호(DAT)를 수신하여 출력한다. 또, 상기 테스트 모드 레지스터(151)는 상기 테스트 모드에서, 상기 어드레스 신호들(A3-A5)에 따라 상기 테스트 모드 신호들(TEST1-TEST3)의 로직 레벨을 변경시킨다. 예를 들어, 상기 어드레스 신호들(A3-A5)이 '100'일 때, 상기 테스트 모드 레지스터(151)는 도 2에 도시된 것과 같이, 상기 테스트 모드 신호들(TEST1-TEST3)의 로직 레벨을 '100'으로 출력한다. 또, 모드 레지스터(120)는 상기 어드레스 신호들(A1-AK)에 응답하여, 모드 레지스터 셋 신호(MRS)를 발생한다.
상기 테스트 모드 디코더(152)는 상기 테스트 모드 신호들(TEST1-TEST3)에 응답하여 상기 선택 제어 신호(SCTL2)를 인에이블시키고, 상기 선택 제어 신호들(SCTL1, SCTL3-SCTL5)을 디세이블시킨다. 따라서 상기 입출력 먹스 회로(154)는 테스트 모드로 동작하게 된다. 이 후, 커맨드 디코더(110)가 외부의 제어 신호들(CSB, WEB, CASB, RASB)에 응답하여, 독출 명령(RD)을 발생하면, 입출력 제어부 (153)가 출력 제어 신호(OCTL)를 인에이블시킨다. 그 결과 상기 입출력 먹스 회로(154)가 상기 선택 제어 신호(SCTL2)와 상기 출력 제어 신호(OCTL)에 응답하여 클럭 검출기(141)로부터 수신되는 주파수 검출 신호(TCK)를 선택하여 출력한다. 그 결과 데이터 출력 버퍼(155)는 상기 주파수 검출 신호(TCK)를 외부에 출력한다. 이 때, 상기 반도체 메모리 장치(100)의 외부에는 기존의 테스트 장비가 연결될 수 있다. 따라서, 상기 테스트 장비가 상기 주파수 검출 신호(TCK)의 로직 레벨을 판단함으로써, 상기 반도체 메모리 장치(100)의 내부 클럭 주파수가 설정된 값 보다 작은지의 여부가 검증될 수 있다. 도 2에서는 상기 입출력 먹스 회로(154)에서 출력되는 상기 주파수 검출 신호(TCK)가 하이 레벨인 것으로 도시되어 있다. 이 경우, 상기 테스트 장비는 상기 반도체 메모리 장치(100)의 내부 클럭(ICLK)의 주파수가 설정된 값 보다 작은 것으로 판단하게 된다. 상기 검출부(140)로부터 출력되는 검출 신호들(TVDD, TTEMP, TINV)의 출력 동작 역시 상기 어드레스 신호들(A3-A5)의 로직 레벨들을 변경시켜 입력함으로써, 상술한 것과 유사하게 실행될 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 테스트 모드에서 반도체 메 모리 장치 내부에서 발생되는 각종 신호들을 검출하고, 그 검출된 신호들을 외부로 출력함으로써, 반도체 메모리 장치의 내부 신호들의 정상 여부를 검증할 수 있고, 불량의 원인을 분석할 수 있다.

Claims (9)

  1. 반도체 메모리 장치에 있어서,
    외부로부터 수신되는 제어 신호들에 응답하여 독출 명령 또는 기입 명령을 출력하는 커맨드 디코더;
    외부로부터 수신되는 어드레스 신호들에 응답하여 모드 레지스터 셋 신호를 발생하는 모드 레지스터;
    상기 모드 레지스터 셋 신호에 의해 그 동작이 제어되고, 상기 독출 명령에 응답하여 데이터 신호를 출력하거나 또는 상기 기입 명령에 응답하여 기입 동작을 수행하는 내부 회로;
    상기 반도체 메모리 장치의 동작 과정 중 발생되는 내부 신호들의 정상 여부를 각각 판단하고, 그 판단 결과에 따라 검출 신호들을 출력하는 검출부; 및
    상기 어드레스 신호들에 응답하여 테스트 모드 또는 노말 모드로 동작하고, 상기 테스트 모드에서 상기 검출 신호들 중 하나를 외부에 출력하고, 상기 노말 모드에서 상기 데이터 신호를 외부에 출력하는 출력부를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 반도체 메모리 장치의 타입을 나타내는 정보 신호들을 발생하는 정보 발생부를 더 포함하고,
    상기 출력부는 상기 테스트 모드에서 상기 어드레스 신호들에 응답하여 상기 검출 신호들 중 하나 또는 상기 정보 신호들 중 하나를 출력하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 정보 발생부는,
    상기 반도체 메모리 장치의 입출력 데이터 폭을 나타내는 제1 정보 신호를 발생하는 입출력 폭 정보 발생기; 및
    상기 반도체 메모리 장치의 동작 전압을 나타내는 제2 정보 신호를 발생하는 동작 전압 정보 발생기를 포함하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 출력부는,
    상기 어드레스 신호들에 응답하여 테스트 모드 신호들을 출력하는 테스트 모드 레지스터;
    상기 테스트 모드 신호들에 응답하여, 선택 제어 신호들을 발생하는 테스트 모드 디코더;
    상기 독출 명령 또는 상기 기입 명령과 내부 제어 신호들에 응답하여 출력 제어 신호를 출력하는 입출력 제어부;
    상기 출력 제어 신호와 상기 선택 제어 신호들에 응답하여 상기 노말 모드 또는 상기 테스트 모드로 동작하고, 상기 노말 모드에서 상기 출력 제어 신호에 응 답하여, 상기 데이터 신호를 수신하여 출력하고, 상기 테스트 모드에서 상기 출력 제어 신호와 상기 선택 제어 신호들에 응답하여 상기 검출 신호들 중 하나를 선택하여 출력하는 입출력 먹스 회로; 및
    상기 데이터 신호와, 상기 검출 신호들 중 상기 입출력 먹스 회로로부터 수신되는 하나를 외부에 출력하는 데이터 출력 버퍼를 포함하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 테스트 모드 레지스터는 수신되는 상기 어드레스 신호들의 조합 값들이 변할 때, 상기 테스트 모드 신호들의 로직 레벨들을 변경시켜 출력하고,
    상기 테스트 모드 디코더는 상기 테스트 모드 신호들의 로직 레벨들에 따라 상기 선택 제어 신호들 중 대응하는 하나를 인에이블시키는 반도체 메모리 장치.
  6. 제5항에 있어서,
    상기 테스트 모드 신호들이 N(N은 정수)개일 때, 상기 N개의 테스트 모드 신호들의 로직 레벨들에 따라 상기 테스트 모드 디코더는 2N개의 상기 선택 제어 신호들 중 하나를 인에이블시키는 반도체 메모리 장치.
  7. 제4항에 있어서,
    상기 테스트 모드 레지스터는 상기 어드레스 신호들이 조합되는 경우의 수가 증가할 때, 추가의 테스트 모드 신호들을 더 발생하고,
    상기 선택 제어 신호들의 수는 상기 검출 신호들의 수에 의해 결정되고,
    상기 테스트 모드 디코더는 상기 테스트 모드 신호들과 상기 추가의 테스트 모드 신호의 로직 레벨들에 따라 상기 선택 제어 신호들 중 하나를 인에이블시키는 반도체 메모리 장치.
  8. 제4항에 있어서,
    서로 다른 조합 값을 가지는 어드레스 신호 그룹들이 연속적으로 수신될 때, 상기 테스트 모드 레지스터는 상기 테스트 모드 신호들의 로직 레벨들을 연속적으로 변경시키고,
    상기 테스트 모드 디코더는 상기 테스트 모드 신호들에 응답하여, 상기 선택 제어 신호들을 순차적으로 인에이블시키고,
    상기 입출력 먹스 회로는 상기 선택 제어 신호들에 응답하여 상기 검출 신호들을 순차적으로 선택하여 출력하는 반도체 메모리 장치.
  9. 제1항에 있어서, 상기 검출부는,
    내부 클럭 신호의 주파수가 설정된 시간 보다 큰 지의 여부를 검출하고, 그 검출 결과에 따라 주파수 검출 신호를 출력하는 클럭 검출기;
    외부 전압의 레벨이 제1 설정 전압 보다 큰 지의 여부를 검출하고, 그 검출 결과에 따라 외부 전압 검출 신호를 출력하는 외부 전압 검출기;
    내부의 온도가 설정된 온도 보다 큰 지의 여부를 검출하고, 그 검출 결과에 따라 온도 검출 신호를 출력하는 온도 검출기; 및
    내부 전압 레벨이 제2 설정 전압 보다 큰 지의 여부를 검출하고, 그 검출 결과에 따라 내부 전압 검출 신호를 출력하는 내부 전압 검출기를 포함하는 반도체 메모리 장치.
KR1020040111877A 2004-12-24 2004-12-24 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치 KR100996091B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111877A KR100996091B1 (ko) 2004-12-24 2004-12-24 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111877A KR100996091B1 (ko) 2004-12-24 2004-12-24 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치

Publications (2)

Publication Number Publication Date
KR20060073045A KR20060073045A (ko) 2006-06-28
KR100996091B1 true KR100996091B1 (ko) 2010-11-22

Family

ID=37166173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111877A KR100996091B1 (ko) 2004-12-24 2004-12-24 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치

Country Status (1)

Country Link
KR (1) KR100996091B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827658B1 (ko) 2006-09-11 2008-05-07 삼성전자주식회사 반도체 메모리 장치, 이 장치를 구비하는 메모리 시스템,및 이 시스템의 테스트 방법
KR100902052B1 (ko) * 2007-08-13 2009-06-15 주식회사 하이닉스반도체 워드 라인 테스트 방법
KR20120098094A (ko) 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101187642B1 (ko) 2011-05-02 2012-10-08 에스케이하이닉스 주식회사 집적 회로의 모니터링 장치
KR102380798B1 (ko) * 2017-09-04 2022-03-31 에스케이하이닉스 주식회사 레지스터를 포함하는 전자장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059297A (ja) 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いた半導体モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059297A (ja) 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いた半導体モジュール

Also Published As

Publication number Publication date
KR20060073045A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
US6108252A (en) Integrated circuit memory devices having self-test circuits therein and method of testing same
KR100234504B1 (ko) 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치
US6658611B1 (en) Programmable built-in self-test system for semiconductor memory device
US20080082884A1 (en) Test control circuit
KR19980064254A (ko) 모니터 및 테스터 모드를 가진 내장 자가 테스트 회로를 구비한집적 회로 메모리 장치
KR20030082410A (ko) 반도체 검사 장치, 반도체 집적 회로 장치, 검사 방법 및제조 방법
JP4591836B2 (ja) 半導体記憶装置及びそのテスト方法
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
US7482830B2 (en) Semiconductor device and method for testing semiconductor device
JP2010102791A (ja) 半導体装置およびそのテスト方法
JP2002237200A (ja) 半導体装置およびその検査方法
US7539598B2 (en) Semiconductor test apparatus and method thereof and multiplexer and method thereof
JPH11283397A (ja) 半導体記憶装置とその試験方法
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US7310753B2 (en) Internal signal test device and method thereof
KR101034661B1 (ko) 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치
JP2006349548A (ja) 組み込み自己検査回路
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
JP2000227459A (ja) 半導体集積回路とそのテスト方法、及びそのテストに使用するプローブ治具
JP4934656B2 (ja) 半導体記憶装置のテスト方法
KR100230373B1 (ko) 통합된 입출력 데이터 테스트 회로
KR100282229B1 (ko) 반도체 메모리
KR100400935B1 (ko) 티에스아이 칩과 마더보드 칩의 테스트 장치 및 그방법
US7475300B2 (en) Test circuit and test method
KR20000044680A (ko) 셀프테스트회로를 내장한 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee