JP4934656B2 - 半導体記憶装置のテスト方法 - Google Patents
半導体記憶装置のテスト方法 Download PDFInfo
- Publication number
- JP4934656B2 JP4934656B2 JP2008274100A JP2008274100A JP4934656B2 JP 4934656 B2 JP4934656 B2 JP 4934656B2 JP 2008274100 A JP2008274100 A JP 2008274100A JP 2008274100 A JP2008274100 A JP 2008274100A JP 4934656 B2 JP4934656 B2 JP 4934656B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- memory device
- terminal
- command
- memory devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
102 冗長メモリセルアレイ
110 周辺回路部
111 切り替え信号生成回路
112 モードレジスタ
113 基準電圧生成回路
114 ヒューズ回路
115 疑似調整回路
116 ヒューズ回路
121 DQレシーバ
122 CLKレシーバ
123 ADDレシーバ
124 CMDレシーバ
131 DQラッチ
133 ADDラッチ
134 CMDデコーダ
141 ORゲート
142 ANDゲート
200 半導体ウェハ
201 プローブカード
201a〜201e プローブ
DQ データ入出力端子
CLK クロック端子
ADD アドレス端子
CMD コマンド端子
cont 調整信号
ICLK 内部クロック
TCLKE 切り替え信号
Vref 基準電圧端子
Claims (8)
- 複数の半導体記憶装置間でクロック端子、アドレス端子、及び、コマンド端子をそれぞれ共通接続し、かつ、当該複数の半導体記憶装置間でデータ端子を共通接続しない状態で、前記複数の半導体記憶装置のうちの一部の半導体記憶装置のそれぞれの前記データ端子にクロック信号、テストコード、又は、コマンドを供給し、前記複数の半導体記憶装置の残りの半導体記憶装置の前記データ端子には前記クロック信号、前記テストコード、及び、前記コマンドを供給しない個別制御工程と、
前記複数の半導体記憶装置間で前記クロック端子、前記アドレス端子、及び、前記コマンド端子をそれぞれ共通接続し、かつ、当該複数の半導体記憶装置間で前記データ端子を共通接続しない状態で、前記複数の半導体記憶装置の前記クロック端子に前記クロック信号を、前記複数の半導体記憶装置の前記アドレス端子に前記テストコードを、前記複数の半導体記憶装置の前記コマンド端子に前記コマンドを、それぞれ供給する並列制御工程と、
を備える半導体記憶装置のテスト方法。 - 前記並列制御工程は、前記複数の半導体記憶装置の所定の特性を測定する工程であり、前記個別制御工程は、前記複数の半導体記憶装置のうちの前記一部の半導体記憶装置の前記特性を所望の値に調整する工程であることを特徴とする請求項1に記載の半導体記憶装置のテスト方法。
- 前記個別制御工程が、前記複数の半導体記憶装置のうちの前記一部の半導体記憶装置の前記データ端子から、前記クロック信号を供給し、前記複数の半導体記憶装置の前記クロック端子からは前記クロック信号を供給しない工程であることを特徴とする請求項1又は2に記載の半導体記憶装置のテスト方法。
- 前記個別制御工程が、前記複数の半導体記憶装置のうちの前記一部の半導体記憶装置の前記データ端子から、前記テストコードを供給し、前記複数の半導体記憶装置の前記アドレス端子からは前記テストコードを供給しない工程であることを特徴とする請求項1又は2に記載の半導体記憶装置のテスト方法。
- 前記個別制御工程が、前記複数の半導体記憶装置のうちの前記一部の半導体記憶装置の前記データ端子から、前記コマンドを供給し、前記複数の半導体記憶装置の前記コマンド端子からは前記コマンドを供給しない工程であることを特徴とする請求項1又は2に記載の半導体記憶装置のテスト方法。
- 前記個別制御工程と前記並列制御工程とを、所定の前記コマンドと所定の前記テストコードとの組み合わせで切り替えることを特徴とする請求項1乃至5のいずれか一項に記載の半導体記憶装置のテスト方法。
- 前記個別制御工程は、基準電圧を一時的に調整するための調整コードを生成するステップと、前記調整コードを前記複数の半導体記憶装置のうちの前記一部の半導体記憶装置に前記テストコードとして供給するステップとを含むことを特徴とする請求項1乃至6のいずれか一項に記載の半導体記憶装置のテスト方法。
- 前記並列制御工程は、前記個別制御工程の前に行なわれる第1の並列制御工程と前記個別制御工程の後に行なわれる第2の並列制御工程とを含み、
前記第1の並列制御工程は、前記複数の半導体記憶装置の所定の特性を測定するステップを含んでおり、
前記第2の並列制御工程は、前記個別制御工程によって前記基準電圧を一時的に調整した状態で、前記複数の半導体記憶装置に対してデータの書き込み及び読み出しを行うステップを含んでいることを特徴とする請求項7に記載の半導体記憶装置のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008274100A JP4934656B2 (ja) | 2008-10-24 | 2008-10-24 | 半導体記憶装置のテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008274100A JP4934656B2 (ja) | 2008-10-24 | 2008-10-24 | 半導体記憶装置のテスト方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141041A Division JP4591836B2 (ja) | 2006-05-22 | 2006-05-22 | 半導体記憶装置及びそのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009043409A JP2009043409A (ja) | 2009-02-26 |
JP4934656B2 true JP4934656B2 (ja) | 2012-05-16 |
Family
ID=40443968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008274100A Expired - Fee Related JP4934656B2 (ja) | 2008-10-24 | 2008-10-24 | 半導体記憶装置のテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4934656B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8370719B2 (en) | 2010-05-21 | 2013-02-05 | Intel Corporation | Persistent moving read reference |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6150280A (ja) * | 1985-07-26 | 1986-03-12 | Hitachi Ltd | メモリ |
JPH0864648A (ja) * | 1994-08-22 | 1996-03-08 | Nippon Steel Corp | 半導体ウエハ |
JPH1196800A (ja) * | 1997-09-24 | 1999-04-09 | Hitachi Ltd | 半導体集積回路装置 |
KR100261218B1 (ko) * | 1997-12-08 | 2000-07-01 | 윤종용 | 반도체 메모리 장치의 핀 어사인먼트 방법 및 패킷 단위의 신호를 입력으로 하는 반도체 메모리장치 |
JPH11185497A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2008
- 2008-10-24 JP JP2008274100A patent/JP4934656B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009043409A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7277350B2 (en) | Implementation of a fusing scheme to allow internal voltage trimming | |
JP4591836B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
US20040085796A1 (en) | System-in-package type semiconductor device | |
KR101586325B1 (ko) | 트림 회로 및 이를 포함하는 반도체 메모리 장치 | |
US7551506B2 (en) | Semiconductor apparatus, semiconductor storage apparatus, control signal generation method, and replacing method | |
US6577547B2 (en) | Semiconductor memory device | |
US20120307581A1 (en) | Semiconductor device on which wafer-level burn-in test is performed and manufacturing method thereof | |
US7372750B2 (en) | Integrated memory circuit and method for repairing a single bit error | |
US7529143B2 (en) | Semiconductor memory device, memory module having the same, the test method of memory module | |
US7482830B2 (en) | Semiconductor device and method for testing semiconductor device | |
JP4934656B2 (ja) | 半導体記憶装置のテスト方法 | |
KR20080057385A (ko) | 반도체 메모리 장치의 메모리 셀 불량 테스트 방법 | |
US7162663B2 (en) | Test system and method for testing memory circuits | |
KR100568253B1 (ko) | 반도체 메모리 장치 및 그의 기입 제어 방법 | |
US6684355B2 (en) | Memory testing apparatus and method | |
KR100996091B1 (ko) | 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치 | |
CN112447261A (zh) | 用以检测外部端子处的测试探测接触的方法和设备 | |
US7868641B2 (en) | Semiconductor device | |
KR100399450B1 (ko) | 반도체메모리장치의검사방법 | |
KR100618703B1 (ko) | 반도체 메모리의 불량패턴 조기 검출 및 개선 방법 | |
US11164649B1 (en) | Test method for memory device | |
KR20070104165A (ko) | 반도체 메모리 장치 | |
CN115705907A (zh) | 存储器装置及其具有修复信号维持机制的存储器测试电路与方法 | |
KR20050030328A (ko) | 반도체 메모리 장치의 메모리 셀 사이의 브리지 불량 검출방법 | |
KR20000044680A (ko) | 셀프테스트회로를 내장한 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |