CN115705907A - 存储器装置及其具有修复信号维持机制的存储器测试电路与方法 - Google Patents

Abstract

本发明提供一种具有修复信号维持机制的存储器测试电路。该修复控制电路控制存储器内建自修复电路对存储器电路进行内建自修复程序，并包括：重新映射暂存电路及闩锁暂存电路。当内建自修复程序完成后，重新映射暂存电路接收从存储器内建自修复电路产生的修复信号并进行暂存。闩锁暂存电路电性耦接于重新映射暂存电路及对应于存储器电路的重新映射电路之间，从重新映射暂存电路接收并保存修复信号，以当重新映射暂存电路根据扫描链进行扫描测试时，使重新映射电路存取修复信号，并根据修复信号以及冗余结构对存储器电路重新映射进行修复。

Description

存储器装置及其具有修复信号维持机制的存储器测试电路与 方法

技术领域

本发明涉及存储器测试技术，特别涉及一种存储器装置及其具有修复信号维持机制的存储器测试电路与方法。

背景技术

电路芯片在出厂前会进行多种测试，以确保芯片的运作正常。举例而言，通过扫描链进行的扫描测试可先行排除逻辑电路具有例如固定型故障(stuck-at fault)与延迟故障(delay fault)等缺陷的芯片。存储器内建自测试(memory built-in self-test)电路的设置可用于排除存储器有缺陷的芯片。采用自动测试模式产生测试数据并通过扫描链对存储器进行多个周期的读写，即可测试出功能暂存器与存储器之间的路径上所存在的延迟故障。

然而，在扫描测试中，所有位于扫描链上的位移暂存器的数据将会因位移而遗失。此时，如果部分暂存器上具有用于修复存储器的数据，将使存储器无法被正确修复，进而导致测试结果产生错误。

发明内容

鉴于现有技术的问题，本发明的一个目的在于提供一种存储器装置及其具有修复信号维持机制的存储器测试电路与方法，以改善现有技术。

本发明包括一种具有修复信号维持机制的存储器测试电路，其包括：存储器内建自修复(memory built-in self repair；MBISR)电路以及修复控制电路。修复控制电路配置以控制存储器内建自修复电路对具有冗余结构的存储器电路进行内建自修复程序，并包括：重新映射暂存电路以及闩锁暂存电路。重新映射暂存电路设置于扫描链中，配置以在内建自修复程序完成后，接收从存储器内建自修复电路产生的修复信号进行暂存。闩锁暂存电路电性耦接于重新映射暂存电路以及对应于存储器电路的重新映射电路之间，配置以从重新映射暂存电路接收并保存修复信号，以在重新映射暂存电路根据扫描链进行扫描测试时，使重新映射电路存取修复信号，并根据修复信号以及冗余结构对存储器电路重新映射进行修复。

本发明还包括一种存储器装置，其包括：存储器电路以及存储器测试电路。存储器电路具有冗余结构。存储器测试电路包括：存储器内建自修复电路以及修复控制电路。修复控制电路配置以控制存储器内建自修复电路对存储器电路进行内建自修复程序，并包括：重新映射暂存电路以及闩锁暂存电路。重新映射暂存电路设置于扫描链中，配置以在内建自修复程序完成后，接收从存储器内建自修复电路产生的修复信号进行暂存。闩锁暂存电路电性耦接于重新映射暂存电路以及对应于存储器电路的重新映射电路之间，配置以从重新映射暂存电路接收并保存修复信号，以在重新映射暂存电路根据扫描链进行扫描测试时，使重新映射电路存取修复信号，并根据修复信号以及冗余结构对存储器电路重新映射进行修复。

本发明还包括一种具有修复信号维持机制的存储器测试方法，其包括：由修复控制电路控制存储器内建自修复电路对具有冗余结构的存储器电路进行内建自修复程序；由修复控制电路的重新映射暂存电路在内建自修复程序完成后，接收从存储器内建自修复电路产生的修复信号进行暂存，其中重新映射暂存电路设置于扫描链中；由修复控制电路中的闩锁暂存电路从重新映射暂存电路接收并保存修复信号，其中闩锁暂存电路电性耦接于重新映射暂存电路以及重新映射电路之间；以及在重新映射暂存电路根据扫描链进行扫描测试时，由闩锁暂存电路使对应于存储器电路的重新映射电路存取修复信号，并根据修复信号以及冗余结构对存储器电路重新映射进行修复。

有关本发明的特征、实施与功效，现结合附图对优选实施例详细说明如下。

附图说明

图1为根据本发明一实施例示出的一种存储器装置的模块图；

图2为根据本发明一实施例示出的修复控制电路所包括的部分元件的电路图；以及

图3为根据本发明一实施例示出的一种具有修复信号维持机制的存储器测试方法的流程图。

具体实施方式

本发明的一个目的在于提供一种存储器装置及其具有修复信号维持机制的存储器测试电路与方法，以正确地保存修复信号并提供存储器电路进行修复，避免在部分技术中，由于修复信号在扫描测试中的遗失造成存储器电路无法修复，而得到错误的测试结果。

请参照图1。图1为根据本发明一实施例示出的一种存储器装置100的模块图。存储器装置100包括：存储器电路110以及存储器测试电路120。

在一实施例中，存储器电路110具有冗余结构。在不同实施例中，此冗余结构可为至少一冗余行、至少一冗余列或至少一冗余输入输出端口。

举例而言，存储器电路110可为具有8192×64个存储器单元的静态随机存取存储器(static random access memory；SRAM)，并具有一个冗余输入输出端口的结构。因此，存储器电路110实际上具有8192×65个存储器单元。需注意的是，上述的结构与数值仅为一范例，本发明并不以此为限。

存储器测试电路120配置以对存储器电路110进行内建自测试与分析，以馈入测试数据并读取测试结果，并据此产生修复信号RI。在一实施例中，存储器装置100对应于存储器电路110设置有重新映射电路130，配置以接收修复信号RI并对存储器电路110进行重新映射，以对存储器电路110进行修复。更详细地说，重新映射电路130可根据修复信号RI决定存储器电路110特定位置的比特是否因具有缺陷而需要被冗余结构中的比特所置换。

需注意的是，在图1中，所示出的重新映射电路130是独立于存储器电路110外的形式。在实施中，重新映射电路130可设置在存储器电路110中而成为存储器电路110的一部分。

因此，当存储器电路110的数据由于具有缺陷的比特而产生错误时，可根据修复信号RI以及冗余结构实现数据修复的机制。

存储器测试电路120包括：存储器内建自修复电路140以及修复控制电路150。

存储器内建自修复电路140包括例如、但不限于内建自测试电路以及内建自分析电路(未示出)。修复控制电路150配置以控制存储器内建自修复电路140，对存储器电路110馈入测试数据，进行包括内建自测试与分析的内建自修复程序。

请同时参照图2。图2为根据本发明一实施例示出的修复控制电路150所包括的部分元件的电路图。

在一实施例中，修复控制电路150包括多工器200、重新映射暂存电路210以及闩锁暂存电路220。

多工器200包括第一输入端IN1、第二输入端IN2以及输出端O。第一输入端IN1电性耦接于图1中的存储器内建自修复电路140，第二输入端IN2以及输出端O电性耦接于重新映射暂存电路210。

在一实施例中，多工器200配置以接收选择信号HR，并据此切换所选择的输入端。其中，选择信号HR可由例如、但不限于存储器内建自修复电路140中所包括的控制电路(未示出)根据重新映射暂存电路210所需执行的模式而产生。举例而言，在选择信号HR为第一状态时，多工器200以接收模式运作，并选择第一输入端IN1作为输入端接收存储器内建自修复电路140所传送的信号。在选择信号HR为第二状态时，多工器200以闩锁模式运作，并选择第二输入端IN2作为输入端接收重新映射暂存电路210所暂存的信号，以使重新映射暂存电路210暂存的信号通过重新映射暂存电路210与多工器200所形成的回路而保持住。

重新映射暂存电路210配置以在内建自修复程序完成后，通过接收存储器内建自修复电路140产生的修复信号RI进行暂存。

详细而言，当内建自修复程序完成后，多工器200将根据作为第一状态的选择信号HR运作在接收模式下，选择第一输入端IN1作为输入端，接收存储器内建自修复电路140产生的修复信号RI，并通过输出端O传送至重新映射暂存电路210进行暂存。

在一实施例中，重新映射暂存电路210包括暂存输入端DR以及暂存输出端QR。暂存输入端DR电性耦接于多工器200的输出端O以接收修复信号RI。暂存输出端QR则同时电性耦接于多工器200的第二输入端IN2以及闩锁暂存电路220以将修复信号RI输出。需注意的是，实际上重新映射暂存电路210可以包括更多端口，例如接收时钟信号、串列输入以及扫描测试的输入端CLK、SI、SE等，以接收对应的信号并执行对应的功能。

除了设置在修复控制电路150中，重新映射暂存电路210也位于与存储器装置100相关的电子系统中的扫描链(scan chain，未示出)上，其中扫描链包括多个相串联的位移暂存器。在电子系统对存储器电路110进行读写而执行扫描测试时，重新映射暂存电路210可以与扫描链上的其他位移暂存电路一起运作使馈入扫描链的测试数据位移，从而达到扫描测试的目的。

闩锁暂存电路220电性耦接于重新映射暂存电路210的暂存输出端QR以及图1的重新映射电路130之间，配置以从重新映射暂存电路210接收并保存该修复信号RI，以在重新映射暂存电路210根据扫描链进行扫描测试时，使重新映射电路130存取修复信号RI，并根据修复信号RI以及冗余结构对存储器电路110重新映射进行修复。

在一实施例中，闩锁暂存电路220包括闩锁输入端DL、闩锁输出端QL以及控制端GL。其中，闩锁输入端DL电性耦接于重新映射暂存电路210的暂存输出端QR，闩锁输出端QL电性耦接于图1中的重新映射电路130，控制端GL则配置以接收模式控制信号MC。其中，模式控制信号MC可为一种与前述的扫描测试有关的信号，存储器测试电路120主要操作在非扫描测试模式下，在存储器测试电路120获得修复信号后RI，存储器测试电路120才会切换到扫描测试模式。一般而言，扫描测试及存储器测试可为独立测试，故模式控制信号MC的控制可由例如、但不限于存储器测试电路120外的暂存器(register)或接点(pad)传输而来，用于控制重新映射暂存电路210所需执行的模式。

在一实施例中，根据模式控制信号MC，闩锁暂存电路220配置以在内建自修复程序完成前以透通模式运作，而成为旁路(bypass)的状态。并且，闩锁暂存电路220配置以在内建自修复程序完成后以保存模式运作，以从重新映射暂存电路210接收并保存修复信号RI。

在一实施例中，闩锁暂存电路220通过反相器230接收模式控制信号MC，以在模式控制信号MC位于第一状态时运作于透通模式，并在位于第二状态时运作于保存模式。然而，本发明并不限于此。

在保存修复信号RI后，闩锁暂存电路220配置以在重新映射暂存电路210根据扫描链，例如、但不限于通过输入端SE接收自动测试模式产生测试数据(automatic testpattern generation；ATPG)进行扫描测试时，使图1的重新映射电路130存取修复信号RI，据此对存储器电路110重新映射进行修复。

在部分技术中，存储器装置100所位于的电子系统在进行例如、但不限于针对延迟故障进行的扫描测试时，重新映射暂存电路210将因其位于扫描链上，导致暂存的内容被位移至扫描链的其他位移暂存电路，而无法维持修复信号RI。在这样的状况下，存储器电路110将无法依靠修复信号RI完成修复，使扫描测试的读取结果在未修复状态下读取到有缺陷的比特而产生错误。

本发明的存储器装置100可先由存储器测试电路120对存储器电路110进行内建自测试与分析产生修复信号RI，再由重新映射暂存电路210接收修复信号RI后传送至闩锁暂存电路220保存。位于扫描链上的重新映射暂存电路210将可继续进行扫描测试，并由闩锁暂存电路220提供修复信号RI给存储器电路110进行修复。与存储器电路110相关的扫描测试将因此得到正确的测试结果。

请参照图3。图3为根据本发明一实施例示出的一种具有修复信号维持机制的存储器测试方法300的流程图。

除前述装置外，本发明另披露一种具有修复信号维持机制的存储器测试方法300，应用于例如，但不限于图1的存储器测试电路120中。存储器测试方法300的一实施例如图3所示，包括下列步骤：

步骤S310，由修复控制电路150控制存储器内建自修复电路140对具有冗余结构的存储器电路110进行测试，并根据冗余结构进行内建自修复程序。

步骤S320，由修复控制电路150的重新映射暂存电路210在内建自修复程序完成后，通过暂存输入端DR接收从存储器内建自修复电路140产生的修复信号RI进行暂存，其中重新映射暂存电路210设置于扫描链中。

步骤S330，由修复控制电路150中的闩锁暂存电路220从重新映射暂存电路210接收并保存修复信号RI。

步骤S340，在重新映射暂存电路210根据扫描链进行扫描测试时，由闩锁暂存电路220使重新映射电路130存取修复信号RI，据此对存储器电路110重新映射并进行修复。

需注意的是，上述的实施方式仅为一范例。在其他实施例中，本领域中具有普通知识的技术人员可以在不违背本发明的精神下进行更改与变动。

综合上述，本发明中的存储器装置及其具有修复信号维持机制的存储器测试电路与方法可正确地保存修复信号并提供存储器电路进行修复，避免在部分技术中，因修复信号在扫描测试中的遗失造成存储器电路无法修复而得到错误的测试结果。

虽然本发明的实施例如上所述，然而这些实施例并非用来限定本发明，本技术领域中具有普通知识的技术人员可依据本发明中明示或隐含的内容对本发明的技术特征施加变化，这些变化均可能属于本发明所要求的专利保护范围，换句话说，本发明的专利保护范围应当根据本发明权利要求书所界定的为准。

附图标记说明：

100：存储器装置

110：存储器电路

120：存储器测试电路

130：重新映射电路

140：存储器内建自修复电路

150：修复控制电路

200：多工器

210：重新映射暂存电路

220：闩锁暂存电路

230：反相器

300：存储器测试方法

S310～S340：步骤

CLK、SI、SE：输入端

DL：闩锁输入端

DR：暂存输入端

GL：控制端

HR：选择信号

IN1：第一输入端

IN2：第二输入端

MC：模式控制信号

O：输出端

QR：暂存输出端

QL：闩锁输出端

RI：修复信号

Claims (10)

1.一种具有修复信号维持机制的存储器测试电路，包括：

一存储器内建自修复电路；以及

一修复控制电路，配置以控制所述存储器内建自修复电路对具有一冗余结构的一存储器电路进行一内建自修复程序，并包括：

一重新映射暂存电路，设置在一扫描链中，配置以在所述内建自修复程序完成后，接收所述从所述存储器内建自修复电路产生的一修复信号进行暂存；以及

一闩锁暂存电路，电性耦接于所述重新映射暂存电路以及对应于所述存储器电路的一重新映射电路之间，配置以从所述重新映射暂存电路接收并保存所述修复信号，以当所述重新映射暂存电路根据所述扫描链进行一扫描测试时，使所述重新映射电路存取所述修复信号，并根据所述修复信号以及所述冗余结构对所述存储器电路重新映射进行修复。

2.根据权利要求1所述的存储器测试电路，其特征在于，所述修复控制电路还包括一多工器，包括一第一输入端、一第二输入端以及一输出端，所述第一输入端电性耦接于所述存储器内建自修复电路以接收所述修复信号，所述第二输入端以及所述输出端电性耦接于所述重新映射暂存电路，其中所述多工器配置以接收一选择信号，并据此在一接收模式下选择所述第一输入端从所述存储器内建自修复电路接收所述修复信号，并在一闩锁模式下选择所述第二输入端接收所述重新映射暂存电路所暂存的所述修复信号。

3.根据权利要求1所述的存储器测试电路，其特征在于，所述闩锁暂存电路配置以接收一模式控制信号，并据此在所述内建自修复程序完成前以一透通模式运作，并在所述内建自修复程序完成后以一保存模式运作，以从所述重新映射暂存电路接收并保存所述修复信号。

4.一种存储器装置，包括：

一存储器电路，具有一冗余结构；以及

一存储器测试电路，包括：

一存储器内建自修复电路；

一修复控制电路，配置以控制所述存储器内建自修复电路对所述存储器电路进行一内建自修复程序，并包括：

一重新映射暂存电路，设置在一扫描链中，配置以在所述内建自修复程序完成后，接收所述从所述存储器内建自修复电路产生的一修复信号进行暂存；以及

一闩锁暂存电路，电性耦接于所述重新映射暂存电路以及对应于所述存储器电路的一重新映射电路之间，配置以从所述重新映射暂存电路接收并保存所述修复信号，以当所述重新映射暂存电路根据所述扫描链进行一扫描测试时，使所述重新映射电路存取所述修复信号，并根据所述修复信号以及所述冗余结构对所述存储器电路重新映射进行修复。

5.根据权利要求4所述的存储器装置，其特征在于，所述存储器电路的所述冗余结构为至少一冗余列、至少一冗余行或至少一冗余输入输出端口。

6.根据权利要求4所述的存储器装置，其特征在于，所述修复控制电路还包括一多工器，包括一第一输入端、一第二输入端以及一输出端，所述第一输入端电性耦接于所述存储器内建自修复电路以接收所述修复信号，所述第二输入端以及所述输出端电性耦接于所述重新映射暂存电路，其中所述多工器配置以接收一选择信号，并据此在一接收模式下选择所述第一输入端从所述存储器内建自修复电路接收所述修复信号，并在一闩锁模式下选择所述第二输入端接收所述重新映射暂存电路所暂存的所述修复信号。

7.根据权利要求4所述的存储器装置，其特征在于，所述闩锁暂存电路配置以接收一模式控制信号，并据此在所述内建自修复程序完成前以一透通模式运作，并在所述内建自修复程序完成后以一保存模式运作，以从所述重新映射暂存电路接收并保存所述修复信号。

8.一种具有修复信号维持机制的存储器测试方法，包括：

由一修复控制电路控制一存储器内建自修复电路对具有一冗余结构的一存储器电路进行一内建自修复程序；

由所述修复控制电路的一重新映射暂存电路在所述内建自修复程序完成后，接收所述从所述存储器内建自修复电路产生的一修复信号进行暂存，其中所述重新映射暂存电路设置在一扫描链中；

由所述修复控制电路中的一闩锁暂存电路从所述重新映射暂存电路接收并保存所述修复信号，其中所述闩锁暂存电路电性耦接于所述重新映射暂存电路以及所述重新映射电路之间；以及

由所述闩锁暂存电路在所述重新映射暂存电路根据所述扫描链进行一扫描测试时，使对应所述存储器电路的一重新映射电路存取所述修复信号，根据所述修复信号以及所述冗余结构对所述存储器电路重新映射进行修复。

9.根据权利要求8所述的存储器测试方法，其特征在于，所述修复控制电路还包括一多工器，包括一第一输入端、一第二输入端以及一输出端，所述第一输入端电性耦接于所述存储器内建自修复电路以接收所述修复信号，所述第二输入端以及所述输出端电性耦接于所述重新映射暂存电路，所述存储器测试方法还包括：

由所述多工器接收一选择信号，并据此在一接收模式下选择所述第一输入端从所述存储器内建自修复电路接收所述修复信号，并在一闩锁模式下选择所述第二输入端接收所述重新映射暂存电路所暂存的所述修复信号。

10.根据权利要求8所述的存储器测试方法，其特征在于，还包括：

由所述闩锁暂存电路配置以接收一模式控制信号，并据此在所述内建自修复程序完成前以一透通模式运作，并在所述内建自修复程序完成后以一保存模式运作，以从所述重新映射暂存电路接收并保存所述修复信号。

Images