TWI763570B - 記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法 - Google Patents

記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法 Download PDF

Info

Publication number
TWI763570B
TWI763570B TW110127774A TW110127774A TWI763570B TW I763570 B TWI763570 B TW I763570B TW 110127774 A TW110127774 A TW 110127774A TW 110127774 A TW110127774 A TW 110127774A TW I763570 B TWI763570 B TW I763570B
Authority
TW
Taiwan
Prior art keywords
circuit
memory
repair
remapping
self
Prior art date
Application number
TW110127774A
Other languages
English (en)
Other versions
TW202305816A (zh
Inventor
林盛霖
林士傑
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110127774A priority Critical patent/TWI763570B/zh
Priority to US17/718,356 priority patent/US11935611B2/en
Application granted granted Critical
Publication of TWI763570B publication Critical patent/TWI763570B/zh
Publication of TW202305816A publication Critical patent/TW202305816A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C2029/3202—Scan chain

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種具有修復資訊維持機制的記憶體測試電路。修復控制電路控制記憶體內建自我修復電路對記憶體電路進行內建自我修復程序，並包含：重新映射暫存電路及栓鎖暫存電路。重新映射暫存電路在內建自我修復程序完成後，接收自記憶體內建自我修復電路產生之修復資訊進行暫存。栓鎖暫存電路電性耦接於重新映射暫存電路及對應記憶體電路之重新映射電路之間，自重新映射暫存電路接收並保存修復資訊，以在重新映射暫存電路根據掃描鏈進行掃瞄測試時，使重新映射電路存取修復資訊，根據修復資訊以及冗餘結構對記憶體電路重新映射進行修復。

Description

記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法
本發明是關於記憶體測試技術，尤其是關於一種記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法。
在電路晶片出廠前，會進行多種測試，以確保晶片的運作正常。舉例而言，透過掃描鏈進行的掃描測試可先行排除邏輯電路具有例如固定型故障（stuck-at fault）與延遲故障（delay fault）的缺陷的晶片。記憶體內建自我測試（memory built-in self-test）電路的設置可用以排除記憶體有缺陷的晶片。而採用自動測試型樣產生測試資料透過掃描鏈對記憶體進行多個週期的讀寫，則可測試到功能暫存器與記憶體之間路徑上的延遲故障。
然而，在掃描測試中，所有位於掃描鏈上的位移暫存器的資料將會因位移而遺失。如部分暫存器上具有用以修復記憶體的資料，將使記憶體無法正確修復，進而使測試的結果產生錯誤。
鑑於先前技術的問題，本發明之一目的在於提供一種記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法，以改善先前技術。
本發明包含一種具有修復資訊維持機制的記憶體測試電路，包含：記憶體內建自我修復（memory built-in self repair；MBISR）電路以及修復控制電路。修復控制電路配置以控制記憶體內建自我修復電路對具有冗餘結構之記憶體電路進行內建自我修復程序，並包含：重新映射暫存電路以及栓鎖暫存電路。重新映射暫存電路設置於掃描鏈中，配置以在內建自我修復程序完成後，接收自記憶體內建自我修復電路產生之修復資訊進行暫存。栓鎖暫存電路電性耦接於重新映射暫存電路以及對應記憶體電路之重新映射電路之間，配置以自重新映射暫存電路接收並保存修復資訊，以在重新映射暫存電路根據掃描鏈進行掃瞄測試時，使重新映射電路存取修復資訊，根據修復資訊以及冗餘結構對記憶體電路重新映射進行修復。
本發明更包含一種記憶體裝置，包含：記憶體電路以及記憶體測試電路。記憶體電路具有冗餘結構。記憶體測試電路包含：記憶體內建自我修復電路以及修復控制電路。修復控制電路配置以控制記憶體內建自我修復電路對記憶體電路進行內建自我修復程序，並包含：重新映射暫存電路以及栓鎖暫存電路。重新映射暫存電路設置於掃描鏈中，配置以在內建自我修復程序完成後，接收自記憶體內建自我修復電路產生之修復資訊進行暫存。栓鎖暫存電路電性耦接於重新映射暫存電路以及對應記憶體電路之重新映射電路之間，配置以自重新映射暫存電路接收並保存修復資訊，以在重新映射暫存電路根據掃描鏈進行掃瞄測試時，使重新映射電路存取修復資訊，根據修復資訊以及冗餘結構對記憶體電路重新映射進行修復。
本發明還包含一種具有修復資訊維持機制的記憶體測試方法，包含：由修復控制電路控制記憶體內建自我修復電路對具有冗餘結構之記憶體電路進行內建自我修復程序；由修復控制電路之重新映射暫存電路在內建自我修復程序完成後，接收自記憶體內建自我修復電路產生之修復資訊進行暫存，其中重新映射暫存電路設置於掃描鏈中；由修復控制電路中之栓鎖暫存電路自重新映射暫存電路接收並保存修復資訊，其中栓鎖暫存電路電性耦接於重新映射暫存電路以及重新映射電路之間；以及由栓鎖暫存電路在重新映射暫存電路根據掃描鏈進行掃瞄測試時，使對應記憶體電路之重新映射電路存取修復資訊，根據修復資訊以及冗餘結構對記憶體電路重新映射進行修復。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本發明之一目的在於提供一種記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法，以正確的保存修復資訊並提供記憶體電路進行修復，避免在部分技術中，修復資訊在掃描測試中的遺失造成記憶體電路無法修復而得到錯誤的測試結果。
請參照圖1。圖1顯示本發明之一實施例中，一種記憶體裝置100的方塊圖。記憶體裝置100包含：記憶體電路110以及記憶體測試電路120。
於一實施例中，記憶體電路110為具有冗餘結構。於不同實施例中，此冗餘結構可為至少一冗餘行、至少一冗餘列或至少一冗餘輸入輸出端口。
舉例而言，記憶體電路110可為具有8192×64個記憶體單元的靜態隨機存取記憶體（static random access memory；SRAM），並具有一個冗餘輸入輸出端口的結構。因此，記憶體電路110實際上具有8192×65個記憶體單元。須注意的是，上述的結構與數值僅為一範例，本發明並不為此所限。
記憶體測試電路120配置以對記憶體電路110進行內建自我測試與分析，以饋入測試資料並讀取測試結果，據以產生修復資訊RI。於一實施例中，記憶體裝置100對應記憶體電路110設置有重新映射電路130，配置以接收修復資訊RI對記憶體電路110進行重新映射，以對記憶體電路110進行修復。更詳細地說，重新映射電路130可根據修復資訊RI決定記憶體電路110的特定位置的位元具有缺陷而需要被冗餘結構中的位元所置換。
須注意的是，在圖1中，重新映射電路130是繪示為獨立於記憶體電路110外的形式。在實作中，重新映射電路130可設置於記憶體電路110中而為記憶體電路110的一部分。
因此，當記憶體電路110的資料由於具有缺陷的位元而產生錯誤時，可根據修復資訊RI以及冗餘結構達到資料修復的機制。
記憶體測試電路120包含：記憶體內建自我修復電路140以及修復控制電路150。
記憶體內建自我修復電路140包含例如，但不限於內建自我測試電路以及內建自我分析電路（未繪示）。修復控制電路150配置以控制記憶體內建自我修復電路140，對記憶體電路110饋入測試資料，進行包含內建自我測試與分析的內建自我修復程序。
請同時參照圖2。圖2顯示本發明一實施例中，修復控制電路150所包含的部分元件的電路圖。
於一實施例中，修復控制電路150包含多工器200、重新映射暫存電路210以及栓鎖暫存電路220。
多工器200包含第一輸入端IN1、第二輸入端IN2以及輸出端O。第一輸入端IN1電性耦接於圖1中的記憶體內建自我修復電路140，第二輸入端IN2以及輸出端O電性耦接於重新映射暫存電路210。
於一實施例中，多工器200配置以接收選擇訊號HR，並據以切換選擇的輸入端。其中，選擇訊號HR可由例如，但不限於記憶體內建自我修復電路140中包含的控制電路（未繪示）根據重新映射暫存電路210所需執行的模式而產生。舉例而言，在選擇訊號HR為第一狀態時，多工器200運作於接收模式，選擇第一輸入端IN1做為輸入端接收記憶體內建自我修復電路140所傳送的資訊。在選擇訊號HR為第二狀態時，多工器200運作於栓鎖模式，選擇第二輸入端IN2做為輸入端接收重新映射暫存電路210所暫存的資訊，以使重新映射暫存電路210暫存的資訊藉由重新映射暫存電路210與多工器200形成的迴路而保持住。
重新映射暫存電路210配置以在內建自我修復程序完成後，透過接收記憶體內建自我修復電路140產生之修復資訊RI進行暫存。
更詳細的說，在內建自我修復程序完成後，多工器200將根據為第一狀態的選擇訊號HR運作於接收模式，選擇第一輸入端IN1做為輸入端，接收記憶體內建自我修復電路140產生之修復資訊RI並透過輸出端O傳送至重新映射暫存電路210進行暫存。
於一實施例中，重新映射暫存電路210包含暫存輸入端DR以及暫存輸出端QR。暫存輸入端DR電性耦接於多工器200的輸出端O以接收修復資訊RI。暫存輸出端QR則同時電性耦接於多工器200的第二輸入端IN2以及栓鎖暫存電路220以將修復資訊RI輸出。須注意的是，重新映射暫存電路210實際上可包含更多端口，例如接收時脈訊號、串列輸入以及掃描測試的輸入端CLK、SI、SE等，以接收對應的訊號並執行對應的功能。
除了設置於修復控制電路150中，重新映射暫存電路210亦位於與記憶體裝置100相關的電子系統中的掃描鏈（scan chain，未繪示）上，其中掃描鏈包含多個相串聯的位移暫存器。在電子系統對記憶體電路110進行讀寫而執行掃描測試時，重新映射暫存電路210可以與掃描鏈上的其他位移暫存電路一起運作使饋入掃描鏈的測試資料位移，達到掃描測試的目的。
栓鎖暫存電路220電性耦接於重新映射暫存電路210之暫存輸出端QR以及圖1的重新映射電路130之間，配置以自重新映射暫存電路210接收並保存該修復資訊RI，以在重新映射暫存電路210根據掃描鏈進行掃瞄測試時，使重新映射電路130存取修復資訊RI，根據修復資訊RI以及冗餘結構對記憶體電路110重新映射進行修復。
於一實施例中，栓鎖暫存電路220包含栓鎖輸入端DL、栓鎖輸出端QL以及控制端GL。其中，栓鎖輸入端DL電性耦接於重新映射暫存電路210之暫存輸出端QR，栓鎖輸出端QL電性耦接於圖1的重新映射電路130，控制端GL則配置以接收模式控制訊號MC。其中，模式控制訊號MC可為一種與前述的掃描測試有關的訊號，記憶體測試電路120主要是操作在非掃描測試模式下，而在記憶體測試電路120獲得修復資訊後RI，記憶體測試電路120才會切換到掃描測試模式。一般而言，掃描測試及記憶體測試可為獨立測試，故模式控制訊號MC的控制可由例如但不限於記憶體測試電路120外的暫存器（register）或接點（pad）傳輸而來，用以控制重新映射暫存電路210所需執行的模式。
於一實施例中，根據模式控制訊號MC，栓鎖暫存電路220配置以在內建自我修復程序完成前運作於透通模式，而成為旁路（bypass）的狀態。並且，栓鎖暫存電路220配置以在內建自我修復程序完成後運作於保存模式，以自重新映射暫存電路210接收並保存修復資訊RI。
於一實施例中，栓鎖暫存電路220是透過反相器230接收模式控制訊號MC，以在模式控制訊號MC位於第一狀態時運作於透通模式，並在位於第二狀態時運作於保存模式。然而，本發明並不限於此。
在保存修復資訊RI後，栓鎖暫存電路220配置以在重新映射暫存電路210根據掃描鏈，例如但不限於透過輸入端SE接收自動測試型樣產生測試資料（automatic test pattern generation；ATPG）進行掃描測試時，使圖1的重新映射電路130存取修復資訊RI據以對記憶體電路110重新映射進行修復。
在部份技術中，記憶體裝置100所位於的電子系統在進行例如，但不限於針對延遲故障進行的掃描測試時，重新映射暫存電路210將由於位在掃描鏈上，使暫存的內容被位移至掃描鏈的其他位移暫存電路，而無法維持修復資訊RI。在這樣的狀況下，記憶體電路110將無法依靠修復資訊RI完成修復，進而使掃描測試的讀取結果在未修復狀態下讀取到有缺陷的位元產生錯誤。
本發明的記憶體裝置100可先由記憶體測試電路120對記憶體電路110進行內建自我測試與分析產生修復資訊RI，再由重新映射暫存電路210接收修復資訊RI後傳送至栓鎖暫存電路220保存。位於掃描鏈上的重新映射暫存電路210將可繼續進行掃描測試，並由栓鎖暫存電路220提供修復資訊RI給記憶體電路110進行修復。相關於記憶體電路110的掃描測試將因此得到正確的測試結果。
請參照圖3。圖3顯示本發明一實施例中，一種具有修復資訊維持機制的記憶體測試方法300的流程圖。
除前述裝置外，本發明另揭露一種具有修復資訊維持機制的記憶體測試方法300，應用於例如，但不限於圖1的記憶體測試電路120中。記憶體測試方法300之一實施例如圖3所示，包含下列步驟：
於步驟S310，由修復控制電路150控制記憶體內建自我修復電路140對具有冗餘結構之記憶體電路110進行測試，並根據冗餘結構進行內建自我修復程序。
於步驟S320，由修復控制電路150之重新映射暫存電路210在內建自我修復程序完成後，透過暫存輸入端DR接收自記憶體內建自我修復電路140產生之修復資訊RI進行暫存，其中重新映射暫存電路210設置於掃描鏈中。
於步驟S330，由修復控制電路150中之栓鎖暫存電路220自重新映射暫存電路210接收並保存修復資訊RI。
於步驟S340，由栓鎖暫存電路220在重新映射暫存電路210根據掃描鏈進行掃瞄測試時，使重新映射電路130存取修復資訊RI據以對記憶體電路110重新映射進行修復。
需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。
綜合上述，本發明中的記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法可正確的保存修復資訊並提供記憶體電路進行修復，避免在部分技術中，修復資訊在掃描測試中的遺失造成記憶體電路無法修復而得到錯誤的測試結果。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:記憶體裝置
110:記憶體電路
120:記憶體測試電路
130:重新映射電路
140:記憶體內建自我修復電路
150:修復控制電路
200:多工器
210:重新映射暫存電路
220:栓鎖暫存電路
230:反相器
300:記憶體測試方法
S310~S340:步驟
CLK、SI、SE:輸入端
DL:栓鎖輸入端
DR:暫存輸入端
GL:控制端
HR:選擇訊號
IN1:第一輸入端
IN2:第二輸入端
MC:模式控制訊號
O:輸出端
QR:暫存輸出端
QL:栓鎖輸出端
RI:修復資訊
［圖1］分別顯示本發明之一實施例中，一種記憶體裝置的方塊圖； ［圖2］顯示本發明一實施例中，修復控制電路所包含的部分元件的電路圖；以及 ［圖3］顯示本發明一實施例中，一種具有修復資訊維持機制的記憶體測試方法的流程圖。
150:修復控制電路
200:多工器
210:重新映射暫存電路
220:栓鎖暫存電路
230:反相器
CLK、SI、SE:輸入端
DL:栓鎖輸入端
DR:暫存輸入端
GL:控制端
HR:選擇訊號
IN1:第一輸入端
IN2:第二輸入端
MC:模式控制訊號
O:輸出端
QR:暫存輸出端
QL:栓鎖輸出端
RI:修復資訊

Claims (10)

  1. 一種具有修復資訊維持機制的記憶體測試電路，包含：一記憶體內建自我修復(memory built-in self repair；MBISR)電路；以及一修復控制電路，配置以控制該記憶體內建自我修復電路對具有一冗餘結構之一記憶體電路進行一內建自我修復程序，並包含：一重新映射暫存電路，設置於一掃描鏈中，配置以在該內建自我修復程序完成後，接收自該記憶體內建自我修復電路產生之一修復資訊進行暫存；以及一栓鎖暫存電路，電性耦接於該重新映射暫存電路以及對應該記憶體電路之一重新映射電路之間，配置以自該重新映射暫存電路接收並保存該修復資訊，以在該重新映射暫存電路根據該掃描鏈進行一掃瞄測試時，使該重新映射電路存取該修復資訊，根據該修復資訊以及該冗餘結構對該記憶體電路重新映射進行修復。
  2. 如請求項1所述之記憶體測試電路，該修復控制電路更包含一多工器，包含一第一輸入端、一第二輸入端以及一輸出端，該第一輸入端電性耦接於該記憶體內建自我修復電路以接收該修復資訊，該第二輸入端以及該輸出端電性耦接於該重新映射暫存電路，其中該多工器配置以接收一選擇訊號，並據以於一接收模式選擇該第一輸入端自該記憶體內建自我修復電路接收該修復資訊，並於一栓鎖模式選擇該第二輸入端接收該重新映射暫存電路所暫存的該修復資訊。
  3. 如請求項1所述之記憶體測試電路，其中該栓鎖暫存電路配置以接收一模式控制訊號，並據以在該內建自我修復程序完成前運作於一透通模式，並在該內建自我修復程序完成後運作於一保存模式以自該重新映射暫存電路接收並保存該修復資訊。
  4. 一種記憶體裝置，包含：一記憶體電路，具有一冗餘結構；以及一記憶體測試電路，包含：一記憶體內建自我修復電路；以及一修復控制電路，配置以控制該記憶體內建自我修復電路對該記憶體電路進行一內建自我修復程序，並包含：一重新映射暫存電路，設置於一掃描鏈中，配置以在該內建自我修復程序完成後，接收自該記憶體內建自我修復電路產生之一修復資訊進行暫存；以及一栓鎖暫存電路，電性耦接於該重新映射暫存電路以及對應該記憶體電路之一重新映射電路之間，配置以自該重新映射暫存電路接收並保存該修復資訊，以在該重新映射暫存電路根據該掃描鏈進行一掃瞄測試時，使該重新映射電路存取該修復資訊，根據該修復資訊以及該冗餘結構對該記憶體電路重新映射進行修復。
  5. 如請求項4所述之記憶體裝置，其中該記憶體電路的該冗餘結構為至少一冗餘列、至少一冗餘行或至少一冗餘輸入輸出端口。
  6. 如請求項4所述之記憶體裝置，該修復控制電路更包含一多工器，包含一第一輸入端、一第二輸入端以及一輸出端，該第一輸入端電性耦接於該記憶體內建自我修復電路以接收該修復資訊，該第二輸入端以及該輸出端電性耦接於該重新映射暫存電路，其中該多工器配置以接收一選擇訊號，並據以於一接收模式選擇該第一輸入端自該記憶體內建自我修復電路接收該修復資訊，並於一栓鎖模式選擇該第二輸入端接收該重新映射暫存電路所暫存的該修復資訊。
  7. 如請求項4所述之記憶體裝置，其中該栓鎖暫存電路配置以接收一模式控制訊號，並據以在該內建自我修復程序完成前運作於一透通模式，並在該內建自我修復程序完成後運作於一保存模式以自該重新映射暫存電路接收並保存該修復資訊。
  8. 一種具有修復資訊維持機制的記憶體測試方法，包含：由一修復控制電路控制一記憶體內建自我修復電路對具有一冗餘結構之一記憶體電路進行一內建自我修復程序；由該修復控制電路之一重新映射暫存電路在該內建自我修復程序完成後，接收自該記憶體內建自我修復電路產生之一修復資訊進行暫存，其中該重新映射暫存電路設置於一掃描鏈中；由該修復控制電路中之一栓鎖暫存電路自該重新映射暫存電路接收並保存該修復資訊，其中該栓鎖暫存電路電性耦接於該重新映射暫存電路以及一重新映射電路之間；以及 由該栓鎖暫存電路在該重新映射暫存電路根據該掃描鏈進行一掃瞄測試時，使對應該記憶體電路之該重新映射電路存取該修復資訊，根據該修復資訊以及該冗餘結構對該記憶體電路重新映射進行修復。
  9. 如請求項8所述之記憶體測試方法，該修復控制電路更包含一多工器，包含一第一輸入端、一第二輸入端以及一輸出端，該第一輸入端電性耦接於該記憶體內建自我修復電路以接收該修復資訊，該第二輸入端以及該輸出端電性耦接於該重新映射暫存電路，該記憶體測試方法更包含：由該多工器接收一選擇訊號，並據以於一接收模式選擇該第一輸入端自該記憶體內建自我修復電路接收該修復資訊，並於一栓鎖模式選擇該第二輸入端接收該重新映射暫存電路所暫存的該修復資訊。
  10. 如請求項8所述之記憶體測試方法，更包含：由該栓鎖暫存電路配置以接收一模式控制訊號，並據以在該內建自我修復程序完成前運作於一透通模式，並在該內建自我修復程序完成後運作於一保存模式以自該重新映射暫存電路接收並保存該修復資訊。
TW110127774A 2021-07-28 2021-07-28 記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法 TWI763570B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110127774A TWI763570B (zh) 2021-07-28 2021-07-28 記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法
US17/718,356 US11935611B2 (en) 2021-07-28 2022-04-12 Memory device, memory test circuit and memory test method thereof having repair information maintaining mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110127774A TWI763570B (zh) 2021-07-28 2021-07-28 記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法

Publications (2)

Publication Number Publication Date
TWI763570B true TWI763570B (zh) 2022-05-01
TW202305816A TW202305816A (zh) 2023-02-01

Family

ID=82594008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127774A TWI763570B (zh) 2021-07-28 2021-07-28 記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法

Country Status (2)

Country Link
US (1) US11935611B2 (zh)
TW (1) TWI763570B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574590B1 (en) * 1998-03-18 2003-06-03 Lsi Logic Corporation Microprocessor development systems
US6928598B1 (en) * 2001-06-13 2005-08-09 Lsi Logic Corporation Scan method for built-in-self-repair (BISR)
US7200786B2 (en) * 2003-04-15 2007-04-03 Wu-Tung Cheng Built-in self-analyzer for embedded memory
US7707466B2 (en) * 2007-02-23 2010-04-27 Freescale Semiconductor, Inc. Shared latch for memory test/repair and functional operations
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
US20200273532A1 (en) * 2019-02-21 2020-08-27 Realtek Semiconductor Corporation Test system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7519875B2 (en) * 2004-08-20 2009-04-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for enabling a user to determine whether a defective location in a memory device has been remapped to a redundant memory portion

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574590B1 (en) * 1998-03-18 2003-06-03 Lsi Logic Corporation Microprocessor development systems
US6928598B1 (en) * 2001-06-13 2005-08-09 Lsi Logic Corporation Scan method for built-in-self-repair (BISR)
US7200786B2 (en) * 2003-04-15 2007-04-03 Wu-Tung Cheng Built-in self-analyzer for embedded memory
US7707466B2 (en) * 2007-02-23 2010-04-27 Freescale Semiconductor, Inc. Shared latch for memory test/repair and functional operations
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
US20200273532A1 (en) * 2019-02-21 2020-08-27 Realtek Semiconductor Corporation Test system

Also Published As

Publication number Publication date
TW202305816A (zh) 2023-02-01
US11935611B2 (en) 2024-03-19
US20230031828A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
KR100559022B1 (ko) 테스트 및 리페어를 위한 방법 및 회로
KR100314362B1 (ko) 반도체메모리
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
JPH0645451A (ja) 半導体記憶装置
JPH05205497A (ja) アレイビルトインセルフテスト（ａｂｉｓｔ）システム、半導体チップのビルトインセルフテストシステム、及びメモリアレイのテスト方法
JP2006338854A (ja) テスト制御回路を有する半導体メモリ装置
US20020108073A1 (en) System for and method of operating a programmable column fail counter for redundancy allocation
US7526688B2 (en) Parallel bit testing device and method
US6934205B1 (en) Bist for parallel testing of on chip memory
US20130051158A1 (en) Integrated circuit, testing apparatus for integrated circuit, and method of testing integrated circuit
JP4322827B2 (ja) 半導体チップ
US7013414B2 (en) Test method and test system for semiconductor device
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
TWI763570B (zh) 記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法
JP4215723B2 (ja) 集積回路
Ghale et al. Design and implementation of memory BIST for hybrid cache architecture
JP2008082976A (ja) Ｆｂｍ生成装置、ｆｂｍ生成方法
US6300769B1 (en) Fast comparator suitable for BIST and BISR applications
KR20020068768A (ko) 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치
CN110827878B (zh) 存储器装置
CN115705907A (zh) 存储器装置及其具有修复信号维持机制的存储器测试电路与方法
KR100506531B1 (ko) 반도체 메모리 장치의 병렬 비트 테스트 방법 및 그테스트 회로
JP2930037B2 (ja) 半導体メモリ及びそのテスト方法
JPH0628896A (ja) Ｂｉｓｔによるメモリのテスト方法
JP6749965B2 (ja) メモリデバイス