KR101187642B1 - 집적 회로의 모니터링 장치 - Google Patents

집적 회로의 모니터링 장치 Download PDF

Info

Publication number
KR101187642B1
KR101187642B1 KR1020110041554A KR20110041554A KR101187642B1 KR 101187642 B1 KR101187642 B1 KR 101187642B1 KR 1020110041554 A KR1020110041554 A KR 1020110041554A KR 20110041554 A KR20110041554 A KR 20110041554A KR 101187642 B1 KR101187642 B1 KR 101187642B1
Authority
KR
South Korea
Prior art keywords
mode
signal
error
pad
error detection
Prior art date
Application number
KR1020110041554A
Other languages
English (en)
Inventor
구기봉
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110041554A priority Critical patent/KR101187642B1/ko
Priority to US13/232,241 priority patent/US9104571B2/en
Priority to CN201110349715.4A priority patent/CN102768860B/zh
Application granted granted Critical
Publication of KR101187642B1 publication Critical patent/KR101187642B1/ko
Priority to US14/792,167 priority patent/US9448866B2/en
Priority to US14/792,203 priority patent/US9401224B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0784—Routing of error reports, e.g. with a specific transmission path or data flow
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

본 발명은 집적 회로의 내부 회로가 정상 동작하는 지를 실시간으로 확인할 수 있는 집적 회로의 모니터링 장치를 제공하기 위한 것으로, 데이터 송수신 동작 중에 변할 수 있는 내부 회로의 정보를 실시간으로 모니터링 할 수 있도록 한다. 또한, 본 발명은 모니터링 결과에 따라 외부로부터 경보 패드로 경보 신호를 강제로 입력할 수 있게 함으로써 오동작을 빨리 검출할 수 있다는 장점을 가지는 집적회로의 모니터링 장치를 제공한다.

Description

집적 회로의 모니터링 장치 {MONITORING DEVICE OF INTEGRATED CIRCUIT}
본 발명은 집적 회로에 관한 것으로, 보다 상세하게는 집적 회로의 내부 회로가 정상 동작하는 지를 실시간으로 확인할 수 있는 집적 회로의 모니터링 장치에 관한 내용이다.
집적 회로는 고집적, 고성능 및 저 전력화를 추구하고 있다. 집적 회로가 고집적화됨에 따라 칩 내에 구성되는 각 트랜지스터 등의 소자의 크기는 점점 작아지고 있다. 이에 따라, 작아진 트랜지스터 등의 소자특성에 대해 안정성 및 고 신뢰성을 보장하기 위한 방법들이 개발되고 있다.
이러한 신뢰성 보장을 위한 방법 중 하나가 내부 회로의 전압 혹은 온도를 모니터링하는 것이다. 일반적으로, 모니터링을 위한 방법으로 집적 회로 내에 별도의 테스트용 패드를 추가로 두고 이를 이용해 필요한 정보를 모니터링하는 방법이 사용되었다. 하지만, 이러한 방법은 테스트용 패드를 별도로 구비함에 따라 칩 사이즈가 증가한다는 문제점이 발생하였다.
이를 해결하기 위한 또 다른 방법으로 제시된 모니터링 방법으로 특정 모드, 예를 들어, 테스트 모드에서 데이터 (DQ) 패드를 이용하여 원하는 정보를 얻는 방법이 제안되었다. 하지만, 이러한 방법은 집적 회로의 동작 중, 예를 들어 데이터 송수신 중에 실시간으로 내부 신호를 모니터 하는 것이 아니라 특별한 동작 모드에서만 모니터링이 가능하다는 한계가 있다. 또한, 오동작하는 경우나 동작 마진 평가를 위해 외부에서 내부 회로로 신호를 인가하여 내부 동작 및 특성을 변경하는 것이 어렵다는 한계가 있었다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 집적 회로의 데이터 송수신 중에 실시간으로 내부 회로가 정상 동작하는 지를 확인할 수 있는 집적 회로의 모니터링 장치를 제공하는데 그 목적이 있다.
또한, 본 발명의 목적은 오동작하는 경우나 동작 마진 평가를 위한 경우 내부에서 강제로 신호를 인가하여 내부 동작 및 특성을 변경할 수 있는 집적 회로의 모니터링 장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 메모리 셀과 데이터를 송수신하는 다수의 데이터 입출력 패드; 데이터 송수신 중에 데이터 에러 정보를 출력하기 위한 경보 패드; 제 1 모드 시에 상기 데이터 에러 정보를 상기 경보 패드로 출력하고, 제 2 모드 시에 모니터링 정보를 상기 경보 패드로 출력하는 모니터링 장치를 포함하는 반도체 메모리 장치가 제공된다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 메모리 셀과 데이터를 송수신하는 다수의 데이터 입출력 패드; 데이터 송수신 중에 데이터 에러 정보를 출력하기 위한 경보 패드; 제 1 모드 시에 상기 데이터 에러 정보를 상기 경보 패드로 출력하고, 제 2 모드 시에 상기 경보 패드로부터 입력되는 경보 신호를 내부 회로로 전달하는 모니터링 장치를 포함하는 반도체 메모리 장치가 제공된다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 제 1 및 제 2 모드 정보를 포함하는 인에이블 신호에 응답하여, 데이터 에러 정보를 포함하는 제 1 에러 검출 신호와 모니터링 정보를 포함하는 제 2 에러 검출 신호 중 하나를 선택하여 에러 신호로 출력하는 에러 검출 신호 선택부; 상기 에러 신호에 응답하여 패드를 구동하는 출력 드라이버; 제 3 모드 시, 외부에서 상기 패드로 입력되는 경보 신호를 수신하여 내부 경보 신호로 구동하는 입력 드라이버; 및 상기 제 3 모드가 아닌 경우는 상기 모니터링 정보를 검출하여 상기 제 2 에러 검출 신호를 출력하고, 상기 제 3 모드 시에는 상기 내부 경보 신호를 상기 제 2 에러 검출 신호로 출력하여 내부 회로로 전달하는 테스트 모드 제어부를 포함하는 집적 회로의 모니터링 장치가 제공된다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 제 1 및 제 2 모드 정보를 포함하는 인에이블 신호에 응답하여, 데이터 에러 정보를 포함하는 제 1 에러 검출 신호와 모니터링 정보를 포함하는 제 2 에러 검출 신호 중 하나를 선택하여 에러 신호로 출력하는 단계; 상기 에러 신호에 응답하여 패드를 구동하는 단계; 제 3 모드 시, 외부에서 상기 패드로 입력되는 경보 신호를 수신하여 내부 경보 신호로 구동하는 단계; 및 상기 제 3 모드가 아닌 경우는 상기 모니터링 정보를 검출하여 상기 제 2 에러 검출 신호를 출력하고, 상기 제 3 모드 시에는 상기 내부 경보 신호를 상기 제 2 에러 검출 신호로 출력하여 내부 회로로 전달하는 단계를 포함하는 집적 회로의 모니터링 방법이 제공된다.
전술한 본 발명은 집적 회로의 데이터 송수신 중에 실시간으로 내부 회로가 정상 동작하는 지를 확인하고, 오동작하는 경우나 동작 마진 평가를 위한 경우 외부에서 강제로 신호를 인가하여 내부 동작 및 특성을 변경할 수 있는 효과가 있다.
또한, 본 발명에 따른 모니터링 장치에 의하면, 내부 회로의 모니터링을 위한 테스트용 패드를 따로 구비하지 않고도 실시간으로 원하는 정보의 모니터링이 가능하게 되어 칩 사이즈를 줄여 설계 면적 비용 부담을 감소시킬 수 있는 효과가 있다.
도 1 은 본 발명의 일실시예에 따른 집적 회로의 모니터링 장치(100)를 도시한 블록도이다.
도 2 는 도 1 의 모니터링 장치의 에러 검출부(110)를 도시한 회로도이다.
도 3 은 도 1 의 모니터링 장치의 모드 감지부(120)를 도시한 회로도이다.
도 4 는 도 1 의 모니터링 장치의 에러 검출 신호 선택부(130)를 도시한 회로도이다.
도 5 는 도 1 의 모니터링 장치의 테스트 모드 제어부(140)를 도시한 회로도이다.
도 6 은 도 1 의 모니터링 장치의 출력 드라이버(150)를 도시한 회로도이다.
도 7 은 도 1 의 모니터링 장치의 입력 드라이버(160)를 도시한 회로도이다.
도 8 은 본 발명의 또 다른 일실시예에 따른 반도체 메모리 장치를 도시한 블록도이다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1 은 본 발명의 일실시예에 따른 집적 회로의 모니터링 장치(100)를 도시한 블록도이다.
도면을 참조하면, 본 발명의 일실시예에 따른 집적 회로는 경보 패드 ALERT PAD, 모니터링 장치(100), 테스트 모드 신호 생성부(200) 및 MRS (Mode Register Set) 디코더(300)를 구비한다.
상기 모니터링 장치(100)는 CRC 혹은 패러티 모드 시에 CRC 혹은 패러티 정보를 상기 경보 패드 ALERT PAD로 출력한다. 또한, 본 발명의 일실시예에 따른 상기 모니터링 장치(100)는 제 1 테스트 모드 시에는 온도 정보를 상기 경보 패드 ALERT PAD로 출력하고, 제 2 테스트 모드 시에는 상기 경보 패드 ALERT PAD로부터 입력되는 경보 신호 ALERT를 내부 회로로 전달한다. 즉, 본 발명에 따른 모니터링 장치(100)는 CRC 혹은 패러티 에러 검출 기능에 추가적으로 온도 에러 검출 기능 및 외부로부터 경보 신호를 강제로 입력하는 기능도 구비한다.
상기 테스트 모드 신호 생성부(200)는 입력되는 클럭 CLK, 명령어 CMD, 어드레스 ADDR<0:N>를 디코딩하여 제 1 테스트 모드 신호 TM1 및 제 2 테스트 모드 신호 TM2를 생성한다. 상기 제 1 테스트 모드 신호 TM1는 집적 회로의 동작에 필요한 환경 정보, 예를 들어 온도 정보를 상기 경보 패드 ALERT PAD로 출력하는 제 1 테스트 모드 시에 로직 '하이' 레벨로 활성화되는 신호이고, 상기 제 2 테스트 모드 신호 TM2는 상기 경보 패드 ALERT PAD로부터 입력되는 경보 신호 ALERT를 내부 회로로 전달하는 제 2 테스트 모드 시에 로직 '하이' 레벨로 활성화되는 신호이다.
상기 MRS 디코더(300)는 CRC 모드 및 패러티 모드에 대한 정보를 저장하고, 입력되는 클럭 CLK, 명령어 CMD, 어드레스 ADDR<0:N>에 따라 CRC 인에이블 신호 CRC_EN와 패러티 인에이블 신호 PARITY_EN를 출력한다. 상기 CRC 인에이블 신호 CRC_EN는 CRC 모드 시에 로직 '하이' 레벨로 활성화되는 신호이고, 패러티 인에이블 신호 PARITY_EN는 패러티 모드 시에 로직 '하이' 레벨로 활성화되는 신호이다.
보다 상세하게, 상기 모니터링 장치(100)는 에러 검출부(110), 모드 감지부(120), 에러 검출 신호 선택부(130), 테스트 모드 제어부(140), 출력 드라이버(150) 및 입력 드라이버(160)를 포함한다.
상기 에러 검출부(110)는 CRC 에러 신호 CRC_ERROR와 패러티 에러 신호 PARITY_ERROR를 입력받아 CRC 혹은 패러티 정보를 가지는 제 1 에러 검출 신호 SIG0를 출력한다. 상기 모드 감지부(120)는 상기 CRC 인에이블 신호 CRC_EN, 상기 패러티 인에이블 신호 PARITY_EN 및 상기 제 1 테스트 모드 신호 TM1를 입력받아 모드 정보를 포함하는 제 1 인에이블 신호 EN 및 제 2 인에이블 신호 ENB를 생성한다. 상기 에러 검출 신호 선택부(130)는 상기 제 1 인에이블 신호 EN 및 제 2 인에이블 신호 ENB에 따라 상기 CRC 혹은 패러티 정보를 가지는 제 1 에러 검출 신호 SIG0와 온도 정보를 가지는 제 2 에러 검출 신호 SIG1 중 하나를 선택하여 제 1 에러 신호 ERRUP와 제 2 에러 신호 ERRDN를 출력한다. 상기 출력 드라이버(150)는 상기 제 1 에러 신호 ERRUP와 제 2 에러 신호 ERRDN에 응답하여 상기 경보 패드 ALERT PAD를 구동한다.
상기 입력 드라이버(160)는 상기 제 2 테스트 모드 시 외부로부터 상기 경보 패드 ALERT PAD로 입력되는 경보 신호 ALERT를 수신하여 내부 경보 신호 INT_ALERT로 구동한다. 상기 테스트 모드 제어부(140)는 상기 제 2 테스트 모드 시에는 상기 내부 경보 신호 INT_ALERT에 따라 상기 제 2 에러 검출 신호 SIG1를 내부 회로로 출력하고, 상기 제 2 테스트 모드 외의 경우에는 온도 에러 신호 TEMP_ABOVE에 따라 상기 제 2 에러 검출 신호 SIG1를 출력한다.
이 외에도, 도면에 도시되지 않았지만, 본 발명의 일실시예에서는, CRC 모드 시에 CRC 에러를 검출하여 상기 CRC 에러 신호 CRC_ERROR를 생성하고, 패러티 모드 시에 패러티 에러를 검출하여 상기 패러티 에러 신호 PARITY_ERROR를 생성하기 위한 CRC & 패러티 에러 감지부(미도시) 및 동작 온도가 특정 온도 이상일 경우 상기 온도 에러 신호 TEMP_ABOVE를 로직 '하이' 레벨로 활성화하여 출력하기 위한 온도 감지부(미도시)가 추가로 구비될 수 있다.
또한, 다른 실시예에서는 전압 에러를 검출하는 전압 감지부가 구비될 수 있다. 또 다른 실시예에서는, 상기 온도 에러 신호 TEMP_ABOVE 대신에 센싱 지연 정보를 가진 신호가 사용될 수 있으며, 반도체 메모리 장치의 모니터링이 필요한 신호로 대체될 수 있다.
상기와 같이, 본 발명의 모니터링 장치(100)는 CRC 혹은 패러티 모드 시에 CRC 혹은 패러티 정보를 경보 패드 ALERT PAD로 출력하고, 제 1 테스트 모드 시에는 집적 회로의 동작 온도가 특정 범위를 벗어나는 지에 대한 정보를 포함하는 온도 정보를 상기 경보 패드 ALERT PAD로 출력한다. 즉, 본 발명은 CRC 혹은 패러티 모드 시에서만 사용되는 경보 패드 ALERT PAD를 이용하여, 제 1 테스트 모드 동안 원하는 내부 정보를 모니터링 할 수 있다. 따라서, 실시간 동작, 예를 들어 데이터 송수신 중에도 상기 경보 패드 ALERT PAD를 모니터링하면 집적 회로의 동작 온도가 특정 온도를 넘어갈 때의 임계점을 확실히 알 수 있다. 예를 들면, DRAM 소자의 경우, 동작 온도가 45 ℃ 이상에서는 리프레쉬 주기를 더 빨리 하기 위한 리프레쉬 제어부가 존재할 수 있는데, 이러한 리프레쉬 제어부에 오동작이 발생하여 리프레쉬가 원하는 주기로 동작하지 않을 때에도, 경보 패드 ALERT PAD를 통해 내부 동작을 검증해 볼 수 있다.
또한, 본 발명의 모니터링 장치(100)는 제 2 테스트 모드 시에는 상기 경보 패드 ALERT PAD로부터 입력되는 경보 신호 ALERT를 입력받아 제 2 에러 검출 신호 SIG1로 집적 회로 내의 내부 회로로 전달한다. 이 때, 내부 회로에 전달되는 상기 제 2 에러 검출 신호 SIG1는 퓨즈 옵션 정보를 포함하여 제 1 테스트 모드의 모니터링 후 퓨즈를 통해 내부 특성을 변경할 수 있다. 또는, 상기 제 2 에러 검출 신호 SIG1는 리프레쉬 주기 조절 회로나 온도별로 특성을 달리하는 반도체 장치 내 내부 시간을 조절하거나 동작을 조절하는 데 사용될 수 있다. 예를 들어, DRAM 소자의 경우, 상기 2 에러 검출 신호 SIG1가 온도가 45 ℃ 이상일 때 활성화되는 온도 신호 T45_ABOVE로 사용된다면, DRAM 소자는 동작 온도가 45C 이상인 것처럼 동작하고 이를 다시 모니터링하여 동작이 정상적으로 수행되고 있는지를 판단할 수 있다.
참고로, 제 1 테스트 모드 신호 TM1과 제 2 테스트 모드 신호 TM2는 동시에 활성화되지 않도록 설계된다. 또한, 상기 출력 드라이버(150)는 제 2 테스트 모드 시에는 동작하지 않고, 상기 입력 드라이버(160)는 제 2 테스트 모드 시에만 동작하도록 설계된다.
도 2 는 도 1 의 모니터링 장치의 에러 검출부(110)를 도시한 회로도이다.
도면을 참조하면, 상기 에러 검출부(110)는 낸드 게이트 및 두 개의 인버터를 구비하여, 입력되는 CRC 에러 신호 CRC_ERROR와 패러티 에러 신호 PARITY_ERROR를에 낸드 연산을 수행한다.
따라서, 상기 에러 검출부(110)는 CRC 에러 신호 CRC_ERROR와 패러티 에러 신호 PARITY_ERROR를 입력받아 둘 중 하나라도 에러가 발생했을 때 로직 '로우' 레벨을 가지는 제 1 에러 검출 신호 SIG0를 출력한다.
도 3 은 도 1 의 모니터링 장치의 모드 감지부(120)를 도시한 회로도이다.
도면을 참조하면, 상기 모드 감지부(120)는 노아 게이트 NOR, 낸드 게이트 ND 및 인버터 INV를 포함한다.
상기 노아 게이트 NOR는 CRC 인에이블 신호 CRC_EN와 패러티 인에이블 신호 PARITY_EN를 입력받는다. 상기 낸드 게이트 ND는 상기 노아 게이트 NOR의 출력과 제 1 테스트 모드 신호 TM1를 입력받아 제 2 인에이블 신호 ENB를 출력한다. 상기 인버터 INV는 상기 낸드 게이트 ND의 출력을 반전하여 제 1 인에이블 신호 EN를 출력한다.
따라서, 상기 모드 감지부(120)는 상기 CRC 인에이블 신호 CRC_EN 혹은 상기 패러티 인에이블 신호 PARITY_EN가 활성화 된 경우에는 로직 '로우' 레벨의 제 1 인에이블 신호 EN 및 로직 '하이' 레벨의 제 2 인에이블 신호 ENB를 출력하고, 상기 제 1 테스트 모드 신호 TM1가 활성화 된 경우에는 로직 '하이' 레벨의 제 1 인에이블 신호 EN 및 로직 '로우' 레벨의 제 2 인에이블 신호 ENB를 출력한다.
도 4 는 도 1 의 모니터링 장치의 에러 검출 신호 선택부(130)를 도시한 회로도이다.
도면을 참조하면, 상기 에러 검출 신호 선택부(130)는 전달부(410), 래치부(420) 및 출력부(430)를 포함한다.
상기 전달부(410)는 제 1 인에이블 신호 EN1 및 제 2 인에이블 신호 EN2에 응답하여 제 1 에러 검출 신호 SIG0 혹은 제 2 에러 검출 신호 SIG1을 선택한다. 상기 래치부(420)는 상기 전달부(410)의 출력을 래치하여 출력한다. 상기 출력부(430)는 상기 래치부(420)의 출력을 반전하여 제 1 에러 신호 ERRUP 및 제 2 에러 신호 ERRDN를 출력한다. 본 발명의 일실시예에서, 상기 래치(420)는 인버터 래치로 구성될 수 있으며, 이 경우, 극성을 보존하기 위해 상기 전달부(410) 앞단에 상기 제 1 에러 검출 신호 SIG0와 제 2 에러 검출 신호 SIG1를 각각 반전하는 인버터가 구비될 수 있다.
따라서, 상기 에러 검출 신호 선택부(130)는 CRC 모드 패러티 모드 시에 상기 제 2 인에이블 신호 EN가 로직 '로우' 레벨이 됨에 따라 상기 CRC 혹은 패러티 정보를 가지는 제 1 에러 검출 신호 SIG0를 선택하고, 이를 반전하여 제 1 에러 신호 ERRUP 및 제 2 에러 신호 ERRDN를 출력한다. 또한, 상기 에러 검출 신호 선택부(130)는 제 1 테스트 모드 시에 상기 제 1 인에이블 신호 EN가 로직 '하이' 레벨이 됨에 따라 상기 온도 정보를 가지는 제 2 에러 검출 신호 SIG1를 선택하고, 이를 반전하여 제 1 에러 신호 ERRUP와 제 2 에러 신호 ERRDN를 출력한다.
도 5 는 도 1 의 모니터링 장치의 테스트 모드 제어부(140)를 도시한 회로도이다.
도면을 참조하면, 상기 테스트 모드 제어부(140)는 제 1 로직 제어부(510), 제 2 로직 제어부(510) 및 신호 조합부(530)를 구비한다. 각 제 1 및 제 2 로직 제어부(510, 520) 및 신호 조합부(530)는 낸드 게이트로 구성될 수 있다.
상기 제 1 로직 제어부(510)는 반전된 제 2 테스트 모드 신호 TM2와 온도 에러 신호 TEMP_ABOVE를 낸드 연산한다. 상기 제 2 로직 제어부(520)는 상기 제 2 테스트 모드 신호 TM2와 내부 경보 신호 INT_ALERT를 낸드 연산한다. 제 3 로직 제어부(530)는 상기 제 1 로직 제어부(510)의 출력 및 제 2 로직 제어부(520)의 출력을 낸드 연산하여 제 2 에러 검출 신호 SIG1로 출력한다.
따라서, 상기 테스트 모드 제어부(140)는 상기 제 2 테스트 모드 시에는 상기 내부 경보 신호 INT_ALERT를 상기 제 2 에러 검출 신호 SIG1로 출력하여 내부 회로로 전달하고, 상기 제 2 테스트 모드 외의 경우에는 온도 에러 신호 TEMP_ABOVE를 상기 제 2 에러 검출 신호 SIG1를 출력한다.
도 6 은 도 1 의 모니터링 장치의 출력 드라이버(150)를 도시한 회로도이다.
도면을 참조하면, 상기 출력 드라이버(150)는 풀업 제어부(610), 풀업 트랜지스터(620), 풀다운 제어부(630) 및 풀다운 트랜지스터(640)를 포함한다.
상기 풀업 제어부(610)는 제 1 에러 신호 ERRUP와 제 2 테스트 모드 신호 TM2를 오아 연산하여 풀업 제어 신호 PU를 생성하고, 상기 풀다운 제어부(630)는 반전된 제 2 에러 신호 ERRDN와 제 2 테스트 모드 신호 TM2를 노아 연산하여 풀다운 제어 신호 DN을 생성한다. 상기 풀업 트랜지스터(620) 및 풀다운 트랜지스터(640)는 각각 상기 풀업 제어 신호 PU 및 풀다운 제어신호 DN에 응답하여 턴온/오프 되며, 전원전압 VDD와 접지전압 VSS 사이에 연결되어 공통단자가 경보 패드 ALERT PAD와 연결된다.
따라서, 상기 출력 드라이버(150)의 풀업 트랜지스터(620) 및 풀다운 트랜지스터(640)는 제 2 테스트 모드 시에는 턴오프되어 경보 패드 ALERT PAD를 플로팅시켜 하이-임피던스 상태로 구동한다.
반면, 상기 출력 드라이버(150)의 풀업 트랜지스터(620) 및 풀다운 트랜지스터(640)는 제 2 테스트 모드 외에는 입력되는 제 1 에러 신호 ERRUP 및 제 2 에러 신호 ERRDN에 따라 턴온/오프된다. 보다 자세하게는, CRC 에러 혹은 패러티 에러 신호가 존재할 때 상기 제 1 에러 신호 ERRUP 및 제 2 에러 신호 ERRDN는 모두 로직 '하이' 레벨이 되므로, 상기 풀업 트랜지스터(620)는 턴오프되고, 상기 풀다운 트랜지스터(640)는 턴온된다. 따라서, 상기 출력 드라이버(150)는 상기 경보 패드 ALERT PAD를 접지전압(VSS) 레벨로 구동시킨다. 반면, 온도 에러가 존재할 때, 상기 제 1 에러 신호 ERRUP 및 제 2 에러 신호 ERRDN는 모두 로직 '로우' 레벨이 되므로, 상기 풀업 트랜지스터(620)는 턴온되고, 상기 풀다운 트랜지스터(640)는 턴오프된다. 따라서, 상기 출력 드라이버(150)는 상기 경보 패드 ALERT PAD를 전원전압(VDD) 레벨로 구동시킨다.
도 7 은 도 1 의 모니터링 장치의 입력 드라이버(160)를 도시한 회로도이다.
도면을 참조하면, 상기 입력 드라이버(160)는 비교부(710), 풀업 구동부(720) 및 출력부(730)를 포함한다.
상기 비교부(710)는 제 2 테스트 모드 신호 TM2에 따라 인에이블 되어, 외부에서 입력되는 경보 신호 ALERT와 기준 전압 VREF을 비교하여 출력한다. 상기 풀업 구동보(720)는 상기 제 2 테스트 모드 신호 TM2의 비활성화 시 상기 비교부(710)의 출력을 풀업 구동한다. 상기 출력부(730)는 상기 비교부(710)의 출력을 반전하여 내부 경보 신호 INT_ALERT를 출력한다.
따라서, 상기 입력 드라이버(160)는 상기 제 2 테스트 모드 신호 TM2의 활성화 시에는 외부로부터 입력되는 경보 신호 ALERT와 동일한 극성을 갖는 내부 경보 신호 INT_ALERT를 출력하고, 상기 제 2 테스트 모드 신호 TM2의 비활성화 시에는 입력되는 신호에 상관없이 상기 내부 경보 신호 INT_ALERT를 로직 '로우' 레벨로 출력한다.
도 8 은 본 발명의 또 다른 일실시예에 따른 반도체 메모리 장치를 도시한 블록도이다.
도면을 참조하면, 본 발명에 따른 반도체 메모리 장치는 메모리 셀 영역(810) 내의 메모리 셀과 데이터를 송수신하기 위한 다수의 데이터 입출력 (DQ) 패드(840)와, 상기 다수의 DQ 패드(840)로부터 입력되는 데이터를 상기 메모리 셀 영역(810)에 전달하기 위한 데이터 입력부(820)와, 상기 메모리 셀 영역(810) 내의 메모리 셀의 데이터를 상기 다수의 DQ 패드(840)를 통해 출력시키기 위한 데이터 출력부(830)를 포함한다.
본 발명에 따른 반도체 메모리 장치는 MRS를 통해 설정된 제 1 모드 시 제 1 에러 정보를 출력하기 위한 경보 패드(960)와, 상기 제 1 모드 시에는 상기 제 1 에러 정보를 상기 경보 패드(960)로 출력하고, 제 2 모드 시에는 제 2 에러 정보를 상기 경보 패드(960)로 출력하고, 제 3 모드 시에는 상기 경보 패드(960)로부터 입력되는 경보 신호 ALERT를 내부 회로(미도시)로 전달하는 모니터링 장치(900)를 포함한다. 여기서, 상기 제 1 모드는 CRC (cyclic redundancy code) 에러 혹은 패러티 에러 감지 모드이고, 상기 제 2 모드는 반도체 메모리 장치의 동작에 필요한 환경 정보, 예를 들어, 온도, 전압을 모니터링하는 모니터링 모드, 상기 제 3 모드는 테스트 입력 모드가 될 수 있다. 또한, 상기 제 1 에러 정보는 CRC 혹은 패러티 정보를 포함하고, 제 2 에러 정보는 온도 혹은 전압에 대한 정보를 포함할 수 있다.
이외에도, 동작 온도가 특정 온도 이상일 경우 온도 신호 TEMP_ABOVE를 출력하는 온도 감지부(910), 전압이 특정 범위를 벗어남을 감지하여 전압 신호 VOL_ABOVE를 출력하는 전압 감지부(920) 및 CRC 에러를 검출하여 CRC 에러 신호 CRC_ERROR를 생성하고, 패러티 에러를 검출하여 패러티 에러 신호 PARITY_ERROR를 생성하는 CRC & 패러티 에러 감지부(930)를 구비할 수 있다.
또한, 입력되는 클럭, 명령어, 어드레스를 디코딩하여 제 1 테스트 모드 신호 TM1 및 제 2 테스트 모드 신호 TM2를 생성하는 테스트 모드 신호 생성부(940) 및 CRC 에러 혹은 패러티 에러 감지 모드에 대한 정보를 저장하고, 입력되는 클럭, 명령어, 어드레스에 따라 CRC 인에이블 신호 CRC_EN와 패러티 인에이블 신호 PARITY_EN를 출력하는 MRS 디코더(950)을 포함한다.
따라서, 본 발명의 모니터링 장치(900)는 CRC 혹은 패러티 모드 시에는 CRC 혹은 패러티 정보를 상기 경보 패드(960)로 출력하고, 제 1 테스트 모드 시에는 반도체 메모리 장치의 동작 온도 혹은 전압이 특정 범위를 벗어남을 감지하여 온도/전압 정보를 상기 경보 패드(960)로 출력한다. 즉, 본 발명은 CRC 혹은 패러티 모드 시에서만 사용되고 있는 경보 패드(960)가 사용되지 않는 모드, 즉, 제 1 테스트 모드를 이용하여 원하는 정보를 모니터링 할 수 있다. 따라서, 반도체 메모리 장치의 동작이 정상적으로 수행되고 있는지를 데이터 송수신 중에도 실시간으로 모니터링할 수 있다.
또한, 본 발명의 모니터링 장치(900)는 제 2 테스트 모드 시에는 상기 경보 패드(960)로부터 입력되는 경보 신호 ALERT를 입력받아 제 2 에러 검출 신호 SIG1로 반도체 메모리 장치 내의 내부 회로로 전달한다. 이 때, 내부 회로에 전달되는 상기 제 2 에러 검출 신호 SIG1는 퓨즈 옵션 정보를 포함하여 제 1 테스트 모드의 모니터링 후 퓨즈를 통해 내부 특성을 변경할 수 있다.
전술한 바와 같이, 본 발명에서는 경보 패드를 이용하여 집적 회로의 데이터 송수신 중에 실시간으로 내부 회로가 정상 동작하는 지를 모니터링하고, 오동작하는 경우나 동작 마진 평가를 위한 경우 외부로부터 상기 경보 패드로 강제로 경보 신호를 인가하여 내부 동작 및 특성을 변경할 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100: 모니터링 장치 200: 테스트 모드 신호 생성부
300: MRS 디코더 110: 에러 검출부
120: 모드 감지부 130: 에러 검출 신호 선택부
140: 테스트 모드 제어부 150: 출력 드라이버
160: 입력 드라이버

Claims (20)

  1. 메모리 셀과 데이터를 송수신하는 다수의 데이터 입출력 패드;
    데이터 송수신 중에 데이터 에러 정보를 출력하기 위한 경보 패드;
    제 1 모드 시에 상기 데이터 에러 정보를 상기 경보 패드로 출력하고, 제 2 모드 시에 모니터링 정보를 상기 경보 패드로 출력하는 모니터링 장치
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 모드는 특정 MRS(Mode Register Set)를 통해 설정되는 모드이고, 상기 제 2 모드는 테스트 모드를 통해 설정되는 모드인 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제 1 모드는 CRC (cyclic redundancy code) 에러 혹은 패러티 에러 감지 모드이고, 상기 제 2 모드는 온도 혹은 전압 감지 모드인 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 모니터링 장치는
    상기 제 1 및 제 2 모드에 대한 정보를 포함하는 인에이블 신호에 응답하여, 상기 데이터 에러 정보를 포함하는 제 1 에러 검출 신호와 상기 모니터링 정보를 포함하는 제 2 에러 검출 신호 중 하나를 선택하여 에러 신호로 출력하는 에러 검출 신호 선택부; 및
    상기 에러 신호에 응답하여 상기 경보 패드를 구동하는 출력 드라이버
    를 포함하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 모니터링 장치는
    제 3 모드 시에 상기 경보 패드로부터 입력되는 경보 신호를 내부 회로로 전달하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    제 2 모드 시 상기 경보 패드로부터 입력되는 경보 신호는 퓨즈 옵션 정보를 포함하는 반도체 메모리 장치.
  7. 제 5 항에 있어서,
    상기 모니터링 장치는
    상기 제 3 모드 시, 입력되는 경보 신호를 수신하여 내부 경보 신호로 구동하는 입력 드라이버; 및
    상기 제 3 모드가 아닌 경우는 상기 모니터링 정보를 검출하여 상기 제 2 에러 검출 신호를 출력하고, 상기 제 3 모드 시에는 상기 내부 경보 신호를 상기 제 2 에러 검출 신호로 출력하여 내부 회로로 전달하는 테스트 모드 제어부
    를 더 포함하는 반도체 메모리 장치.
  8. 메모리 셀과 데이터를 송수신하는 다수의 데이터 입출력 패드;
    데이터 송수신 중에 데이터 에러 정보를 출력하기 위한 경보 패드;
    제 1 모드 시에 상기 데이터 에러 정보를 상기 경보 패드로 출력하고, 제 2 모드 시에 상기 경보 패드로부터 입력되는 경보 신호를 내부 회로로 전달하는 모니터링 장치
    를 구비하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 제 1 모드는 특정 MRS(Mode Register Set)를 통해 설정되는 모드이고, 상기 제 2 모드는 테스트 모드를 통해 설정되는 모드인 반도체 메모리 장치.
  10. 제 8 항에 있어서,
    제 2 모드 시 상기 경보 패드로부터 입력되는 경보 신호는 퓨즈 옵션 정보를 포함하는 반도체 메모리 장치.
  11. 제 1 및 제 2 모드 정보를 포함하는 인에이블 신호에 응답하여, 데이터 에러 정보를 포함하는 제 1 에러 검출 신호와 모니터링 정보를 포함하는 제 2 에러 검출 신호 중 하나를 선택하여 에러 신호로 출력하는 에러 검출 신호 선택부;
    상기 에러 신호에 응답하여 패드를 구동하는 출력 드라이버;
    제 3 모드 시, 외부에서 상기 패드로 입력되는 경보 신호를 수신하여 내부 경보 신호로 구동하는 입력 드라이버; 및
    상기 제 3 모드가 아닌 경우는 상기 모니터링 정보를 검출하여 상기 제 2 에러 검출 신호를 출력하고, 상기 제 3 모드 시에는 상기 내부 경보 신호를 상기 제 2 에러 검출 신호로 출력하여 내부 회로로 전달하는 테스트 모드 제어부
    를 포함하는 집적 회로의 모니터링 장치.
  12. 제 11 항에 있어서,
    상기 제 1 모드는 특정 MRS(Mode Register Set)를 통해 설정되고, 상기 제 2 및 제 3 모드는 테스트 모드를 통해 설정되는 집적 회로의 모니터링 장치.
  13. 제 11 항에 있어서,
    상기 에러 검출 신호 선택부는,
    상기 인에이블 신호의 제 1 로직 레벨에 응답하여 상기 제 1 에러 검출 신호를 선택하는 제 1 전달부;
    상기 인에이블 신호의 제 2 로직 레벨에 응답하여 상기 제 2 에러 검출 신호를 선택하는 제 2 전달부;
    상기 제 1 전달부 및 상기 제 2 전달부의 출력을 래치하여 제 1 에러 신호를 출력하는 래치; 및
    상기 래치의 출력을 입력받아 제 2 에러 신호를 출력하는 출력부
    를 포함하는 집적 회로의 모니터링 장치.
  14. 제 13 항에 있어서,
    상기 출력 드라이버는,
    전원전압과 상기 패드 사이에 연결되고, 상기 제 1 에러 신호에 응답하여 구동되는 풀업 트랜지스터; 및
    상기 패드와 접지전압 사이에 연결되고, 상기 제 2 에러 신호에 응답하여 구동되는 풀다운 트랜지스터를 포함하고,
    상기 풀업 및 풀다운 트랜지스터는 제 3 모드 시에 턴오프되는 집적 회로의 모니터링 장치.
  15. 제 11 항에 있어서,
    상기 입력 드라이버는,
    제 3 모드 신호의 활성화 시 인에이블 되어, 상기 경보 신호와 기준 전압을 비교하여 출력하는 비교부;
    상기 제 3 모드 신호의 비활성화 시 상기 비교부의 출력을 풀업 구동하는 풀업 구동부; 및
    상기 비교부의 출력을 입력받아 상기 내부 경보 신호를 출력하는 출력부
    를 포함하는 집적 회로의 모니터링 장치.
  16. 제 11 항에 있어서,
    상기 테스트 모드 제어부는,
    제 3 모드 신호의 비활성화 시 상기 모니터링 정보를 검출하여 출력하는 제 1 로직 제어부;
    상기 제 3 모드 신호의 활성화 시 상기 내부 경보 신호를 출력하는 제 2 로직 제어부; 및
    상기 제 1 로직 제어부 및 상기 제 2 로직 제어부의 출력을 조합하여 상기 제 2 에러 검출 신호로 출력하는 신호 조합부
    를 포함하는 집적 회로의 모니터링 장치.
  17. 제 1 및 제 2 모드 정보를 포함하는 인에이블 신호에 응답하여, 데이터 에러 정보를 포함하는 제 1 에러 검출 신호와 모니터링 정보를 포함하는 제 2 에러 검출 신호 중 하나를 선택하여 에러 신호로 출력하는 단계;
    상기 에러 신호에 응답하여 패드를 구동하는 단계;
    제 3 모드 시, 외부에서 상기 패드로 입력되는 경보 신호를 수신하여 내부 경보 신호로 구동하는 단계; 및
    상기 제 3 모드가 아닌 경우는 상기 모니터링 정보를 검출하여 상기 제 2 에러 검출 신호를 출력하고, 상기 제 3 모드 시에는 상기 내부 경보 신호를 상기 제 2 에러 검출 신호로 출력하여 내부 회로로 전달하는 단계
    를 포함하는 집적 회로의 모니터링 방법.
  18. 제 17 항에 있어서,
    상기 제 1 및 제 2 에러 검출 신호 중 하나를 선택하여 에러 신호로 출력하는 단계에서,
    특정 MRS(Mode Register Set)를 통해 설정되는 제 1 모드에서는 상기 제 1 에러 검출 신호를 선택하고, 테스트 모드를 통해 설정되는 제 2 모드에서는 상기 제 2 에러 검출 신호를 선택하는 집적 회로의 모니터링 방법.
  19. 제 17 항에 있어서,
    상기 에러 신호에 응답하여 상기 패드를 구동하는 단계는,
    상기 제 1 에러의 정보를 포함하는 상기 제 1 에러 검출 신호가 선택된 경우에는 상기 패드를 접지 전압으로 구동하고, 상기 제 2 에러의 정보를 포함하는 상기 제 2 에러 검출 신호가 선택된 경우에는 상기 패드를 전원 전압으로 구동하는 집적 회로의 모니터링 방법.
  20. 제 17 항에 있어서,
    상기 제 3 모드 시 경보 신호를 수신하여 내부 경보 신호로 구동하는 단계는,
    상기 제 3 모드 시에 상기 경보 신호와 기준 전압을 비교하는 단계; 및
    상기 제 3 모드 시에 상기 비교 결과를 상기 내부 경보 신호로 출력하고, 상기 제 3 모드가 아닌 경우에 상기 비교 결과를 풀업 구동하는 단계
    를 포함하는 집적 회로의 모니터링 방법.
KR1020110041554A 2011-05-02 2011-05-02 집적 회로의 모니터링 장치 KR101187642B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110041554A KR101187642B1 (ko) 2011-05-02 2011-05-02 집적 회로의 모니터링 장치
US13/232,241 US9104571B2 (en) 2011-05-02 2011-09-14 Monitoring device of integrated circuit
CN201110349715.4A CN102768860B (zh) 2011-05-02 2011-11-08 集成电路的监控装置
US14/792,167 US9448866B2 (en) 2011-05-02 2015-07-06 Monitoring device of integrated circuit
US14/792,203 US9401224B2 (en) 2011-05-02 2015-07-06 Monitoring device of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110041554A KR101187642B1 (ko) 2011-05-02 2011-05-02 집적 회로의 모니터링 장치

Publications (1)

Publication Number Publication Date
KR101187642B1 true KR101187642B1 (ko) 2012-10-08

Family

ID=47091092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110041554A KR101187642B1 (ko) 2011-05-02 2011-05-02 집적 회로의 모니터링 장치

Country Status (3)

Country Link
US (3) US9104571B2 (ko)
KR (1) KR101187642B1 (ko)
CN (1) CN102768860B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236045B2 (en) * 2012-09-21 2019-03-19 Samsung Electronics Co., Ltd. Semiconductor memory device having detection clock patterns phase-inverted from each other and detection clock generating method thereof
US20140304562A1 (en) * 2013-04-08 2014-10-09 Lsi Corporation Method for Testing Paths to Pull-Up and Pull-Down of Input/Output Pads
KR20140126145A (ko) * 2013-04-22 2014-10-30 에스케이하이닉스 주식회사 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법
US9602101B2 (en) * 2013-10-07 2017-03-21 Microchip Technology Incorporated Integrated device with auto configuration
KR102076858B1 (ko) * 2013-12-24 2020-02-12 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR20160069230A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102649315B1 (ko) 2018-12-03 2024-03-20 삼성전자주식회사 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20200072883A (ko) * 2018-12-13 2020-06-23 에스케이하이닉스 주식회사 반도체 장치
KR20200076846A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 메모리 장치에 저장된 데이터의 에러를 검출하는 장치 및 그 동작 방법
US11710534B1 (en) * 2022-02-28 2023-07-25 Micron Technology, Inc. Internal data availability for system debugging

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495603A (en) * 1980-07-31 1985-01-22 Varshney Ramesh C Test system for segmented memory
US4654789A (en) * 1984-04-04 1987-03-31 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility
US4566093A (en) 1984-04-23 1986-01-21 Siemens Corporate Res. & Support, Inc. Continuity check tone detector for use with a digital telecommunication system
US4677548A (en) * 1984-09-26 1987-06-30 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility and forward expandable functionality
US5034686A (en) * 1986-02-03 1991-07-23 The Boeing Company Weapon interface system evaluation apparatus and method
JP4141520B2 (ja) * 1997-11-14 2008-08-27 株式会社ルネサステクノロジ 同期型半導体記憶装置
JPH11353900A (ja) * 1998-06-11 1999-12-24 Mitsubishi Electric Corp 半導体装置
JP3763974B2 (ja) 1998-07-10 2006-04-05 富士通株式会社 記憶装置及び記録媒体
JP3883087B2 (ja) * 1998-11-09 2007-02-21 富士通株式会社 半導体記憶装置及び半導体メモリ回路
JP3971078B2 (ja) * 2000-02-25 2007-09-05 富士通株式会社 半導体装置、半導体記憶装置及び半導体記憶装置の制御方法
KR100413242B1 (ko) * 2001-12-20 2004-01-03 주식회사 하이닉스반도체 웨이퍼 번인 테스트 모드 회로
US6937958B2 (en) * 2002-02-19 2005-08-30 Sun Microsystems, Inc. Controller for monitoring temperature
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
KR100996091B1 (ko) 2004-12-24 2010-11-22 주식회사 하이닉스반도체 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US7450456B2 (en) * 2005-03-30 2008-11-11 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands
JP5072274B2 (ja) * 2005-09-29 2012-11-14 エスケーハイニックス株式会社 メモリ装置の書き込み回路
US7221615B2 (en) * 2005-10-04 2007-05-22 Infineon Technologies Ag Semiconductor memory chip
KR100655379B1 (ko) * 2005-11-25 2006-12-08 삼성전자주식회사 유효 출력 데이터 윈도우를 확장시킬 수 있는 출력회로,이를 구비한 반도체 메모리 장치, 및 유효 출력 데이터확장방법
US7587625B2 (en) * 2006-02-16 2009-09-08 Intel Corporation Memory replay mechanism
US7590473B2 (en) * 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
KR100914329B1 (ko) * 2007-02-22 2009-08-28 삼성전자주식회사 반도체 메모리 장치 및 그 테스트 방법
US8028198B2 (en) * 2007-07-30 2011-09-27 Micron Technology, Inc. Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
KR100942940B1 (ko) 2007-09-28 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
TWI384737B (zh) 2008-05-14 2013-02-01 Richtek Technology Corp A Fast Response Device and Method for Switching Power Converter
KR20100055036A (ko) * 2008-11-17 2010-05-26 주식회사 하이닉스반도체 컴팩트 테스트 회로 및 그를 갖는 집적 회로
US9632139B2 (en) 2013-06-08 2017-04-25 Silicon Mobility IO pad circuitry with safety monitoring and control for integrated circuits

Also Published As

Publication number Publication date
US20150310936A1 (en) 2015-10-29
CN102768860A (zh) 2012-11-07
US9448866B2 (en) 2016-09-20
US20120284590A1 (en) 2012-11-08
CN102768860B (zh) 2017-11-03
US20150310935A1 (en) 2015-10-29
US9401224B2 (en) 2016-07-26
US9104571B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
KR101187642B1 (ko) 집적 회로의 모니터링 장치
US9922690B2 (en) Semiconductor devices having initialization circuits and semiconductor systems including the same
KR20220027294A (ko) 메모리 디바이스 래치 회로부
US20080077830A1 (en) Internal signal monitoring device in semiconductor memory device and method for monitoring the same
JP2582518B2 (ja) データ出力インピーダンス制御
KR20150093080A (ko) 반도체장치
KR100668755B1 (ko) 반도체 장치
KR102083374B1 (ko) 반도체 장치 및 그의 제어 방법
US10037787B2 (en) Circuit for outputting information of a memory circuit during a self-refresh mode and related method thereof
CN101210953B (zh) 半导体器件
KR20070035924A (ko) 누설전류 방지를 위한 메모리장치의 데이터 출력 멀티플렉서
US9459882B2 (en) Monitoring circuit of semiconductor device to monitor a read-period signal during activation of a boot-up enable signal
KR101150599B1 (ko) 반도체 메모리 장치
US9818490B2 (en) Semiconductor device
KR20160132721A (ko) 반도체장치 및 반도체시스템
KR20180067277A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR20220013828A (ko) 스턱을 검출하는 전자 장치 및 스턱을 모니터하는 방법
KR100818100B1 (ko) 리페어 퓨즈 회로 및 리페어 퓨즈 테스트 방법
KR102443555B1 (ko) 반도체 메모리 장치
US7898270B2 (en) Circuit for testing internal voltage of semiconductor memory apparatus
CN116959541A (zh) 半导体存储装置以及读取半导体存储装置的方法
KR101025756B1 (ko) 반도체 메모리 장치에서 클럭 전송 장치 및 방법
KR100859838B1 (ko) 파워업신호 생성장치를 구비하는 반도체메모리소자
KR20140029819A (ko) 반도체 메모리 장치
US8549371B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 8