KR101025756B1 - 반도체 메모리 장치에서 클럭 전송 장치 및 방법 - Google Patents

반도체 메모리 장치에서 클럭 전송 장치 및 방법 Download PDF

Info

Publication number
KR101025756B1
KR101025756B1 KR1020080123330A KR20080123330A KR101025756B1 KR 101025756 B1 KR101025756 B1 KR 101025756B1 KR 1020080123330 A KR1020080123330 A KR 1020080123330A KR 20080123330 A KR20080123330 A KR 20080123330A KR 101025756 B1 KR101025756 B1 KR 101025756B1
Authority
KR
South Korea
Prior art keywords
clock
frequency
voltage
transmission
operating
Prior art date
Application number
KR1020080123330A
Other languages
English (en)
Other versions
KR20100064745A (ko
Inventor
김용훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080123330A priority Critical patent/KR101025756B1/ko
Publication of KR20100064745A publication Critical patent/KR20100064745A/ko
Application granted granted Critical
Publication of KR101025756B1 publication Critical patent/KR101025756B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 저전력 및 고속으로 동작하는 반도체 메모리 장치에서 가변하는 동작 환경 변화에 상응하여 안정적으로 클럭을 전송하는 장치 및 방법에 관한 것으로, 상기 반도체 메모리 장치의 동작 전압과 동작 주파수를 검출하고, 상기 검출한 동작 전압 및 동작 주파수를 미리 설정된 임계값들과 비교하여 상기 동작 전압의 저전압 및 상기 동작 주파수의 고주파수를 확인하고, 상기 확인 결과에 상응하여 클럭의 전송 경로를 결정하며, 상기 결정한 전송 경로를 통해 상기 반도체 메모리 장치의 내부 소자들로 상기 클럭을 전송하는 과정을 포함한다.
반도체 메모리, 클럭, 고주파 클럭, 클럭 전송

Description

반도체 메모리 장치에서 클럭 전송 장치 및 방법{Apparatus and method for transmitting clock in semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 저전력 및 고속으로 동작하는 반도체 메모리 장치에서 가변하는 동작 환경 변화에 상응하여 안정적으로 클럭을 전송하는 장치 및 방법에 관한 것이다.
반도체 메모리 장치는 고집적화, 저전력화 및 고속화를 추구하고 있다. 이러한 반도체 메모리 장치의 고집적화를 달성하기 위해 반도체 메모리 장치를 구성하는 내부 소자들의 크기는 점점 작아지고 있으며, 저전력화 및 고속화를 위해 내부 소자들이 저전압(low VDD)의 동작 전압에서 고주파수(high frequency)의 동작 주파수로 동작하도록 활발히 연구되고 있다. 또한, 이러한 반도체 메모리 장치는, 소정의 클럭에 동기되어 메모리 셀에 저장된 데이터를 리드/라이트하며, 상기 리드/라이트된 데이터는 상기 클럭에 동기되어 입출력된다.
또한, 반도체 메모리 장치를 구성하는 내부 소자들은, 상기 반도체 메모리 장치의 동작 환경, 특히 전술한 바와 같이 저전력 및 고주파수의 동작 환경에서 트렌치(trench) 및 쉬링크(shrink) 등에 의한 큰 병목(bottleneck)이 발생하여 상기 내부 소자들을 구성하는 트랜지스터의 동작 신뢰성을 확보할 수 없다. 이때, 상기 내부 소자들의 동기를 위한 다양한 클럭들 예를 들어 Ext, CLK, DLL CLK, DQS 등은 동작 환경, 예컨대 동작 전압, 동작 주파수, 및 PVT(Pressure, Volume, Temperature) 등에 따라 내부 소자들로의 전송시 왜곡 및 상쇄 등이 발생할 수 있으며, 이렇게 왜곡 및 상쇄된 클럭이 내부 소자들로 입력될 경우, 상기 내부 소자들이 입력된 클럭에 동기되어 동작함에 따라, 데이터의 리드/라이트 및 입출력 등의 동작시 내부 소자들이 오동작하여 데이터를 정상적으로 리드/라이트 및 입출력 등을 할 수 없다.
도 1은 일반적인 반도체 메모리 장치에서 클럭 전송 장치를 개략적으로 도시한 도면이다.
도 1을 참조하면, 클럭 전송 장치는, 클럭 발생부(미도시)로부터 입력 클럭 INT_CLK를 입력받아 내부 소자들로 전송하는 RC 딜레이 블럭(RC delay block)(110)을 포함하며, 상기 클럭 발생부로부터 입력된 입력 클럭(INT_CLK)은 RC 딜레이 블럭(110)을 거쳐 딜레이된 출력 클럭(CLK_DLY)으로 내부 소자들로 출력된다. 여기서, 상기 RC 딜레이 블럭(110)은 반도체 패키지의 테스트를 위한 클럭 조절, 예컨대 상기 입력 클럭(INT_CLK)에서 tAC, tDQSS, tDQSCK 등을 조절하는 RC 딜레이 기능을 수행하여 출력 클럭(CLK_DLY)을 출력한다.
다시 말해, 상기 RC 딜레이 블럭(110)은 클럭 발생부로부터 입력 클 럭(INT_CLK)을 입력받아 출력 클럭(CLK_DLY)을 내부 소자들로 출력하며, 상기 입력 클럭(INT_CLK)에 따른 RC 딜레이 블럭(110)의 출력 클럭(CLK_DLY)의 파형은 도 2에 도시한 바와 같다.
도 2는 일반적인 반도체 메모리 장치에서 클럭 전송 장치의 동작 파형을 도시한 도면이다.
반도체 메모리 장치가 고전압 및 저주파수(VDD=high & Frequency=low)(210), 고전압 및 고주파수(VDD=high & Frequency=high)(220), 저전압 및 저주파수(VDD=low & Frequency=low)(230)로 동작할 경우에는 상기 RC 딜레이 블럭(110)의 내부 저항 및 캐패시턴스(RC) 성분의 영향이 적어 입력(INT_CLK)에 대한 출력 클럭(CLK_DLY)을 정상적으로 출력하나, 반도체 메모리 장치가 저전압 및 고주파수(VDD=low & Frequency=high)(240)로 동작할 경우에는 상기 RC 딜레이 블럭(110)의 내부 RC 성분의 영향이 커 도 2의 250에 나타낸 바와 같이 출력 클럭(CLK_DLY)의 왜곡 및 상쇄가 발생한다. 즉, 반도체 메모리 장치의 저전압 및 고주파수 동작에 따른 보상없이 상기 RC 딜레이 블럭(110)으로 입력 클럭(INT_CLK)이 그대로 입력됨에 따라, 상기 RC 딜레이 블럭(110)이 정상 클럭을 내부 소자들로 전송하지 못하며, 이러한 비정상 클럭에 내부 소자들이 동기되어 동작할 경우 내부 소자들의 오동작이 발생할 수 있다. 또한, 상기 내부 소자들의 오동작에 의해 데이터의 리드/라이트 및 입출력 등의 오류가 발생하는 문제점이 있으며, 반도체 메모리 장치의 저전력화 및 고속화를 지원할 수 없다.
따라서, 본 발명의 목적은, 반도체 메모리 장치의 저전압 및 고주파수 동작에서 안정적으로 정상 클럭을 내부 소자들로 전송하는 장치 및 방법을 제공함에 있다.
또한, 본 발명의 다른 목적은, 반도체 메모리 장치에서 전압 및 주파수의 가변에 따라 정상 클럭을 안정적으로 전송하여 반도체 장치의 저전력화 및 고속화를 지원하며 반도체 패키지의 테스트를 용이하게 수행할 수 있는 클럭 전송 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는, 상기 반도체 메모리 장치의 내부 소자들로 전송할 클럭을 발생하는 발생부와, 상기 반도체 메모리 장치의 동작 전압을 검출하는 전압 검출부와 상기 반도체 메모리 장치의 동작 주파수를 검출하는 주파수 검출부와, 상기 클럭의 전송 경로를 제공하는 제 1 및 제 2 전송부와, 상기 동작 전압 및 상기 동작 주파수에 상응하여 상기 클럭을 상기 제 1 전송부와 상기 제 2 전송부 중 하나의 전송부로 전송하는 제어부를 포함하며, 상기 제어부는 상기 동작 전압이 임계 전압보다 작고 상기 동작 주파수가 임계 주파수보다 클 경우 상기 클럭을 상기 제 2 전송부로 전송한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은, 상기 반도체 메모리 장치 의 동작 전압과 동작 주파수를 검출하는 과정과, 상기 검출한 동작 전압 및 동작 주파수를 미리 설정된 임계값들과 비교하여 상기 동작 전압의 저전압 및 상기 동작 주파수의 고주파수를 확인하는 과정과, 상기 확인 결과에 상응하여 선택 신호를 생성하는 과정과, 상기 선택 신호에 상응하여 클럭의 전송 경로를 결정하는 과정과 상기 결정한 전송 경로를 통해 상기 반도체 메모리 장치의 내부 소자들로 상기 클럭을 전송하는 과정을 포함한다.
본 발명은, 반도체 메모리 장치에서 저전력 및 고주파수의 동작 환경에 따라 클럭의 전송 경로를 결정하여 상기 클럭을 전송함으로써, 저전력 및 고주파수에 따른 클럭의 왜곡 및 상쇄를 방지하여 정상 클럭을 안정적으로 내부 소자들로 전송하며, 그에 따라 상기 내부 소자들의 오동작을 방지하고, 데이터의 리드/라이트 및 입출력 등의 오류를 최소화할 수 있다. 아울러, 반도체 메모리 장치의 반도체 패키지 테스트를 용이하게 수행할 수 있다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은, 반도체 메모리 장치에서 내부 소자들로 정상 클럭을 안정적으로 전송하는 장치 및 방법을 제안한다. 후술할 본 발명의 실시 예에서는, 반도체 메모리 장치의 저전력 및 고주파수의 동작 환경에서 상기 저전력 및 고주파수를 보상하기 위한 클럭의 전송 경로를 결정하고, 상기 결정한 전송 경로를 통해 클럭의 왜곡 및 상쇄를 방지하여 정상 클럭을 안정적으로 내부 소자들로 전송하는 장치 및 방법을 제안한다. 여기서, 후술할 본 발명의 실시 예에서는, 반도체 메모리 장치의 전압(VDD) 및 주파수(Frequency)를 검출하고, 상기 검출한 전압 및 주파수에 상응하여 클럭의 전송 경로를 결정하며, 상기 결정된 전송 경로를 통해 정상 클럭을 내부 소자들로 출력한다.
이때, 본 발명의 실시 예에 따라 상기 클럭은, 반도체 메모리 장치의 동작 환경 따라 상이한 전송 경로, 제 1 전송부에 의한 전송 경로와 제 2 전송부에 의한 전송 경로 중 하나의 전송 경로를 통해 내부 소자들로 출력된다. 여기서, 상기 제 1 전송부는, RC 소자들이 형성한 RC 딜레이 경로를 포함하며, 상기 제 2 전송부는, 다수의 인버터들이 직렬 연결된 인버터 체인 경로를 포함한다. 그에 따라, 본 발명은 반도체 메모리 장치의 동작 환경, 즉 전압 및 주파수에 따라 클럭이 제 1 전송부에 의한 전송 경로를 통해 내부 소자들로 전송되거나 제 2 전송부에 의한 전송 경로를 통해 내부 소자들로 전송되며, 상기 내부 소자들로 정상 클럭을 안정적으로 전송하여 상기 내부 소자들의 오동작을 방지하고, 데이터의 리드/라이트 및 입출력 등의 오류를 최소화하며, 반도체 패키지 테스트를 용이하게 수행한다.
그러면 여기서, 도 3을 참조하여 본 발명의 실시 예에 따른 반도체 메모리 장치에서 클럭 전송 장치를 보다 구체적으로 설명하기로 한다. 도 3은 본 발명의 실시 예에 따른 반도체 메모리 장치에서 클럭 전송 장치의 구조를 개략적으로 도시한 도면이다.
도 3을 참조하면, 클럭 전송 장치는, 반도체 메모리 장치의 동작 주파수를 검출하는 주파수 검출부(Frequency detector)(302), 반도체 메모리 장치의 동작 전압을 검출하는 전압 검출부(VDD detector)(304), 상기 주파수 검출부(302)와 상기 전압 검출부(304)의 검출값에 상응하여 클럭 발생부(미도시)로부터 입력된 입력 클럭(INT_CLK)의 전송 경로를 결정하는 제어부(310), 상기 제어부(310)의 결정에 상응하여 입력 클럭(INT_CLK)을 전송하는 RC 딜레이 블럭(RC delay block)(332)과 디렉트 패스 블럭(Direct path block)(334), 및 상기 RC 딜레이 블럭(332)과 디렉트 패스 블럭(334)으로부터 전송된 전송 클럭들(CLK_TM, CLK_DI) 중 하나의 클럭을 출력 클럭(CLK_OUT)으로 내부 소자들로 출력하는 출력부(340)를 포함한다. 여기서, RC 딜레이 블럭(332)은 전술한 바와 같이 RC 딜레이 경로를 포함하는 제 1 전송부를 의미하고, 디렉트 패스 블럭(334)은 인버터 체인 경로를 포함하는 제 2 전송부를 의미한다.
상기 주파수 검출부(302)는 외부 또는 내부 소자들로부터 tCK 정보가 디코딩된 디코딩값(CL<5:12>)을 입력받고, 상기 입력된 디코딩값(CL<5:12>)을 이용하여 반도체 메모리 장치의 동작 주파수가 저주파수 또는 고주파수인지를 확인한다. 여기서, 상기 입력된 디코딩값(CL<5:12>)이 2Gbps(tCK=1㎱)일 경우 반도체 메모리 장치의 동작 주파수가 고주파수인 것으로 확인한다. 다시 말해, 상기 주파수 검출 부(302)는, 반도체 메모리 장치에서 상기 디코딩값(CL<5:12>)을 출력하는 CL 디코더(미도시)의 출력이 로우(low)이면 저주파수이고 하이(high)이면 고주파수인 것으로 확인한다. 여기서, 상기 주파수 검출부(302)가 CL 디코더로부터 상기 디코딩값(CL<5:12>)을 입력받지 않고, 직접 반도체 메모리 장치의 동작 주파수를 입력받아 상기 입력받은 동작 주파수와 임계 주파수를 비교하여 동작 주파수가 저주파수 또는 고주파수인지를 확인할 수도 있다. 그리고, 상기 확인한 결과에 상응하여 주파수 검출값(Freq_DET)을 제어부(310)로 출력한다. 여기서, 고주파수이면 하이(high)의 주파수 검출값(Freq_DET)이 출력되고, 저주파수이면 로우(low)의 주파수 검출값(Freq_DET)이 출력된다.
이때, 반도체 메모리 장치 초기 동작시, 모드 레지스터 세팅(MRS: Mde Register Setting)에서 메모리 장치가 동작하는 속도에 따라 적절한 CL값이 외부 제어기에 의해 세팅되며, 그에 따라 상기 CL값은 현재 메모리 장치가 동작하는 속도를 의미한다. 그러므로, 메모리 장치의 동작 속도가 증가하면, 즉 tCK가 작아지면 CL값이 증가해야 메모리 장치의 내부 동작 마진을 보장할 수 있으며, 상기 CL값은 CL 디코더를 통해 하이(high)로 인에이블되어 상기 주파수 검출부(302)로 입력된다. 그리고, 상기 주파수 검출부(302)는 CL 디코더로부터 출력된 디코딩값(CL<5:12>)을 이용하여 반도체 메모리 장치의 동작 주파수가 고주파수인지 또는 저주파수인지를 확인한다.
상기 전압 검출부(304)는, 동작 전압으로 인가된 외부 전압(VDD)을 검출하고, 상기 검출한 외부 전압(VDD)과 임계 전압을 비교하여 반도체 메모리 장치의 동 작 전압이 저전압인지 또는 고전압인지를 확인한다. 그리고, 상기 확인 결과에 상응하여 전압 검출값(VDD_DET을)을 제어부(310)로 출력한다. 여기서, 고전압이면 하이(high)의 전압 검출값(VDD_DET)이 출력되고, 저전압이면 로우(low)의 전압 검출값(VDD_DET)이 출력된다.
상기 제어부(310)는, 클럭 발생부로부터 입력 클럭(INT_CLK)을 입력받고, 상기 주파수 검출부(302)로부터 주파수 검출값(Freq_DET)을 입력받으며, 상기 전압 검출부(304)로부터 전압 검출값(VDD_DET)을 입력받는다. 그리고, 상기 제어부(310)는 상기 주파수 검출값(Freq_DET)과 전압 검출값(VDD_DET)을 이용하여 입력 클럭(INT_CLK)의 전송 경로를 결정한다. 다시 말해, 상기 제어부(310)는 상기 주파수 검출값(Freq_DET)과 전압 검출값(VDD_DET)에 상응하여 상기 입력 클럭(INT_CLK)이 RC 딜레이 블럭(332)를 통해 전송되도록 하거나, 디렉트 패스 블럭(334)을 통해 전송되도록 제어한다.
여기서, 상기 제어부(310)는, 상기 전압 검출값(VDD_DET)을 입력받는 제 1 인버터(312), 상기 제 1 인버터(312)의 출력과 상기 주파수 검출값(Freq_DET)을 입력받는 낸드(NAND) 게이트(314), 상기 낸드 게이트(314)의 출력을 입력받아 선택 신호(SEL)를 출력하는 제 2 인버터(316), 상기 선택 신호(SEL)와 입력 클럭(INT_CLK)을 입력받아 상기 입력 클럭(INT_CLK)을 RC 딜레이 블럭(332)으로 출력하는 노아(NOR) 게이트(318), 및 상기 선택 신호(SEL)와 입력 클럭(INT_CLK)을 입력받아 상기 입력 클럭(INT_CLK)을 디렉트 패스 블럭(332)으로 출력하는 제 2 낸드 게이트(320)와 제 3 인버터(322)를 포함한다. 여기서, 상기 선택 신호(SEL)는 상기 주파수 검출값(Freq_DET)과 상기 전압 검출값(VDD_DET)에 의해 결정되며, 상기 제어부(310)는 상기 선택 신호(SEL)에 의해 상기 입력 클럭(INT_CLK)을 RC 딜레이 블럭(332)으로 출력하거나, 또는 디렉트 패스 블럭(334)으로 출력한다.
보다 구체적으로 설명하면, 상기 선택 신호(SEL)는 상기 주파수 검출값(Freq_DET)이 high이고 상기 전압 검출값(VDD_DET)이 low일 경우, 즉 반도체 메모리 장치가 저전압 및 고주파수로 동작할 경우 high가 되며, 상기 제어부(310)는 상기 선택 신호(SEL)가 high일 경우 상기 입력 클럭(INT_CLK)을 디렉트 패스 블럭(334)으로 출력한다. 다시 말해, 상기 제어부(310)는 반도체 메모리 장치가 저전압 및 고주파수로 동작할 경우 상기 입력 클럭(INT_CLK)이 디렉트 패스 블럭(334)을 통해 전송되도록 제어하고, 그 이외의 경우, 예컨대 저전압 및 저주파, 고전압 및 고주파, 고전압 및 저주파일 경우에는 상기 입력 클럭(INT_CLK)이 RC 딜레이 블럭(332)을 통해 전송되도록 제어한다.
상기 RC 딜레이 블럭(332)은 전술한 바와 같이 제 1 전송부로서 RC 딜레이 경로를 포함하며, 저전압 및 저주파, 고전압 및 고주파, 고전압 및 저주파일 경우 상기 제어부(332)로부터 입력 클럭(INT_CLK)을 입력받아 출력부(340)로 제 1 전송 클럭(CLK_TM)을 출력한다.
상기 디렉트 패스 블럭(334)은 전술한 바와 같이 제 2 전송부로서 인버터 체인 경로를 포함하며, 저전압 및 고주파수일 경우 상기 제어부(332)로부터 입력 클럭(INT_CLK)을 입력받아 출력부(340)로 제 2 전송 클럭(CLK_DI)을 출력한다.
상기 출력부(340)는, 상기 제어부(310)로부터 선택 신호(SEL)를 입력받고, 상기 RC 딜레이 블럭(332)으로부터 제 1 전송 클럭(CLK_TM)을 입력받으며, 상기 디렉트 패스 블럭(334)으로부터 제 2 전송 클럭(CLK_DI)을 입력받는다. 그리고, 상기 출력부(340)는, 상기 선택 신호(SEL)에 의해 상기 제 1 전송 클럭(CLK_TM)과 상기 제 2 전송 클럭(CLK_DI) 중 하나의 클럭을 선택하고, 상기 선택한 클럭을 출력 클럭(CLK_OUT)으로 하여 내부 소자들로 출력한다. 즉, 상기 출력부(340)는 다중화기(multiplexer)로서 상기 RC 딜레이 블럭(332)의 제 1 전송 클럭(CLK_TM)과 상기 디렉트 패스 블럭(334)의 제 2 전송 클럭(CLK_DI)을 선택 신호(SEL)에 의해 다중화하여 내부 소자들로 출력한다. 여기서, 상기 출력 클럭(CLK_OUT)의 파형은 도 4에 도시한 바와 같다.
도 4는 본 발명의 실시 예에 따른 반도체 메모리 장치에서 클럭 전송 장치의 동작 파형을 도시한 도면이다.
도 4를 참조하면, 상기 클럭 전송 장치의 출력부(340)는, 반도체 메모리 장치가 고전압 및 저주파수(VDD_DET=high & Freq_DET=low)(410), 고전압 및 고주파수(VDD_DET=high & Freq_DET=high)(420), 저전압 및 저주파수(VDD_DET=low & Freq_DET=low)(430)로 동작할 경우 선택 신호(SEL)에 의해 상기 RC 딜레이 블럭(332)의 제 1 전송 클럭(CLK_TM)을 출력 클럭(CLK_OUT)으로 출력하고, 반도체 메모리 장치가 저전압 및 고주파수(VDD=low & Frequency=high)(440)로 동작할 경우에는 선택 신호(SEL)에 의해 상기 디렉트 패스 블럭(334)의 제 2 전송 클럭(CLK_DI)을 출력 클럭(CLK_OUT)으로 출력한다.
이렇게 본 발명의 실시 예에 따른 클럭 전송 장치는, 반도체 메모리 장치의 동작 전압 및 동작 주파수에 상응하여 각각 상이한 전송 경로를 통해 클럭 발생부로부터 입력받은 클럭을 전송, 다시 말해 반도체 메모리 장치가 고전압 및 저주파수, 고전압 및 고주파수, 저전압 및 저주파수로 동작할 경우에는 RC 성분의 영향이 적음으로 RC 딜레이 경로를 통해 내부 소자들로 클럭을 전송하고, 반도체 메모리 장치가 저전압 및 고주파수로 동작할 경우에는 RC 성분의 영향이 큼으로 인버터 체인 경로를 통해 내부 소자들로 클럭을 전송한다. 그에 따라, 클럭의 왜곡 및 상쇄를 방지하고, RC 딜레이 경로를 통해 반도체 패키징 테스트시 입출력 파라미터들, 예컨대 tAC, tDQSS, tDQSCK 등을 조절하여 반도체 페키지 테스트를 용이하게 수행할 수 있다. 그러면 도 5를 참조하여 본 발명의 실시 예에 따른 반도체 메모리 장치에서 클럭 전송 장치의 동작 과정을 보다 구체적으로 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 반도체 메모리 장치에서 클럭 전송 장치의 동작 과정을 개략적으로 도시한 도면이다.
도 5를 참조하면, 상기 클럭 전송 장치는 510단계에서 반도체 메모리 장치의 동작 주파수 및 동작 전압을 검출한다. 이때, 상기 검출한 동작 주파수 및 동작 전압에 상응하여 반도체 메모리 장치의 동작 주파수가 고주파수 또는 저주파수인지, 그리고 동작 전압이 고전압 또는 저전압인지 확인한다. 그런 다음, 520단계에서 상기 반도체 장치의 동작 주파수 및 동작 전압에 상응하여 선택 신호를 생성한다.
다음으로, S530단계에서 클럭 발생부로부터 입력된 클럭을 전송하기 위한 전송 경로를 상기 선택 신호에 상응하여 결정한다. 여기서, 상기 클럭은, 전술한 바와 같이 반도체 메모리 장치가 고전압 및 저주파수, 고전압 및 고주파수, 저전압 및 저주파수로 동작할 경우에는 RC 딜레이 경로를 통해 내부 소자들로 클럭을 전송하도록 결정하고, 반도체 메모리 장치가 저전압 및 고주파수로 동작할 경우에는 인버터 체인 경로를 통해 내부 소자들로 클럭을 전송하도록 결정한다.
그리고, S540단계에서 상기 결정한 전송 경로를 통해 클럭을 내부 소자들로 전송한다. 이때, 반도체 메모리 장치의 동작 전압 및 동작 주파수에 상응하여 클럭이 서로 상이한 전송 경로를 통해 내부 소자들로 전송됨에 따라 정상 클럭이 내부 소자들로 입력된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 일반적인 반도체 메모리 장치에서 클럭 전송 장치를 개략적으로 도시한 도면,
도 2는 일반적인 반도체 메모리 장치에서 클럭 전송 장치의 동작 파형을 도시한 도면,
도 3은 본 발명의 실시 예에 따른 반도체 메모리 장치에서 클럭 전송 장치의 구조를 개략적으로 도시한 도면,
도 4는 본 발명의 실시 예에 따른 반도체 메모리 장치에서 클럭 전송 장치의 동작 파형을 도시한 도면,
도 5는 본 발명의 실시 예에 따른 반도체 메모리 장치에서 클럭 전송 장치의 동작 과정을 개략적으로 도시한 도면.

Claims (12)

  1. 반도체 메모리 장치에서 클럭 전송 장치에 있어서,
    상기 반도체 메모리 장치의 동작 전압을 검출하는 전압 검출부와,
    상기 반도체 메모리 장치의 동작 주파수를 검출하는 주파수 검출부와,
    상기 클럭의 전송 경로를 제공하는 제 1 및 제 2 전송부와,
    상기 동작 전압 및 상기 동작 주파수에 상응하여 클럭 발생부로부터 발생되는 클럭을 상기 제 1 전송부와 상기 제 2 전송부 중 하나의 전송부로 전송하는 제어부를 포함하며,
    상기 제어부는 상기 동작 전압이 임계 전압보다 작고 상기 동작 주파수가 임계 주파수보다 클 경우 상기 클럭을 상기 제 2 전송부로 전송함을 특징으로 하는 클럭 전송 장치.
  2. 제 1 항에 있어서,
    상기 제 1 전송부는, RC 딜레이 경로를 포함하고, 상기 제 2 전송부는 다수의 인버터들이 직렬로 연결된 인버터 체인 경로를 포함함을 특징으로 하는 클럭 전송 장치.
  3. 제 1 항에 있어서,
    상기 전압 검출부는 상기 동작 전압과 상기 임계 전압을 비교하여 전압 검출값을 출력하고, 상기 주파수 검출부는 상기 동작 주파수와 상기 임계 주파수를 비교하여 주파수 검출값을 출력함을 특징으로 하는 클럭 전송 장치.
  4. 제 3 항에 있어서, 상기 제어부는,
    상기 전압 검출값과 상기 주파수 검출값을 입력받고, 상기 전압 검출값에 상응하여 상기 동작 전압이 저전압이고 상기 주파수 검출값에 상응하여 상기 동작 주파수가 고주파수일 경우 상기 클럭을 상기 제 2 전송부로 전송함을 특징으로 하는 클럭 전송 장치.
  5. 제 3 항에 있어서, 상기 제어부는,
    상기 전압 검출값과 상기 주파수 검출값을 입력받아 선택 신호를 생성하고, 상기 선택 신호에 상응하여 상기 클럭을 상기 하나의 전송부로 전송함을 특징으로 하는 클럭 전송 장치.
  6. 제 5 항에 있어서, 상기 제어부는,
    상기 전압 검출값을 입력받는 제 1 인버터와,
    상기 주파수 검출값과 상기 제 1 인버터의 출력을 입력받는 제 1 낸드 게이트와,
    상기 제 1 낸드 게이트의 출력을 입력받아 상기 선택 신호를 출력하는 제 2 인버터와,
    상기 클럭과 상기 선택 신호를 입력받아 상기 클럭을 상기 제 1 전송부로 출력하는 노아 게이트와,
    상기 클럭과 상기 선택 신호를 입력받는 제 2 낸드 게이트와,
    상기 제 2 낸드 게이트의 출력을 입력받아 상기 클럭을 상기 제 2 전송부로 출력하는 제 3 인버터를 포함함을 특징으로 하는 클럭 전송 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 선택 신호를 수신하고, 상기 선택 신호에 상응하여 상기 제 1 전송부로부터 출력된 제 1 전송 클럭과 상기 제 2 전송부로부터 출력된 제 2 전송 클럭 중 하나의 전송 클럭을 선택하고, 상기 선택한 전송 클럭을 출력하는 출력부를 더 포함함을 특징으로 하는 클럭 전송 장치.
  8. 제 7 항에 있어서, 상기 출력부는,
    상기 선택 신호에 의해 상기 제 1 전송 클럭과 상기 제 2 전송 클럭을 다중화하여 출력함을 특징으로 하는 클럭 전송 장치.
  9. 제 7 항에 있어서, 상기 출력부는,
    상기 선택 신호를 입력받는 인버터와,
    상기 인버터의 출력과 상기 제 1 전송 클럭을 입력받는 제 1 낸드 게이트와,
    상기 인버터의 출력과 상기 제 2 전송 클럭을 입력받는 제 2 낸드 게이트와,
    상기 제 1 낸드 게이트와 상기 제 2 낸드 게이트의 출력을 입력받아 상기 선택한 전송 클럭을 출력하는 제 3 낸드 게이트를 포함함을 특징으로 하는 클럭 전송 장치.
  10. 반도체 메모리 장치에서 클럭 전송 방법에 있어서,
    상기 반도체 메모리 장치의 동작 전압과 동작 주파수를 검출하는 과정과,
    상기 검출한 동작 전압 및 동작 주파수를 미리 설정된 임계값들과 비교하여 상기 동작 전압의 저전압 및 상기 동작 주파수의 고주파수를 확인하는 과정과,
    상기 확인 결과에 상응하여 클럭의 전송 경로를 결정하는 과정과,
    상기 결정한 전송 경로를 통해 상기 반도체 메모리 장치의 내부 소자들로 상 기 클럭을 전송하는 과정을 포함하는 클럭 전송 방법.
  11. 제 10 항에 있어서,
    상기 전송 경로를 결정하는 과정은, 상기 동작 전압이 저전압이고 상기 동작 주파수가 고주파수일 경우 상기 클럭의 전송 경로를 다수의 인버터들이 직렬로 연결된 인버터 체인 경로로 결정함을 특징으로 하는 클럭 전송 방법.
  12. 제 11 항에 있어서, 상기 전송 경로를 결정하는 과정은,
    상기 동작 전압이 고전압이거나 상기 동작 주파수가 저주파수일 경우 상기 클럭의 전송 경로를 RC 딜레이 경로로 결정함을 특징으로 하는 클럭 전송 방법.
KR1020080123330A 2008-12-05 2008-12-05 반도체 메모리 장치에서 클럭 전송 장치 및 방법 KR101025756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080123330A KR101025756B1 (ko) 2008-12-05 2008-12-05 반도체 메모리 장치에서 클럭 전송 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080123330A KR101025756B1 (ko) 2008-12-05 2008-12-05 반도체 메모리 장치에서 클럭 전송 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100064745A KR20100064745A (ko) 2010-06-15
KR101025756B1 true KR101025756B1 (ko) 2011-04-04

Family

ID=42364305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080123330A KR101025756B1 (ko) 2008-12-05 2008-12-05 반도체 메모리 장치에서 클럭 전송 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101025756B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060003243A (ko) * 2004-07-05 2006-01-10 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
KR20080098761A (ko) * 2007-05-07 2008-11-12 삼성전자주식회사 반도체 메모리 장치 및 그 테스트 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060003243A (ko) * 2004-07-05 2006-01-10 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
KR20080098761A (ko) * 2007-05-07 2008-11-12 삼성전자주식회사 반도체 메모리 장치 및 그 테스트 방법

Also Published As

Publication number Publication date
KR20100064745A (ko) 2010-06-15

Similar Documents

Publication Publication Date Title
US7759998B2 (en) Timing adjustment circuit
US9025410B2 (en) Semiconductor memory devices and semiconductor system having parameters, and methods of testing the same
US20060203577A1 (en) Data output controller in semiconductor memory device and control method thereof
US8766686B2 (en) Semiconductor device and method for driving the same
US7053686B2 (en) Data strobe circuit using clock signal
US6452849B1 (en) Semiconductor device with test mode for performing efficient calibration of measuring apparatus
US8169842B2 (en) Skew detector and semiconductor memory device using the same
TWI473104B (zh) 用於測試設定／保留時間之裝置及方法
US9767917B2 (en) Mitigation scheme for SRAM functionality
KR101025756B1 (ko) 반도체 메모리 장치에서 클럭 전송 장치 및 방법
KR100962016B1 (ko) 지연 라인 제어 장치 및 이를 이용한 지연 고정 루프 회로
US7123540B2 (en) Semiconductor device having delay-locked loop and test method thereof
US7821847B2 (en) Circuit and method for controlling slew rate of data output circuit in semiconductor memory device
US9747113B2 (en) Semiconductor device and semiconductor system including the same
KR101034036B1 (ko) 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법
US9311974B1 (en) Input/output strobe pulse control circuit and semiconductor memory device including the same
US20080310574A1 (en) Semiconductor memory device
US20080238490A1 (en) Semiconductor device and method for driving the same
TWI494946B (zh) 設置在記憶體裝置中且具有寬頻應用特性的延遲鎖定迴路系統以及動態改變設置在記憶體裝置中且具有寬頻應用特性之延遲鎖定迴路系統中的延遲電路的供應電壓的方法
KR100859833B1 (ko) 반도체 메모리 장치
KR20070087456A (ko) 입출력 센스앰프 구동회로 및 이를 구비하는 반도체 메모리장치
KR20080001977A (ko) 반도체 메모리 장치의 데이터 출력 회로
US8866518B2 (en) Power tracking circuit and semiconductor apparatus including the same
KR100576833B1 (ko) 반도체 메모리 장치의 지연 회로
KR100930418B1 (ko) 데이터 레지스터 제어 회로 및 이를 포함하는 데이터 레지스터 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee