KR20140126145A - 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법 - Google Patents

반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법 Download PDF

Info

Publication number
KR20140126145A
KR20140126145A KR20130044319A KR20130044319A KR20140126145A KR 20140126145 A KR20140126145 A KR 20140126145A KR 20130044319 A KR20130044319 A KR 20130044319A KR 20130044319 A KR20130044319 A KR 20130044319A KR 20140126145 A KR20140126145 A KR 20140126145A
Authority
KR
South Korea
Prior art keywords
pads
pad
controller
group
data
Prior art date
Application number
KR20130044319A
Other languages
English (en)
Inventor
이현우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130044319A priority Critical patent/KR20140126145A/ko
Priority to US14/019,149 priority patent/US9166572B2/en
Publication of KR20140126145A publication Critical patent/KR20140126145A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

반도체 장치 및 그의 구동방법에 관한 것으로, 복수의 패드; 복수의 패드에 접속되며 복수의 인에이블신호에 응답하여 인에이블되는 복수의 데이터 입출력부; 및 MRS(Mode Register Set) 코드와 그룹정보에 응답하여 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하고 그 그룹핑결과에 대응하는 복수의 인에이블신호를 생성하기 위한 그룹 프로그래밍부를 포함하는 반도체 장치가 제공된다.

Description

반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법{SEMICONDUCTOR DEVICE, SEMICONDUCTOR SYSTEM WITH THE SEMICONDUCTOR DEVICE AND METHOD OF DRIVING THE SEMICONDUCTOR SYSTEM}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법에 관한 것이다.
일반적으로, 반도체 장치는 안정적인 데이터 입출력 동작을 위하여 데이터 입출력부를 구비한다. 데이터 입출력부는 외부로부터 입력된 데이터를 내부 환경에 적합한 신호로 변환하고 내부에서 출력되는 데이터를 외부 환경에 적합한 신호로 변환하는 역할을 수행한다.
도 1에는 종래기술에 따른 반도체 장치가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 반도체 장치(10)는 외부 컨트롤러(도면에 미도시)와 접속되는 복수의 패드(DQ0 ~ DQ7)와, 복수의 패드(DQ0 ~ DQ7)와 1대 1로 접속되며 복수의 패드(DQ0 ~ DQ7)를 매개하여 외부 컨트롤러와 복수의 데이터(INDATA<0:7>, OUTDATA<0:7>)를 주고 받기 위한 복수의 데이터 입출력부(11)와, 복수의 데이터 입출력부(110)를 인에이블시키기 위한 공통 인에이블신호(EN)를 생성하기 위한 제어부(13)를 포함한다.
이하, 상기와 같은 구성을 가지는 반도체 장치(10)의 동작을 설명한다.
제어부(13)가 공통 인에이블신호(EN)를 활성화하면, 복수의 데이터 입출력부(11)는 동시에 인에이블되어, 복수의 패드(DQ0 ~ DQ7)를 매개하여 복수의 데이터(INDATA<0:7>, OUTDATA<0:7>)를 동시에 입출력한다.
그러나, 상기와 같은 반도체 장치(10)는 복수의 패드(DQ0 ~ DQ7) 중 인접한 패드를 통해 입출력되는 데이터 사이에 크로스토크(crosstalk)가 발생하는 문제점이 있다. 크로스토크는 채널 사이에서 발생하는 신호 간섭 현상을 말하며, 특히 신호가 천이(transition)될 때 발생한다.
또한, 반도체 장치(10)는 복수의 데이터 입출력부(11)가 공통 인에이블신호(EN)에 의해 동시에 제어되므로, 복수의 패드(DQ0 ~ DQ7) 중 일부의 패드를 통해 데이터를 입출력할 때 불필요한 전력 낭비를 초래하는 문제점이 있다.
본 발명은 데이터 입출력시 크로스토크(crosstalk)가 최소화된 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법을 제공한다.
또한, 본 발명은 데이터 입출력시 크로스토크(crosstalk) 및 전력 소모가 최소화된 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법을 제공한다.
본 발명의 일 측면에 따르면, 본 발명은 복수의 패드; 복수의 패드에 접속되며 복수의 인에이블신호에 응답하여 인에이블되는 복수의 내부회로; 및 MRS(Mode Register Set) 코드와 그룹정보에 응답하여 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하고 그 그룹핑결과에 대응하는 복수의 인에이블신호를 생성하기 위한 그룹 프로그래밍부를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 본 발명은 복수의 패드; 복수의 패드와 1대 1로 접속되며 복수의 버퍼 인에이블신호에 의해 인에이블되는 복수의 데이터 입출력부; 예정된 MRS(Mode Register Set) 코드와 어드레스를 디코딩하여 래치 인에이블신호와 선택신호를 생성하기 위한 디코더; 래치 인에이블신호에 응답하여 서로 다른 그룹정보를 래치하기 위한 복수의 래치그룹; 및 복수의 래치그룹에 각각 래치된 그룹정보를 선택신호에 따라 선택하여 복수의 버퍼 인에이블신호로써 출력하기 위한 복수의 다중화부를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 본 발명은 복수의 패드; 지연코드와 클럭에 응답하여, 복수의 패드를 통해 입력된 복수의 데이터를 패드 그룹별로 상이한 시점에 내부회로로 전달하기 위한 입력회로; 및 MRS(Mode Register Set) 코드와 그룹정보에 응답하여 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하고 그 그룹핑결과에 대응하는 지연코드를 생성하기 위한 그룹 프로그래밍부를 포함할 수 있다. 여기서, 복수의 데이터는 패드 그룹별로 예정된 시간차를 두고 입력될 수 있다.
본 발명의 또 다른 측면에 따르면, 본 발명은 복수의 패드; 복수의 지연 클럭에 응답하여, 복수의 패드를 통해 입력된 복수의 데이터를 패드 그룹별로 상이한 시점에 내부회로로 전달하기 위한 복수의 입력부; 예정된 MRS(Mode Register Set) 코드와 어드레스를 디코딩하여 래치 인에이블신호를 생성하기 위한 디코더; 래치 인에이블신호에 응답하여 패드 그룹별로 상이한 그룹정보를 래치하기 위한 복수의 래치그룹; 및 복수의 래치그룹으로부터 출력되는 각각의 지연코드에 응답하여 클럭을 패드 그룹별로 상이한 지연시간만큼 지연시켜 복수의 지연 클럭으로써 출력하기 위한 복수의 지연부를 포함할 수 있다. 여기서, 복수의 데이터는 패드 그룹별로 예정된 시간차를 두고 입력될 수 있다.
본 발명의 또 다른 측면에 따르면, 본 발명은 컨트롤러; 및 프로그램 모드시 컨트롤러의 제어에 따라 자신에게 구비된 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하고, 노말 모드시 복수의 패드 그룹 중 어느 하나의 패드 그룹을 통해 컨트롤러와 데이터를 주고 받는 반도체 장치를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 본 발명은 컨트롤러; 및 프로그램 모드시 컨트롤러의 제어에 따라 자신에게 구비된 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하고, 노말 모드시 컨트롤러의 제어에 따라 패드 그룹별로 예정된 시간차를 두고 컨트롤러로부터 데이터를 입력받거나 또는 컨트롤러로 데이터를 출력하는 반도체 장치를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 본 발명은 컨트롤러와, 상기 컨트롤러의 제어에 따라 상기 컨트롤러와 데이터를 주고 받는 반도체 장치를 포함하는 반도체 시스템의 구동방법에 있어서, 프로그램 모드시 반도체 장치가 컨트롤러의 제어에 따라 컨트롤러로부터 순차적으로 전송된 복수의 그룹정보 - 반도체 장치에 구비된 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하기 위한 정보를 포함함 - 를 복수의 래치그룹에 순차적으로 래치하는 단계; 및 노말 모드시 반도체 장치가 컨트롤러의 제어에 따라 복수의 래치그룹 중 어느 하나에 래치된 그룹정보에 기초하여 복수의 패드와 1대 1로 접속된 복수의 입출력부를 패드 그룹별로 인에이블시키는 단계를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 본 발명은 컨트롤러와, 컨트롤러의 제어에 따라 컨트롤러와 데이터를 주고 받는 반도체 장치를 포함하는 반도체 시스템의 구동방법에 있어서, 프로그램 모드시 반도체 장치가 컨트롤러의 제어에 따라 컨트롤러로부터 순차적으로 전송된 복수의 그룹정보 - 상기 반도체 장치에 구비된 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하기 위한 정보를 포함함 - 를 복수의 래치그룹에 순차적으로 래치하는 단계; 및 노말 모드시 반도체 장치가 컨트롤러의 제어에 따라 복수의 래치그룹에 래치된 그룹정보에 기초하여 패드 그룹별로 예정된 시간차를 두고 컨트롤러로부터 데이터를 입력받거나 또는 컨트롤러로 데이터를 출력하는 단계를 포함할 수 있다.
패드 그룹별로 데이터를 입출력함으로써 데이터 입출력시 크로스토크(crosstalk)가 최소화되는 효과가 있다.
또한, 데이터 입출력시 복수의 데이터 입출력부의 인에이블 여부를 패드 그룹별로 제어함으로써 전력 소모가 최소화되는 효과가 있다.
도 1은 종래기술에 따른 반도체 장치의 블록 구성도이다.
도 2는 본 발명의 제1 실시예에 따른 반도체 시스템의 블록 구성도이다.
도 3은 도 2에 도시된 반도체 장치의 블록 구성도이다.
도 4는 도 3에 도시된 그룹 프로그래밍부의 내부 구성도이다.
도 5는 본 발명의 제1 실시예에 따른 반도체 장치의 구동방법을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 제2 실시예에 따른 반도체 시스템의 블록 구성도이다.
도 7은 도 6에 도시된 반도체 장치의 블록 구성도이다.
도 8은 도 6에 도시된 데이터 입출력부와 그룹 프로그래밍부의 내부 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예에서는 반도체 장치가 8개의 패드를 포함하며 그 8개의 패드를 2개의 패드 그룹으로 그룹핑하는 것을 예로 들어 설명한다.
도 2에는 본 발명의 제1 실시예에 따른 반도체 시스템이 블록 구성도로 도시되어 있다.
도 2를 참조하면, 반도체 시스템은 컨트롤러(100)와, 프로그램 모드시 컨트롤러(100)의 제어에 따라 자신에게 구비된 8개의 패드를 2개의 패드 그룹으로 그룹핑하고, 노말 모드시 2개 패드 그룹 중 어느 하나를 통해 컨트롤러(100)와 데이터(DATA)를 주고 받는 반도체 장치(200)를 포함한다.
여기서, 컨트롤러(100)는 프로그램 모드시 패드 그룹핑을 위한 정보신호(CMDD, ADDR, GRPM)를 반도체 장치(200)에게 제공하며, 노말 모드시 1개의 패드 그룹에 대응하는 채널을 통해 반도체 장치(200)와 데이터(DATA)를 주고 받는다. 여기서, 정보신호(CMDD, ADDR, GRPM)는 커맨드(CMDD), 어드레스(ADDR), 그룹정보(GRPM)를 포함한다. 한편, 컨트롤러(100)는 프로그램 모드시 그룹정보(GRPM)를 데이터(DATA)를 입출력하기 위한 채널을 통해 반도체 장치(200)에게 제공할 수 있다.
도 3에는 도 2에 도시된 반도체 장치(200)가 블록 구성도로 도시되어 있다.
도 3을 참조하면, 반도체 장치(200)는 제1 내지 제8 패드(DQ0 ~ DQ7)와, 제1 내지 제8 패드(DQ0 ~ DQ7)에 1대 1로 접속되며 제1 내지 제8 버퍼 인에이블신호(EN<0:7>)에 의해 인에이블되는 제1 내지 제8 데이터 입출력부(210)와, MRS(Mode Register Set) 코드(MRS), 특정 어드레스(ADD) 및 그룹정보(INDATA<0:7>)에 응답하여 제1 내지 제8 패드(DQ0 ~ DQ7)를 2 개의 패드 그룹으로 그룹핑하고 그 그룹핑결과에 대응하는 제1 내지 제8 버퍼 인에이블신호(EN<0:7>)를 생성하기 위한 그룹 프로그래밍부(220)를 포함한다.
여기서, 제1 내지 제8 데이터 입출력부(210)는 노말 모드시 제1 내지 제8 패드(DQ0 ~ DQ7)와 내부회로(도면에 미도시) 사이에서 제1 내지 제8 데이터(INDATA<0:7>, OUTDATA<0:7>)를 입출력하고, 프로그램 모드시 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 입력된 그룹정보(GRPM)를 그룹 프로그래밍부(220)에게 전달한다. 이하에서는 제1 내지 제8 데이터(INDATA<0:7>)와 그룹정보(INDATA<0:7>)를 동일한 신호명으로 기재하고, 다만 앞서 설명한 바와 같이 노말 모드시에 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 입력되는 신호(DATA)는 제1 내지 제8 데이터(INDATA<0:7>)이고 프로그램 모드시에 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 입력되는 신호(GRPM)는 그룹정보(INDATA<0:7>)임에 유의한다. 여기서, 그룹정보(INDATA<0:7>)는 제1 내지 제8 패드(DQ0 ~ DQ7)를 제1 및 제2 패드 그룹으로 그룹핑하기 위한 정보를 포함한다. 참고로, 제1 및 제2 패드 그룹은 제1 내지 제8 패드(DQ0 ~ DQ7) 중 서로 인접하지 않은 패드들을 포함한다. 예컨대, 제1 패드 그룹은 제1 내지 제8 패드(DQ0 ~ DQ7) 중 홀수 번째 패드(DQ0, DQ2, DQ4, DQ6)를 포함하고, 제2 패드 그룹은 제1 내지 제8 패드(DQ0 ~ DQ7) 중 짝수 번째 패드(DQ1, DQ3, DQ5, DQ7)를 포함한다.
도 4에는 도 3에 도시된 그룹 프로그래밍부(220)의 내부 구성도가 도시되어 있다.
도 4를 참조하면, MRS 코드(MRS)와 특정 어드레스(ADD)를 디코딩하여 제1 및 제2 래치 인에이블신호(LEN<0:1>)와 선택신호(SEL)를 생성하기 위한 디코더(221)와, 제1 및 제2 래치 인에이블신호(LEN<0:1>)에 응답하여 서로 다른 그룹정보(INDATA<0:7>)를 래치하기 위한 제1 및 제2 래치그룹(223_00 ~ 223_07)(223_10 ~ 223_17)과, 선택신호(SEL)에 따라 제1 및 제2 래치그룹(223_00 ~ 223_07)(223_10 ~ 223_17)에 래치된 제1 및 제2 그룹정보(GRP0<0> ~ GRP7<0>)(GRP0<1> ~ GRP7<1>) 중 어느 하나를 선택하여 제1 내지 제8 버퍼 인에이블신호(EN<0:7>)로써 출력하기 위한 제1 내지 제8 다중화부(225_0 ~ 225_7)를 포함한다.
여기서, 디코더(221)는 MRS 코드(MRS)가 활성화된 경우에 한하여 특정 어드레스(ADD)에 대응하는 제1 및 제2 래치 인에이블신호(LEN<0:1>)와 선택신호(SEL)를 생성한다. 여기서, MRS 코드(MRS)는 컨트롤러(100)로부터 제공된 커맨드(CMDD)와 어드레스(ADDR)의 조합에 의해 생성될 수 있으며, 특정 어드레스(ADD)는 어드레스(ADDR)에 포함된 신호일 수 있다. 한편, 디코더(221)는 공지공용의 기술이므로 자세한 설명은 생략하기로 한다.
그리고, 제1 및 제2 래치그룹(223_00 ~ 223_07)(223_10 ~ 223_17)은 제1 및 제2 래치 인에이블신호(LEN<0:1>)에 응답하여 선택적으로 인에이블되어 제1 내지 제8 데이터 입출력부(210)를 통해 전달된 그룹정보(INDATA<0:7>)를 선택적으로 래치한다. 예컨대, 제1 래치그룹(223_00 ~ 223_07)은 제1 래치 인에이블신호(LEN<0>)가 활성화된 경우에 제1 내지 제8 데이터 입출력부(210)를 통해 전달된 그룹정보(INDATA<0:7>)를 래치하고, 제2 래치그룹(223_10 ~ 223_17)은 제2 래치 인에이블신호(LEN<1>)가 인에이블된 경우에 제1 내지 제8 데이터 입출력부(210)를 통해 전달된 그룹정보(INDATA<0:7>)를 래치한다.
또한, 제1 내지 제8 다중화부(225_0 ~ 225_7)는 래치그룹의 그룹 개수에 대응하는 입력을 가진다. 예컨대, 제1 내지 제8 다중화부(225_0 ~ 225_7)는 제1 및 제2 래치그룹(223_00 ~ 223_07)(223_10 ~ 223_17)에 대응하여 2개의 입력을 가지는 2:1 먹스(MUX)를 포함한다.
이하, 상기와 같은 구성을 가지는 본 발명의 제1 실시예에 따른 반도체 시스템의 구동방법을 설명한다.
본 발명의 실시예는 프로그램 모드에 따른 동작과 노말 모드에 따른 동작으로 나누어 설명한다.
먼저, 프로그램 모드에 따라 제1 내지 제8 패드(DQ0 ~ DQ7)가 제1 및 제2 패드 그룹(DQ0, DQ2, DQ4, DQ6)(DQ1, DQ3, DQ5, DQ7)으로 그룹핑되는 과정을 도 4를 참조하여 설명한다.
도 4에는 본 발명의 제1 실시예에 따른 반도체 시스템의 구동방법에서 프로그램 모드에 따른 동작을 설명하기 위한 타이밍도가 도시되어 있다.
도 4를 참조하면, 컨트롤러(100)는 프로그램 모드에 따른 정보신호(CMDD, ADDR, GRPM)를 반도체 장치(200)에게 제공한다. 그리고, 반도체 장치(200)는 정보신호(CMDD, ADDR, GRPM)에 응답하여 패드 그룹핑 동작을 실시하며, 그 자세한 내용은 다음과 같다.
도면에는 미도시되어 있지만, 커맨드(CMDD)와 어드레스(ADDR)의 조합에 의해 예정된 MRS 코드(MRS)가 반도체 장치(200)의 내부에서 생성되면, 디코더(221)는 예정된 MRS 코드(MRS)와 특정 어드레스(ADD)에 응답하여 제1 및 제2 래치그룹(223_00 ~ 223_07)(223_10 ~ 223_17) 중 어느 하나를 선택하기 위한 제1 및 제2 래치 인에이블신호(LEN<0:1>)를 생성한다. 예컨대, 예정된 MRS 코드(MRS)가 활성화되고 제1 래치그룹(223_00 ~ 223_07)을 선택하기 위한 특정 어드레스(ADD)가 인가되면 디코더(221)는 제1 래치 인에이블신호(LEN<0>)를 활성화하고, 또는 예정된 MRS 코드(MRS)가 활성화되고 제2 래치그룹(223_10 ~ 223_17)을 선택하기 위한 특정 어드레스(ADD)가 인가되면 디코더(221)는 제2 래치 인에이블신호(LEN<1>)를 활성화한다.
일단, 디코더(221)는 예정된 MRS 코드(MRS)가 활성화되고 제1 래치그룹(223_00 ~ 223_07)을 선택하기 위한 특정 어드레스(ADD)가 입력됨에 따라 제1 래치 인에이블신호(LEN<0>)를 활성화한다.
그러면, 제1 래치그룹(223_00 ~ 223_07)은 제1 내지 제8 패드(DQ0 ~ DQ7)와 제1 내지 제8 데이터 입출력부(210)를 통해 입력된 그룹정보(INDATA<0:7>)를 래치한다. 이때, 그룹정보(INDATA<0:7>)는 제1 내지 제8 패드(DQ0 ~ DQ7) 중에서 4개의 패드를 그룹핑하기 위한 정보로, 그룹정보(INDATA<0:7>)에 포함된 데이터 신호들 중 예정된 논리 레벨의 신호가 입력된 패드끼리 그룹핑된다. 예컨대, 제1 패드(DQ0), 제3 패드(DQ2), 제5 패드(DQ4) 및 제7 패드(DQ6)를 통해 인가된 그룹정보(INDATA<0, 2, 4, 6>)가 논리 로우 레벨이고, 제2 패드(DQ1), 제4 패드(DQ3), 제6 패드(DQ5) 및 제8 패드(DQ7)를 통해 인가된 그룹정보(INDATA<1, 3, 5, 7>)가 논리 하이 레벨이면, 제1 패드(DQ0), 제3 패드(DQ2), 제5 패드(DQ4) 및 제7 패드(DQ6)가 제1 패드 그룹으로 그룹핑된다.
계속해서, 예정된 MRS 코드(MRS)가 활성화되고 제2 래치그룹(223_10 ~ 223_17)을 선택하기 위한 특정 어드레스(ADD)가 입력되면, 디코더(221)는 제2 래치 인에이블신호(LEN<1>)를 활성화한다.
그러면, 제2 래치그룹(223_10 ~ 223_17)은 제1 내지 제8 패드(DQ0 ~ DQ7)와 제1 내지 제8 데이터 입출력부(210)를 통해 입력된 그룹정보(INDATA<0:7>)를 래치한다. 이때, 그룹정보(INDATA<0:7>)에 포함된 데이터 신호들 중 예정된 논리 레벨의 신호가 입력된 패드끼리 그룹핑된다. 예컨대, 제1 패드(DQ0), 제3 패드(DQ2), 제5 패드(DQ4) 및 제7 패드(DQ6)를 통해 인가된 그룹정보(INDATA<0, 2, 4, 6>)가 논리 하이 레벨이고, 제2 패드(DQ1), 제4 패드(DQ3), 제6 패드(DQ5) 및 제8 패드(DQ7)를 통해 인가된 그룹정보(INDATA<1, 3, 5, 7>)가 논리 로우 레벨이면, 제2 패드(DQ1), 제4 패드(DQ3), 제6 패드(DQ5) 및 제8 패드(DQ7)가 제2 패드 그룹으로 그룹핑된다.
정리하면, 프로그램 모드시에는 예정된 MRS 코드(MRS)와 특정 어드레스(ADD)에 응답하여 컨트롤러(100)로부터 서로 다른 시점에 인가된 그룹정보(INDATA<0:7>)가 제1 및 제2 래치그룹(223_00 ~ 223_07)(223_10 ~ 223_17)에 각각 래치된다.
다음, 노말 모드에 따라 제1 내지 제8 데이터(INDATA<0:7>, OUTDATA<0:7>)가 입출력되는 과정을 설명한다.
도면에는 도시되지 않았지만, 컨트롤러(100)가 제1 패드 그룹(DQ0, DQ2, DQ4, DQ6)에 대응하는 채널을 통해 데이터(DATA)를 동시에 전송하면, 제1 내지 제8 다중화부(225_0 ~ 225_7)는 디코더(221)의 제어에 따라 제1 래치그룹(223_00 ~ 223_07)에 래치된 제1 그룹정보(GRP0<0> ~ GRP7<0>)를 선택하여 제1 내지 제8 버퍼 인에이블신호(EN<0:7>)로써 출력한다. 이때, 디코더(221)는 컨트롤러(100)의 제어에 따라 동작될 수 있다.
그러면, 제1 내지 제8 데이터 입출력부(210) 중에서 제1 패드 그룹(DQ0, DQ2, DQ4, DQ6)에 대응하는 제1, 제3, 제5 및 제7 데이터 입출력부는 인에이블되어 데이터 입출력 동작을 수행하고, 제2 패드 그룹(DQ1, DQ3, DQ5, DQ7)에 대응하는 제2, 제4, 제6 및 제8 데이터 입출력부는 디스에이블된다.
한편, 제2 패드 그룹(DQ1, DQ3, DQ5, DQ7)을 통해 외부 데이터가 입력되면, 제1 내지 제8 다중화부(225_0 ~ 225_7)는 디코더(221)의 제어에 따라 제2 래치그룹(223_10 ~ 223_17)에 래치된 제2 그룹정보(GRP0<1> ~ GRP7<1>)를 선택하여 제1 내지 제8 버퍼 인에이블신호(EN<0:7>)로써 출력한다.
그러면, 제1 내지 제8 데이터 입출력부(210) 중에서 제2 패드 그룹(DQ1, DQ3, DQ5, DQ7)에 대응하는 제2, 제4, 제6 및 제8 데이터 입출력부는 인에이블되어 데이터 입출력 동작을 수행하고, 제1 패드 그룹(DQ0, DQ2, DQ4, DQ6)에 대응하는 제1, 제3, 제5 및 제7 데이터 입출력부는 디스에이블된다.
정리하면, 노말 모드시에는 MRS 코드(MRS)와 특정 어드레스(ADD)에 따라 제1 및 제2 래치그룹(223_10 ~ 223_17)에 래치된 제1 및 제2 그룹정보(GRP0<0> ~ GRP7<0>)(GRP0<1> ~ GRP7<1>) 중 어느 하나가 제1 내지 제8 버퍼 인에이블신호(EN<0:7>)로써 선택되고, 제1 내지 제8 버퍼 인에이블신호(EN<0:7>)에 응답하여 제1 내지 제8 데이터 입출력부(210)가 패드 그룹별로 인에이블되어 데이터 입출력 동작을 수행한다.
이와 같은 본 발명의 제1 실시예에 따르면, 패드 그룹별로 - 인접하지 않은 패드를 포함함 - 데이터를 동시에 입출력함에 따라 입출력되는 데이터 간에 크로스토크(crosstalk)가 최소화되면서도 사용하지 않는 데이터 입출력부는 디스에이블되게 함으로써 불필요한 전력소모를 방지할 수 있는 이점이 있다.
도 6에는 본 발명의 제2 실시예에 따른 반도체 시스템이 블록 구성도로 도시되어 있다.
도 6을 참조하면, 반도체 시스템은 컨트롤러(300)와, 프로그램 모드시 컨트롤러(300)의 제어에 따라 자신에게 구비된 8개의 패드를 2개의 패드 그룹으로 그룹핑하고, 노말 모드시 컨트롤러(300)의 제어에 따라 패드 그룹별로 예정된 시간차를 두고 컨트롤러(300)로부터 데이터(DATA)를 입력받거나 또는 컨트롤러(300)로 데이터(DATA)를 출력하는 반도체 장치(400)를 포함한다.
여기서, 컨트롤러(300)는 프로그램 모드시 패드 그룹핑을 위한 정보신호(CMDD, ADDR, GRPM, CLK)를 반도체 장치(400)에게 제공하며, 노말 모드시 패드 그룹별로 대응하는 채널을 통해 패드 그룹별로 데이터(DATA)를 순차적으로 입력받거나 또는 출력한다. 여기서, 정보신호(CMDD, ADDR, GRPM, CLK)는 커맨드(CMDD), 어드레스(ADDR), 그룹정보(GRPM), 클럭(CLK)을 포함한다. 한편, 컨트롤러(300)는 프로그램 모드시 그룹정보(GRPM)를 데이터(DATA)를 입출력하기 위한 채널을 통해 반도체 장치(400)에게 제공할 수 있다.
도 7에는 도 6에 도시된 반도체 장치(400)가 블록 구성도로 도시되어 있다.
도 7을 참조하면, 반도체 장치(400)는 제1 내지 제8 패드(DQ0 ~ DQ7)와, 제1 내지 제8 패드(DQ0 ~ DQ7)에 1대 1로 접속되며 노말 모드시 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 컨트롤러(300)로부터 인가된 데이터(DATA) - 패드 그룹별로 예정된 시간차를 두고 입력됨 - 를 제1 내지 제8 지연코드(CODE0<0:1> ~ CODE7<0:1>)와 클럭(CLK)에 응답하여 패드 그룹별로 상이한 시점에 내부회로(도면에 미도시)로 전달하기 위한 제1 내지 제8 데이터 입출력회로(410)와, 프로그램 모드시 예정된 MRS 코드(MRS), 특정 어드레스(ADD) 및 그룹정보(INDATA<0:7>)에 응답하여 제1 내지 제8 패드(DQ0 ~ DQ7)를 2개의 패드 그룹으로 그룹핑하고 그 그룹핑결과에 대응하는 제1 내지 제8 지연코드(CODE0<0:1> ~ CODE7<0:1>)를 생성하기 위한 그룹 프로그래밍부(420)를 포함한다.
여기서, 제1 내지 제8 데이터(INDATA<0:7>)와 그룹정보(INDATA<0:7>)는 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 입력되는 신호이므로 동일한 신호명을 사용하기로 하고, 다만 앞서 설명한 바와 같이 노말 모드시 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 입력되는 신호(DATA)는 제1 내지 제8 데이터(INDATA<0:7>)이고 프로그램 모드시에 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 입력되는 신호(GRPM)는 그룹정보(INDATA<0:7>)임에 유의한다. 한편, 그룹정보(INDATA<0:7>)는 제1 내지 제8 패드(DQ0 ~ DQ7)를 2개의 패드 그룹으로 그룹핑하기 위한 정보를 포함한다. 여기서, 패드 그룹은 제1 내지 제8 패드(DQ0 ~ DQ7) 중 서로 인접하지 않은 패드들을 포함한다. 예컨대, 제1 패드 그룹은 제1 내지 제8 패드(DQ0 ~ DQ7) 중 홀수 번째 패드(DQ0, DQ2, DQ4, DQ6)를 포함하고, 제2 패드 그룹은 제1 내지 제8 패드(DQ0 ~ DQ7) 중 짝수 번째 패드(DQ1, DQ3, DQ5, DQ7)를 포함한다.
도 8에는 도 7에 도시된 제1 내지 제8 데이터 입출력회로(410) 및 그룹 프로그래밍부(420)의 내부 구성도가 도시되어 있다.
도 8을 참조하면, 제1 내지 제8 데이터 입출력회로(410)는 제1 내지 제8 지연코드(CODE0<0:1> ~ CODE7<0:1>)에 응답하여 클럭(CLK)을 패드 그룹별로 상이한 지연시간만큼 지연시켜 제1 내지 제8 지연 클럭(DCLK0 ~ DCLK7)으로써 출력하기 위한 제1 내지 제8 지연부(DLY0 ~ DLY7)와, 제1 내지 제8 지연 클럭(DCLK0 ~ DCLK7)에 응답하여, 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 입력된 제1 내지 제8 데이터(INDATA<0:7>)를 패드 그룹별로 상이한 시점에 내부회로로 전달하기 위한 제1 내지 제8 입력부(RX0 ~ RX7)와, 제1 내지 제8 지연 클럭(DCLK0 ~ DCLK7)에 응답하여, 내부회로로부터 전달된 제1 내지 제8 내부 데이터(OUTDATA<0:7>)를 패드 그룹별로 상이한 시점에 제1 내지 제8 패드(DQ0 ~ DQ7)로 출력하기 위한 제1 내지 제8 출력부(TX0 ~TX7)를 포함한다.
그리고, 그룹 프로그래밍부(420)는 MRS 코드(MRS)와 특정 어드레스(ADD)를 디코딩하여 제1 및 제2 래치 인에이블신호(LEN<0:1>)를 생성하기 위한 디코더(421)와, 제1 및 제2 래치 인에이블신호(LEN<0:1>)에 응답하여 패드 그룹별로 상이한 그룹정보(INDATA<0:7>)를 래치하고 제1 내지 제8 지연코드(CODE0<0:1> ~ CODE7<0:1>)를 출력하기 위한 제1 및 제2 래치그룹(423_00 ~ 423_07)(423_10 ~ 423_17)을 포함한다.
여기서, 디코더(421)는 MRS 코드(MRS)가 활성화된 경우에 한하여 특정 어드레스(ADD)에 대응하는 제1 및 제2 래치 인에이블신호(LEN<0:1>)를 생성한다. 여기서, MRS 코드(MRS)는 컨트롤러(300)로부터 제공된 커맨드(CMDD)와 어드레스(ADDR)의 조합에 의해 생성될 수 있으며, 특정 어드레스(ADD)는 어드레스(ADDR)에 포함된 신호일 수 있다. 한편, 디코더(421)는 공지공용의 기술이므로 자세한 설명은 생략하기로 한다.
그리고, 제1 및 제2 래치그룹(423_00 ~ 423_07)(423_10 ~ 423_17)은 래치그룹 단위로 그룹정보(INDATA<0:7>)를 입력받고 래치 쌍 단위로 제1 내지 제8 지연코드(CODE0<0:1> ~ CODE7<0:1>)를 출력하도록 설계된다. 예컨대, 제1 래치그룹(423_00 ~ 423_07)은 제1 래치 인에이블신호(LEN<0>)가 활성화된 경우에 제1 내지 제8 입력부(RX0 ~ RX7)를 통해 전달된 그룹정보(INDATA<0:7>)를 래치하고, 제2 래치그룹(423_10 ~ 423_17)은 제2 래치 인에이블신호(LEN<1>)가 인에이블된 경우에 제1 내지 제8 입력부(RX0 ~ RX7)를 통해 전달된 그룹정보(INDATA<0:7>)를 래치한다. 그리고, 제1 및 제2 래치그룹(423_00 ~ 423_07)(423_10 ~ 423_17)에 포함된 제1 내지 제8 래치(LAT0 ~ LAT7) 중에서, 제1 입력부(RX0)에 대응하는 2개의 제1 래치(LAT0)의 출력신호가 제1 지연코드(CODE0<0:1>)로써 생성되고, 제2 입력부(RX1)에 대응하는 2개의 제2 래치(LAT1)의 출력신호가 제2 지연코드(CODE1<0:1>)로써 생성되고, 제3 입력부(RX2)에 대응하는 2개의 제3 래치(LAT2)의 출력신호가 제3 지연코드(CODE2<0:1>)이고, 제4 입력부(RX3)에 대응하는 2개의 제4 래치(LAT3)의 출력신호가 제4 지연코드(CODE3<0:1>)로써 생성되고, 제5 입력부(RX4)에 대응하는 2개의 제5 래치(LAT4)의 출력신호가 제5 지연코드(CODE4<0:1>)로써 생성되고, 제6 입력부(RX5)에 대응하는 2개의 제6 래치(LAT5)의 출력신호가 제6 지연코드(CODE5<0:1>)로써 생성되고, 제7 입력부(RX6)에 대응하는 2개의 제7 래치(LAT6)의 출력신호가 제7 지연코드(CODE6<0:1>)로써 생성되며, 제8 입력부(RX7)에 대응하는 2개의 제8 래치(LAT7)의 출력신호가 제8 지연코드(CODE7<0:1>)로써 생성된다.
이하, 상기와 같은 구성을 가지는 본 발명의 제2 실시예에 따른 반도체 시스템의 구동방법을 설명한다.
본 발명의 실시예는 프로그램 모드에 따른 동작과 노말 모드에 따른 동작으로 나누어 설명한다.
먼저, 프로그램 모드에 따라 제1 내지 제8 패드(DQ0 ~ DQ7)가 2개의 패드 그룹(DQ0, DQ2, DQ4, DQ6)(DQ1, DQ3, DQ5, DQ7)으로 그룹핑되는 과정을 설명한다.
컨트롤러(300)는 프로그램 모드에 따른 정보신호(CMDD, ADDR, GRPM, CLK)를 반도체 장치(400)에게 제공한다. 그리고, 반도체 장치(400)는 정보신호(CMDD, ADDR, GRPM, CLK)에 응답하여 패드 그룹핑 동작을 실시하며, 그 자세한 내용은 다음과 같다.
도면에는 미도시되어 있지만, 커맨드(CMDD)와 어드레스(ADDR)의 조합에 의해 예정된 MRS 코드(MRS)가 반도체 장치(400)의 내부에서 생성되면, 디코더(421)는 예정된 MRS 코드(MRS)와 특정 어드레스(ADD)에 응답하여 제1 및 제2 래치그룹(423_00 ~ 423_07)(423_10 ~ 423_17) 중 어느 하나를 선택하기 위한 제1 및 제2 래치 인에이블신호(LEN<0:1>)를 생성한다. 예컨대, 예정된 MRS 코드(MRS)가 활성화되고 제1 래치그룹(423_00 ~ 423_07)을 선택하기 위한 특정 어드레스(ADD)가 인가되면 디코더(421)는 제1 래치 인에이블신호(LEN<0>)를 활성화하고, 또는 예정된 MRS 코드(MRS)가 활성화되고 제2 래치그룹(423_10 ~ 423_17)을 선택하기 위한 특정 어드레스(ADD)가 인가되면 디코더(421)는 제2 래치 인에이블신호(LEN<1>)를 활성화한다.
일단, 디코더(421)는 예정된 MRS 코드(MRS)가 활성화되고 제1 래치그룹(423_00 ~ 423_07)을 선택하기 위한 특정 어드레스(ADD)가 입력됨에 따라 제1 래치 인에이블신호(LEN<0>)를 활성화한다. 그러면, 제1 래치그룹(423_00 ~ 423_07)은 제1 내지 제8 패드(DQ0 ~ DQ7)와 제1 내지 제8 입력부(RX0 ~ RX7)를 통해 입력된 그룹정보(INDATA<0:7>)를 래치한다. 여기서, 그룹정보(INDATA<0:7>)는 제1 내지 제8 패드(DQ0 ~ DQ7)를 제1 및 제2 패드 그룹(DQ0, DQ2, DQ4, DQ6)(DQ1, DQ3, DQ5, DQ7)으로 그룹핑하기 위한 정보를 포함한다.
계속해서, 예정된 MRS 코드(MRS)가 활성화되고 제2 래치그룹(423_10 ~ 423_17)을 선택하기 위한 특정 어드레스(ADD)가 입력되면, 디코더(421)는 제2 래치 인에이블신호(LEN<1>)를 활성화한다. 그러면, 제2 래치그룹(423_10 ~ 423_17)은 제1 내지 제8 패드(DQ0 ~ DQ7)와 제1 내지 제8 데이터 입출력부(410)를 통해 입력된 그룹정보(INDATA<0:7>)를 래치한다.
정리하면, 프로그램 모드시에는 예정된 MRS 코드(MRS)와 특정 어드레스(ADD)에 응답하여 래치그룹 단위로 순차적으로 입력된 그룹정보(INDATA<0:7>)가 제1 및 제2 래치그룹(423_00 ~ 423_07)(423_10 ~ 423_17)에 각각 래치된다.
다음, 노말 모드에 따라 제1 내지 제8 데이터(INDATA<0:7>)가 입력되는 과정을 설명한다.
일단, 제1 내지 제8 지연부(DLY0 ~ DLY7)는 제1 내지 제8 지연코드(CODE0<0:1> ~ CODE7<0:1>)에 응답하여 클럭(CLK)을 패드 그룹별로 상이하게 지연시켜 제1 내지 제8 지연 클럭(DCLK0 ~ DCLK7)을 생성한다. 여기서, 제1 지연코드(CODE0<0:1>)는 제1 및 제2 래치그룹(423_10 ~ 423_17) 각각에 포함된 래치(LAT0 ~ LAT7) 중에서 제1 래치(LAT0) 쌍에 래치된 정보가 이용되고, 제2 지연코드(CODE1<0:1>)는 제1 및 제2 래치그룹(423_10 ~ 423_17) 각각에 포함된 래치(LAT0 ~ LAT7) 중에서 제2 래치(LAT1) 쌍에 래치된 정보가 이용되고, 제3 지연코드(CODE2<0:1>)는 제1 및 제2 래치그룹(423_10 ~ 423_17) 각각에 포함된 래치(LAT0 ~ LAT7) 중에서 제3 래치(LAT2) 쌍에 래치된 정보가 이용되고, 제4 지연코드(CODE3<0:1>)는 제1 및 제2 래치그룹(423_10 ~ 423_17) 각각에 포함된 래치(LAT0 ~ LAT7) 중에서 제4 래치(LAT3) 쌍에 래치된 정보가 이용되고, 제5 지연코드(CODE4<0:1>)는 제1 및 제2 래치그룹(423_10 ~ 423_17) 각각에 포함된 래치(LAT0 ~ LAT7) 중에서 제5 래치(LAT4) 쌍에 래치된 정보가 이용되고, 제6 지연코드(CODE5<0:1>)는 제1 및 제2 래치그룹(423_10 ~ 423_17) 각각에 포함된 래치(LAT0 ~ LAT7) 중에서 제6 래치(LAT5) 쌍에 래치된 정보가 이용되고, 제7 지연코드(CODE6<0:1>)는 제1 및 제2 래치그룹(423_10 ~ 423_17) 각각에 포함된 래치(LAT0 ~ LAT7) 중에서 제7 래치(LAT6) 쌍에 래치된 정보가 이용되며, 제8 지연코드(CODE7<0:1>)는 제1 및 제2 래치그룹(423_10 ~ 423_17) 각각에 포함된 래치(LAT0 ~ LAT7) 중에서 제8 래치(LAT7) 쌍에 래치된 정보가 이용된다. 이때, 제1, 제3, 제5, 제7 지연코드(CODE0<0:1>, CODE2<0:1>, CODE4<0:1>, CODE6<0:1>)가 제1 패드 그룹(DQ0, DQ2, DQ4, DQ6)에 대응하며 동일한 코드값을 가지고, 제2, 제4, 제6, 제8 지연코드(CODE1<0:1>, CODE3<0:1>, CODE5<0:1>, CODE7<0:1>)가 제2 패드 그룹(DQ1, DQ3, DQ5, DQ7)에 대응하며 동일한 코드값을 가진다.
이러한 상태에서, 컨트롤러(300)는 패드 그룹별로 시간차를 두고 데이터(DATA)를 반도체 장치(400)에게 출력한다. 예컨대, 컨트롤러(300)는 제1 패드 그룹(DQ0, DQ2, DQ4, DQ6)에 대응하는 채널을 통해 일부의 데이터를 출력한 다음 예정된 시간 이후에 제2 패드 그룹(DQ1, DQ3, DQ5, DQ7)에 대응하는 채널을 통해 나머지 데이터를 출력한다. 따라서, 제1 패드 그룹(DQ0, DQ2, DQ4, DQ6)에 대응하여 출력되는 데이터와 제2 패드 그룹(DQ1, DQ3, DQ5, DQ7)에 대응하여 출력되는 데이터는 서로 다른 천이 시점을 가진다.
데이터(DATA)가 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 패드 그룹별로 시간차를 두고 입력되면, 제1 내지 제8 입력부(RX0 ~ RX7)는 제1 내지 제8 데이터(INDATA<0:7>)를 제1 내지 제8 지연 클럭(DCLK0 ~ DCLK7)에 동기시켜 패드 그룹별로 시간차를 두고 내부회로로 전달한다.
정리하면, 노말 모드시에는 컨트롤러(300)가 패드 그룹별로 상이한 천이 시점을 가지는 데이터(DATA)를 반도체 장치(400)로 출력하면, 제1 내지 제8 데이터 입출력부(410)가 클럭(CLK)과 제1 내지 제8 지연 코드(CODE0<0:1> ~ CODE7<0:1>)에 응답하여 제1 내지 제8 내부 데이터(INDATA<0:7>)를 패드 그룹별로 상이한 시점에 내부회로로 전달한다.
한편, 내부회로가 패드 그룹별로 시간차를 두고 제1 내지 제8 내부 데이터(OUTDATA<0:7>)를 출력하면, 제1 내지 제8 출력부(TX0 ~ TX7)는 제1 내지 제8 지연 클럭(DCLK0 ~ DCLK7)에 응답하여 패드 그룹별로 서로 상이한 시점에 제1 내지 제8 패드(DQ0 ~ DQ7)를 통해 컨트롤러(300)로 출력한다.
이와 같은 본 발명의 제2 실시예에 따르면, 반도체 장치의 외부 및 내부에서 복수의 데이터가 동시에 전송될 때 패드 그룹별로 - 인접하지 않은 패드를 포함함 - 서로 상이한 천이 시점을 가지도록 전송함에 따라 데이터 간에 크로스토크(crosstalk)가 최소화될 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예에서는 2개의 패드 그룹으로 그룹핑되는 것을 예로 들어 설명하였지만, 반드시 이에 한정되는 것은 아니며, 3개 이상의 패드 그룹으로 그룹핑되는 경우에도 적용될 수 있다. 다만, 3개 이상의 패드 그룹으로 그룹핑되는 경우에는 그에 대응하여 3개 이상의 래치그룹이 구성되어야 하며 프로그램 모드시 3회 이상의 프로그램 동작이 실시되어야 할 것이다.
200 : 반도체 장치 210 : 제1 내지 제8 데이터 입출력부
220 : 그룹 프로그래밍부 221 : 디코더
223_00 ~ 223_07 : 제1 래치그룹 223_10 ~ 223_17 : 제2 래치그룹
225_0 ~ 225_7 : 제1 내지 제8 다중화부
DQ0 ~ DQ7 : 제1 내지 제8 패드

Claims (32)

  1. 복수의 패드;
    상기 복수의 패드에 접속되며 복수의 인에이블신호에 응답하여 인에이블되는 복수의 내부회로; 및
    MRS(Mode Register Set) 코드와 그룹정보에 응답하여 상기 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하고 그 그룹핑결과에 대응하는 상기 복수의 인에이블신호를 생성하기 위한 그룹 프로그래밍부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 그룹정보는 프로그램 모드시 상기 복수의 패드를 통해 인가되는 반도체 장치.
  3. 제1항에 있어서,
    상기 패드 그룹은 상기 복수의 패드 중 서로 인접하지 않은 패드들을 포함하는 반도체 장치.
  4. 제3항에 있어서,
    상기 패드 그룹은,
    상기 복수의 패드 중 홀수 번째 패드를 포함하는 제1 패드 그룹; 및
    상기 복수의 패드 중 짝수 번째 패드를 포함하는 제2 패드 그룹을 포함하는 반도체 장치.
  5. 복수의 패드;
    상기 복수의 패드와 1대 1로 접속되며 복수의 버퍼 인에이블신호에 의해 인에이블되는 복수의 데이터 입출력부;
    예정된 MRS(Mode Register Set) 코드와 어드레스를 디코딩하여 래치 인에이블신호와 선택신호를 생성하기 위한 디코더;
    상기 래치 인에이블신호에 응답하여 서로 다른 그룹정보를 래치하기 위한 복수의 래치그룹; 및
    상기 복수의 래치그룹에 각각 래치된 그룹정보를 상기 선택신호에 따라 선택하여 상기 복수의 버퍼 인에이블신호로써 출력하기 위한 복수의 다중화부
    를 포함하는 반도체 장치.
  6. 제5항에 있어서,
    상기 그룹정보는 상기 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하기 위한 정보를 포함하는 반도체 장치.
  7. 제5항에 있어서,
    상기 그룹정보는 프로그램 모드시 상기 복수의 패드 및 상기 복수의 데이터 입출력부를 통해 입력되는 반도체 장치.
  8. 복수의 패드;
    지연코드와 클럭에 응답하여, 상기 복수의 패드를 통해 입력된 복수의 데이터를 패드 그룹별로 상이한 시점에 내부회로로 전달하기 위한 입력회로; 및
    MRS(Mode Register Set) 코드와 그룹정보에 응답하여 상기 복수의 패드를 둘 이상의 상기 패드 그룹으로 그룹핑하고 그 그룹핑결과에 대응하는 상기 지연코드를 생성하기 위한 그룹 프로그래밍부
    를 포함하는 반도체 장치.
  9. 제8항에 있어서,
    상기 복수의 데이터는 상기 패드 그룹별로 예정된 시간차를 두고 입력되는 반도체 장치.
  10. 제8항에 있어서,
    상기 그룹정보는 프로그램 모드시 상기 복수의 패드와 상기 입력회로를 통해 인가되는 반도체 장치.
  11. 제8항에 있어서,
    상기 패드 그룹은 상기 복수의 패드 중 서로 인접하지 않은 패드들을 포함하는 반도체 장치.
  12. 제11항에 있어서,
    상기 패드 그룹은,
    상기 복수의 패드 중 홀수 번째 패드를 포함하는 제1 패드 그룹; 및
    상기 복수의 패드 중 짝수 번째 패드를 포함하는 제2 패드 그룹을 포함하는 반도체 장치.
  13. 제8항에 있어서,
    상기 입력회로는,
    상기 지연코드에 응답하여, 상기 클럭을 상기 패드 그룹별로 상이한 지연시간만큼 지연시키기 위한 복수의 지연부; 및
    상기 복수의 지연부에서 출력되는 복수의 지연 클럭에 동기되어 상기 복수의 데이터를 상기 내부회로로 전달하기 위한 복수의 입력부
    를 포함하는 반도체 장치.
  14. 제13항에 있어서,
    상기 복수의 지연 클럭에 응답하여, 상기 내부회로로부터 전달된 복수의 데이터를 상기 패드 그룹별로 상이한 시점에 상기 복수의 패드로 출력하기 위한 복수의 출력부를 더 포함하는 반도체 장치.
  15. 제14항에 있어서,
    상기 내부회로로부터 전달된 복수의 데이터는 상기 패드 그룹별로 예정된 시간차를 두고 출력되는 반도체 장치.
  16. 복수의 패드;
    복수의 지연 클럭에 응답하여, 상기 복수의 패드를 통해 입력된 복수의 데이터를 패드 그룹별로 상이한 시점에 내부회로로 전달하기 위한 복수의 입력부;
    예정된 MRS(Mode Register Set) 코드와 어드레스를 디코딩하여 래치 인에이블신호를 생성하기 위한 디코더;
    상기 래치 인에이블신호에 응답하여 상기 패드 그룹별로 상이한 그룹정보를 래치하기 위한 복수의 래치그룹; 및
    상기 복수의 래치그룹으로부터 출력되는 각각의 지연코드에 응답하여 클럭을 상기 패드 그룹별로 상이한 지연시간만큼 지연시켜 상기 복수의 지연 클럭으로써 출력하기 위한 복수의 지연부
    를 포함하는 반도체 장치.
  17. 제16항에 있어서,
    상기 복수의 데이터는 상기 패드 그룹별로 예정된 시간차를 두고 입력되는 반도체 장치.
  18. 제16항에 있어서,
    상기 그룹정보는 상기 복수의 패드를 둘 이상의 상기 패드 그룹으로 그룹핑하기 위한 정보를 포함하는 반도체 장치.
  19. 제16항에 있어서,
    상기 그룹정보는 프로그램 모드시 상기 복수의 패드 및 상기 복수의 입력부를 통해 입력되는 반도체 장치.
  20. 제16항에 있어서,
    상기 복수의 지연 클럭에 응답하여, 상기 내부회로로부터 전달된 복수의 데이터를 상기 패드 그룹별로 상이한 시점에 상기 복수의 패드로 출력하기 위한 복수의 출력부를 더 포함하는 반도체 장치.
  21. 제20항에 있어서,
    상기 내부회로로부터 전달된 복수의 데이터는 상기 패드 그룹별로 예정된 시간차를 두고 출력되는 반도체 장치.
  22. 컨트롤러; 및
    프로그램 모드시 상기 컨트롤러의 제어에 따라 자신에게 구비된 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하고, 노말 모드시 상기 복수의 패드 그룹 중 어느 하나의 패드 그룹을 통해 상기 컨트롤러와 데이터를 주고 받는 반도체 장치
    를 포함하는 반도체 시스템.
  23. 제22항에 있어서,
    상기 컨트롤러는 상기 프로그램 모드시 패드 그룹핑을 위한 정보신호를 상기 반도체 장치에게 제공하며, 상기 노말 모드시 상기 어느 하나의 패드 그룹에 대응하는 채널을 통해 상기 데이터를 입출력하는 반도체 시스템.
  24. 제22항에 있어서,
    상기 반도체 장치는 상기 노말 모드시 상기 복수의 패드와 1대 1로 접속된 복수의 입출력부 중에서 상기 어느 하나의 패드 그룹에 대응하는 입출력부만을 인에이블시키는 반도체 시스템.
  25. 제22항에 있어서,
    상기 패드 그룹은 상기 복수의 패드 중 서로 인접하지 않은 패드들을 포함하는 반도체 시스템.
  26. 컨트롤러; 및
    프로그램 모드시 상기 컨트롤러의 제어에 따라 자신에게 구비된 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하고, 노말 모드시 상기 컨트롤러의 제어에 따라 상기 패드 그룹별로 예정된 시간차를 두고 상기 컨트롤러로부터 데이터를 입력받거나 또는 상기 컨트롤러로 상기 데이터를 출력하는 반도체 장치
    를 포함하는 반도체 시스템.
  27. 제26항에 있어서,
    상기 컨트롤러는 상기 프로그램 모드시 패드 그룹핑을 위한 정보신호를 상기 반도체 장치에게 제공하며, 상기 노말 모드시 상기 패드 그룹별로 대응하는 채널을 통해 상기 패드 그룹별로 데이터를 순차적으로 입력받거나 또는 출력하는 반도체 시스템.
  28. 제26항에 있어서,
    상기 반도체 장치는 상기 노말 모드시 내부 신호라인을 통해 데이터를 전송할 때에도 상기 패드 그룹별로 상기 예정된 시간차를 두고 전송하는 반도체 시스템.
  29. 제26항에 있어서,
    상기 패드 그룹은 상기 복수의 패드 중 서로 인접하지 않은 패드들을 포함하는 반도체 시스템.
  30. 컨트롤러와, 상기 컨트롤러의 제어에 따라 상기 컨트롤러와 데이터를 주고 받는 반도체 장치를 포함하는 반도체 시스템의 구동방법에 있어서,
    프로그램 모드시, 상기 반도체 장치는 상기 컨트롤러의 제어에 따라 상기 컨트롤러로부터 순차적으로 전송된 복수의 그룹정보 - 상기 반도체 장치에 구비된 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하기 위한 정보를 포함함 - 를 복수의 래치그룹에 순차적으로 래치하는 단계; 및
    노말 모드시, 상기 반도체 장치는 상기 컨트롤러의 제어에 따라 상기 복수의 래치그룹 중 어느 하나에 래치된 그룹정보에 기초하여 상기 복수의 패드와 1대 1로 접속된 복수의 입출력부를 상기 패드 그룹별로 인에이블시키는 단계
    를 포함하는 반도체 시스템의 구동방법.
  31. 제30항에 있어서,
    상기 노말 모드시, 상기 컨트롤러와 상기 반도체 장치는 상기 패드 그룹별로 복수의 데이터를 동시에 입력받거나 또는 출력하는 반도체 장치의 구동방법.
  32. 컨트롤러와, 상기 컨트롤러의 제어에 따라 상기 컨트롤러와 데이터를 주고 받는 반도체 장치를 포함하는 반도체 시스템의 구동방법에 있어서,
    프로그램 모드시, 상기 반도체 장치는 상기 컨트롤러의 제어에 따라 상기 컨트롤러로부터 순차적으로 전송된 복수의 그룹정보 - 상기 반도체 장치에 구비된 복수의 패드를 둘 이상의 패드 그룹으로 그룹핑하기 위한 정보를 포함함 - 를 복수의 래치그룹에 순차적으로 래치하는 단계; 및
    노말 모드시, 상기 반도체 장치는 상기 컨트롤러의 제어에 따라 상기 복수의 래치그룹에 래치된 그룹정보에 기초하여 상기 패드 그룹별로 예정된 시간차를 두고 상기 컨트롤러로부터 데이터를 입력받거나 또는 상기 컨트롤러로 상기 데이터를 출력하는 단계
    를 포함하는 반도체 시스템의 구동방법.
KR20130044319A 2013-04-22 2013-04-22 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법 KR20140126145A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130044319A KR20140126145A (ko) 2013-04-22 2013-04-22 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법
US14/019,149 US9166572B2 (en) 2013-04-22 2013-09-05 Semiconductor device, semiconductor system including the semiconductor device, and method for driving the semiconductor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130044319A KR20140126145A (ko) 2013-04-22 2013-04-22 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법

Publications (1)

Publication Number Publication Date
KR20140126145A true KR20140126145A (ko) 2014-10-30

Family

ID=51728551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130044319A KR20140126145A (ko) 2013-04-22 2013-04-22 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법

Country Status (2)

Country Link
US (1) US9166572B2 (ko)
KR (1) KR20140126145A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605637B1 (ko) * 2018-07-27 2023-11-24 에스케이하이닉스 주식회사 반도체 장치 및 데이터 처리 시스템
KR20210079552A (ko) * 2019-12-20 2021-06-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 컨트롤러

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509758B2 (en) * 2001-04-18 2003-01-21 Cygnal Integrated Products, Inc. IC with digital and analog circuits and mixed signal I/O pins
US7202701B1 (en) * 2005-12-06 2007-04-10 Micrel, Inc. Input/output circuit for handling unconnected I/O pads
US7330051B1 (en) 2006-02-14 2008-02-12 Altera Corporation Innovated technique to reduce memory interface write mode SSN in FPGA
KR100723889B1 (ko) * 2006-06-30 2007-05-31 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자
KR101187642B1 (ko) * 2011-05-02 2012-10-08 에스케이하이닉스 주식회사 집적 회로의 모니터링 장치
JP2013037734A (ja) * 2011-08-05 2013-02-21 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US9166572B2 (en) 2015-10-20
US20140312930A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
TWI553474B (zh) 半導體記憶體電路與使用該半導體記憶體電路之資料處理系統
KR100837802B1 (ko) 데이터 입출력 오류 검출 기능을 갖는 반도체 메모리 장치
US9123406B2 (en) Semiconductor memory device capable of selectively enabling/disabling a first input unit and a second input unit in response to a first and second internal clock in a gear-down mode
CN110574111B (zh) 半频命令路径
US8295100B2 (en) Pipe latch circuit and method for operating the same
US9275700B2 (en) Semiconductor device
KR100974223B1 (ko) 데이터 버스 인버전 기능을 갖는 반도체 집적회로
JP2007257822A (ja) データ読出モードでｏｄｔ回路のオン／オフ状態をテストできる半導体メモリ装置及びｏｄｔ回路の状態テスト方法
JP2011107132A (ja) Ｂｏｔ装置及びこれを含むテストシステム
US9030907B2 (en) Semiconductor device and semiconductor system with the same
CN106910526B (zh) 信号移位电路、基底芯片以及包括其的半导体系统
KR20140126145A (ko) 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법
US8514643B2 (en) Test mode initialization device and method
US20130051168A1 (en) Method and apparatus for sending test mode signals
KR101132797B1 (ko) 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
US9396774B1 (en) CAS latency setting circuit and semiconductor memory apparatus including the same
KR100728556B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR20160058501A (ko) 반도체 장치 및 동작 방법
US8189400B2 (en) Data alignment circuit of semiconductor memory apparatus
KR101053523B1 (ko) 반도체 집적 회로의 지연 장치 및 그 제어 방법
WO2014164358A1 (en) Method and semiconductor apparatus for reducing power when transmitting data between devices in the semiconductor apparatus
KR100856059B1 (ko) 반도체메모리소자
US20150155051A1 (en) Semiconductor device having fuse circuit
KR100656444B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR100562645B1 (ko) 반도체 기억 소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid