JP2011107132A - Bot装置及びこれを含むテストシステム - Google Patents
Bot装置及びこれを含むテストシステム Download PDFInfo
- Publication number
- JP2011107132A JP2011107132A JP2010238361A JP2010238361A JP2011107132A JP 2011107132 A JP2011107132 A JP 2011107132A JP 2010238361 A JP2010238361 A JP 2010238361A JP 2010238361 A JP2010238361 A JP 2010238361A JP 2011107132 A JP2011107132 A JP 2011107132A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- signals
- level
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Abstract
【課題】BOT装置及びこれを含むテストシステムを提供すること。
【解決手段】BOT装置は信号処理ブロック、出力選択ブロック及び信号制御ブロックを含む。信号処理ブロックは外部から印加されるテスト信号を複製して複製された複数のテスト信号それぞれをテスト対象デバイスにそれぞれ印加し、テスト対象デバイスからそれぞれ受信されたテスト結果信号に基づいた複数の判定信号を提供する。出力選択ブロックは出力モード選択信号に答えて複数の判定信号を併合するか、または順次に最終判定信号として提供する。信号制御ブロックはテスト信号を信号処理ブロックに提供するか、または最終判定信号を外部に提供する。
【選択図】図1
Description
20 信号制御ブロック
21 リレー
31〜34 テスト対象デバイス(device under test;DUT)
100 信号処理ブロック
200 出力選択ブロック
Claims (20)
- 外部から印加されるテスト信号を複製して複製された複数のテスト信号それぞれをチャンネルを通じて、テスト対象デバイスにそれぞれ印加し、前記テスト対象デバイスからそれぞれ受信されたテスト結果信号に基づいた複数の判定信号を提供する信号処理ブロックと、
出力モード選択信号に応答して前記複数の判定信号を併合するか、または順次に最終判定信号として提供する出力選択ブロックと、
第1スイッチング制御信号に応答して前記テスト信号を前記信号処理ブロックに提供するか、または前記最終判定信号を外部に提供する信号制御ブロックを含むBOT(BOT; built−off test)装置。 - 前記信号処理ブロックは複数の信号処理部を含み、
前記複数の信号処理部それぞれは、
前記テスト信号を複製して前記複製されたテスト信号を提供するバッファと、
第2スイッチング制御信号が第1レベルの場合、前記複製されたテスト信号を前記テスト対象デバイスに提供するリレーと、
前記第2スイッチング制御信号が第2レベルの場合、前記該当テスト結果信号を基準レベルと比較して、結果信号を提供する比較回路と、
前記判定信号を保存して出力するレジスタと、を含むことを特徴とする請求項1に記載のBOT装置。 - 前記バッファは第1電源電圧と第2電源電圧を印加され、
前記複製されたテスト信号のレベルは前記第1電源電圧と第2電源電圧によって可変されることを特徴とする請求項2に記載のBOT装置。 - 前記レジスタに保存された前記判定信号は前記複数のテスト対象デバイスに対するテストが完了した後に、前記出力選択ブロックに提供されることを特徴とする請求項2に記載のBOT装置。
- 前記比較回路は第3電源電圧と前記第4電源電圧を印加され、
前記結果信号のレベルは前記第3電源電圧と前記第4電源電圧によって可変されることを特徴とする請求項2に記載のBOT装置。 - 前記比較回路は前記テスト結果信号と前記基準レベルが相互に同じ場合にテストパスを示す前記判定信号を提供することを特徴とする請求項5に記載のBOT装置。
- 前記比較回路は前記テスト結果信号と前記基準レベルが相互に異なる場合にテストフェイルを示す前記判定信号を提供することを特徴とする請求項5に記載のBOT装置。
- 前記出力選択ブロックは、
前記出力モード選択信号が第1レベルの場合には前記複数の判定信号を併合して前記最終判定信号として提供し、
前記出力モード選択信号が第2レベルの場合には前記複数の判定信号を順次に前記最終判定信号として提供することを特徴とする請求項1に記載のBOT装置。 - 前記出力選択ブロックは、
前記複数の判定信号を印加され論理和演算する併合回路と、
選択信号に応答して前記複数の判定信号を一つずつ選択して順次に出力するマルチプレクサと、
前記選択信号を生成するカウンタと、
前記出力モード選択信号が第1レベルの場合には前記併合回路の出力と接続され、前記出力モード選択信号が第2レベルの場合には前記マルチプレクサの出力と接続されるリレーと、を含むことを特徴とする請求項8に記載のBOT装置。 - 前記併合回路は前記複数の判定信号のうち少なくとも一つがハイレベルを示す場合、テストフェイルを示すハイレベルの併合された最終判定信号を提供するORゲートで構成されることを特徴とする請求項9に記載のBOT装置。
- 前記併合回路は前記複数の判定信号のうち少なくとも一つがローレベルを示す場合、テストフェイルを示すローレベルの併合された最終判定信号を提供するANDゲートで構成されることを特徴とする請求項9に記載のBOT装置。
- 前記出力選択ブロックは、
前記出力モード選択信号によって選択的に活性化して前記複数の判定信号を印加され論理和演算する併合回路と、
前記出力モード選択信号によって選択的に活性化し、選択信号に応答して前記複数の判定信号を一つずつ選択して順次に出力するマルチプレクサと、
前記出力モード選択信号によって選択的に活性化して前記選択信号を生成するカウンタと、を含むことを特徴とする請求項8に記載のBOT装置。 - 前記出力モード選択信号が前記第1レベルの場合には前記併合回路がイネーブルされ、
前記出力モード選択信号が第2レベルの場合には前記マルチプレクサ及び前記カウンタがイネーブルされることを特徴とする請求項12に記載のBOT装置。 - 複数のテストパラメータそれぞれと関連した複数のテスト信号を提供するテスト装置と、
前記複数のテスト信号を複製して複数のチャンネルを通じて複数のテスト対象デバイスに提供し、前記複数のテスト対象デバイスから提供される複数のテスト結果信号に基づいた複数の最終判定信号を前記テスト装置に提供するBOT(BOT; built−off test)モジュールと、
前記複数のチャンネルを通じて前記BTOモジュールと接続され、前記複数のテスト対象デバイスが搭載されるテストボードと、を含むことを特徴とするテストシステム。 - 前記テスト装置は、
前記複数のテスト信号をそれぞれ生成し、前記複数の最終判定信号をそれぞれ受信する複数の信号生成回路を含み、
前記複数の信号生成回路それぞれは、
テストパターン信号を生成するテストパターン生成器と、
前記テストパターン信号をバッファリングして、前記テスト信号を提供するバッファと、
第1スイッチング制御信号が第1レベルの場合に、前記テスト信号を前記BTOモジュールに提供する第1リレーと、
前記第1スイッチング制御信号が第2レベルの場合に前記該当最終判定信号を基準レベルと比較して、最終結果信号として提供する比較回路と、を含むことを特徴とする請求項14に記載のテストシステム。 - 前記BTOモジュールは複数のBTOユニットを含み、
前記複数のBTOユニットそれぞれは、
前記複数のテスト信号のうち該当テスト信号を複製して複製された複数のテスト信号それぞれをテスト対象デバイスに印加して、前記複数のテスト結果信号のうち同じテスト対象デバイスから提供されるテスト結果信号に基づいた複数の判定信号を提供する信号処理ブロックと、
出力モード選択信号に応答して前記複数の判定信号のうち前記複数のパラメータにそれぞれ関連した判定信号を併合するか、または順次に最終判定信号として提供する出力選択ブロックと、
第2スイッチング制御信号に応答して前記該当テスト信号を前記信号処理ブロックに提供するか、または前記最終判定信号を前記比較回路に提供する信号制御ブロックと、を含むことを特徴とする請求項14に記載のテストシステム。 - 前記複数のテスト結果信号に対するパス/フェイル判断は同時に遂行されることを特徴とする請求項16に記載のテストシステム。
- 前記BTOモジュールは前記テストボード上に搭載されることを特徴とする請求項14に記載のテストシステム。
- 前記BTOモジュールは前記テスト装置上に搭載されることを特徴とする請求項14に記載のテストシステム。
- 多重の(multiple)半導体装置をテストする装置として、
それぞれのチャンネルを通じて複数の半導体装置に接続する信号処理器と、
スイッチング制御信号に応答して、前記複数の半導体装置それぞれによって処理される共通テスト信号を前記信号処理器に選択的に提供するか、または前記複数の半導体装置それぞれによって処理された前記共通テスト信号に基づいて最終判定信号を外部に提供する信号制御器と、
出力モード選択信号に応答して前記最終判定信号を前記信号制御器に提供する出力選択器を含み、
前記最終判定信号は、テスト結果信号の一つずつの順、または、前記テスト結果信号の併合として、前記半導体装置のうち少なくとも一つのテスト失敗を示し、
前記テスト結果信号それぞれは、前記共通のテスト信号を処理した各半導体装置からのテスト結果信号と基準レベルを比較した結果に基づいたことを特徴とする多重(multiple)半導体装置をテストする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090109438A KR101638184B1 (ko) | 2009-11-13 | 2009-11-13 | 비오티 장치 및 이를 포함하는 테스트 시스템 |
KR10-2009-0109438 | 2009-11-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011107132A true JP2011107132A (ja) | 2011-06-02 |
JP2011107132A5 JP2011107132A5 (ja) | 2013-12-12 |
Family
ID=44010858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010238361A Pending JP2011107132A (ja) | 2009-11-13 | 2010-10-25 | Bot装置及びこれを含むテストシステム |
Country Status (3)
Country | Link |
---|---|
US (2) | US8604813B2 (ja) |
JP (1) | JP2011107132A (ja) |
KR (1) | KR101638184B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105866663A (zh) * | 2016-06-03 | 2016-08-17 | 珠海格力电器股份有限公司 | 测试工装及测试系统 |
KR20170007585A (ko) * | 2015-07-08 | 2017-01-19 | 삼성전자주식회사 | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 |
KR20170011552A (ko) * | 2015-07-23 | 2017-02-02 | 삼성전자주식회사 | 테스트 인터페이스 보드, 테스트 장비, 테스트 시스템 및 테스트 방법 |
KR20170018180A (ko) * | 2015-08-06 | 2017-02-16 | 에스케이하이닉스 주식회사 | 복수의 반도체 장치를 테스트할 수 있는 테스트 장치 및 시스템 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101638184B1 (ko) * | 2009-11-13 | 2016-07-21 | 삼성전자주식회사 | 비오티 장치 및 이를 포함하는 테스트 시스템 |
DE102012104778A1 (de) * | 2012-06-01 | 2013-12-05 | Dspace Digital Signal Processing And Control Engineering Gmbh | Vorrichtung zum Testen einer elektrischen Komponente |
KR102409926B1 (ko) * | 2015-08-18 | 2022-06-16 | 삼성전자주식회사 | 테스트 장치 및 이를 포함하는 테스트 시스템 |
KR102401093B1 (ko) * | 2015-09-17 | 2022-05-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 이를 이용한 메모리 시스템 |
KR102583174B1 (ko) * | 2018-06-12 | 2023-09-26 | 삼성전자주식회사 | 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법 |
CN111273157B (zh) * | 2020-02-24 | 2022-07-08 | 上海御渡半导体科技有限公司 | 一种芯片共享资源串行测试装置及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0454472A (ja) * | 1990-06-25 | 1992-02-21 | Oki Electric Ind Co Ltd | 半導体試験装置 |
JPH0599989A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | ゲートアレイ付ram用テスト回路 |
JPH10240560A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 波形信号処理装置 |
JP2001004716A (ja) * | 1999-06-24 | 2001-01-12 | Matsushita Electric Ind Co Ltd | Lsiの検査方法 |
JP2001142733A (ja) * | 1999-11-18 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 内部信号観測装置 |
JP2003215216A (ja) * | 2001-12-03 | 2003-07-30 | Samsung Electronics Co Ltd | 半導体集積回路のためのテスト装置 |
JP2008180616A (ja) * | 2007-01-25 | 2008-08-07 | Kawasaki Microelectronics Kk | 半導体デバイスのテスト補助回路およびテスト方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11237433A (ja) | 1998-02-19 | 1999-08-31 | Ando Electric Co Ltd | 半導体デバイス試験装置及び半導体デバイス試験方法 |
JP2006030166A (ja) | 2004-06-18 | 2006-02-02 | Yokogawa Electric Corp | Icテスタ |
JP2008145266A (ja) | 2006-12-11 | 2008-06-26 | Yokogawa Electric Corp | デバイステスタ |
JP2008224585A (ja) | 2007-03-15 | 2008-09-25 | Yokogawa Electric Corp | 半導体試験装置 |
KR20100068670A (ko) * | 2008-12-15 | 2010-06-24 | 삼성전자주식회사 | 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법 |
KR101535228B1 (ko) * | 2009-05-13 | 2015-07-08 | 삼성전자주식회사 | 빌트 오프 테스트 장치 |
KR101638184B1 (ko) * | 2009-11-13 | 2016-07-21 | 삼성전자주식회사 | 비오티 장치 및 이를 포함하는 테스트 시스템 |
-
2009
- 2009-11-13 KR KR1020090109438A patent/KR101638184B1/ko active IP Right Grant
-
2010
- 2010-10-08 US US12/900,748 patent/US8604813B2/en not_active Expired - Fee Related
- 2010-10-25 JP JP2010238361A patent/JP2011107132A/ja active Pending
-
2013
- 2013-11-19 US US14/084,224 patent/US9285415B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0454472A (ja) * | 1990-06-25 | 1992-02-21 | Oki Electric Ind Co Ltd | 半導体試験装置 |
JPH0599989A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | ゲートアレイ付ram用テスト回路 |
JPH10240560A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 波形信号処理装置 |
JP2001004716A (ja) * | 1999-06-24 | 2001-01-12 | Matsushita Electric Ind Co Ltd | Lsiの検査方法 |
JP2001142733A (ja) * | 1999-11-18 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 内部信号観測装置 |
JP2003215216A (ja) * | 2001-12-03 | 2003-07-30 | Samsung Electronics Co Ltd | 半導体集積回路のためのテスト装置 |
JP2008180616A (ja) * | 2007-01-25 | 2008-08-07 | Kawasaki Microelectronics Kk | 半導体デバイスのテスト補助回路およびテスト方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170007585A (ko) * | 2015-07-08 | 2017-01-19 | 삼성전자주식회사 | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 |
KR102377362B1 (ko) | 2015-07-08 | 2022-03-23 | 삼성전자주식회사 | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 |
KR20170011552A (ko) * | 2015-07-23 | 2017-02-02 | 삼성전자주식회사 | 테스트 인터페이스 보드, 테스트 장비, 테스트 시스템 및 테스트 방법 |
KR102329802B1 (ko) | 2015-07-23 | 2021-11-22 | 삼성전자주식회사 | 테스트 인터페이스 보드, 테스트 장비, 테스트 시스템 및 테스트 방법 |
KR20170018180A (ko) * | 2015-08-06 | 2017-02-16 | 에스케이하이닉스 주식회사 | 복수의 반도체 장치를 테스트할 수 있는 테스트 장치 및 시스템 |
KR102425472B1 (ko) | 2015-08-06 | 2022-07-28 | 에스케이하이닉스 주식회사 | 복수의 반도체 장치를 테스트할 수 있는 테스트 장치 및 시스템 |
CN105866663A (zh) * | 2016-06-03 | 2016-08-17 | 珠海格力电器股份有限公司 | 测试工装及测试系统 |
Also Published As
Publication number | Publication date |
---|---|
US8604813B2 (en) | 2013-12-10 |
KR20110052777A (ko) | 2011-05-19 |
US9285415B2 (en) | 2016-03-15 |
US20110115517A1 (en) | 2011-05-19 |
US20140074423A1 (en) | 2014-03-13 |
KR101638184B1 (ko) | 2016-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011107132A (ja) | Bot装置及びこれを含むテストシステム | |
US9123406B2 (en) | Semiconductor memory device capable of selectively enabling/disabling a first input unit and a second input unit in response to a first and second internal clock in a gear-down mode | |
JP2011003250A (ja) | 半導体記憶装置 | |
US11327113B2 (en) | Memory loopback systems and methods | |
JP5554476B2 (ja) | 半導体記憶装置および半導体記憶装置の試験方法 | |
KR20090012499A (ko) | 실장테스트회로를 구비하는 반도체 메모리 장치 및실장테스트방법 | |
US9323538B1 (en) | Systems and methods for memory interface calibration | |
JP2004055030A (ja) | 半導体回路装置 | |
US7362635B2 (en) | Semiconductor memory device | |
JP2008097699A (ja) | 半導体記憶装置 | |
JP2019160238A (ja) | メモリインタフェース及びメモリシステム | |
TWI550623B (zh) | 半導體記憶體元件、測試電路、及其測試操作方法 | |
KR20140136203A (ko) | 반도체 집적회로 | |
US7783942B2 (en) | Integrated circuit device with built-in self test (BIST) circuit | |
WO2017199790A1 (ja) | 半導体集積回路 | |
US7948912B2 (en) | Semiconductor integrated circuit with test mode | |
JP4914771B2 (ja) | 半導体装置 | |
KR101156029B1 (ko) | 반도체 메모리 장치 및 그 동작방법 | |
JP2016201623A (ja) | フリップフロップ回路および半導体集積回路装置 | |
KR20140126145A (ko) | 반도체 장치, 그 반도체 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법 | |
JP5625241B2 (ja) | 半導体装置及びその試験方法 | |
KR101017759B1 (ko) | 클럭 펄스 제어 장치 | |
KR100997436B1 (ko) | 반도체 메모리장치의 펄스생성회로 및 방법 | |
JP2012103163A (ja) | 半導体装置 | |
JP2008292173A (ja) | 半導体集積回路装置のテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140715 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |