JP2011107132A5

JP2011107132A5 -

Info

Publication number: JP2011107132A5
Application number: JP2010238361A
Authority: JP
Filing date: 2010-10-25
Publication date: 2013-12-12

Claims

外部から印加されるテスト信号を複製して複製された複数のテスト信号それぞれをチャンネルを通じて、テスト対象デバイスにそれぞれ印加し、前記テスト対象デバイスからそれぞれ受信されたテスト結果信号に基づいた複数の判定信号を提供する信号処理ブロックと、
出力モード選択信号に応答して前記複数の判定信号を併合するか、または順次に最終判定信号として提供する出力選択ブロックと、
第１スイッチング制御信号に応答して前記テスト信号を前記信号処理ブロックに提供するか、または前記最終判定信号を外部に提供する信号制御ブロックを含むＢＯＴ（ＢＯＴ；ｂｕｉｌｔ−ｏｆｆｔｅｓｔ）装置。
前記信号処理ブロックは複数の信号処理部を含み、
前記複数の信号処理部それぞれは、
前記テスト信号を複製して前記複製されたテスト信号を提供するバッファと、
第２スイッチング制御信号が第１レベルの場合、前記複製されたテスト信号を前記テスト対象デバイスに提供するリレーと、
前記第２スイッチング制御信号が第２レベルの場合、前記該当テスト結果信号を基準レベルと比較して、結果信号を提供する比較回路と、
前記判定信号を保存して出力するレジスタと、を含み、
前記バッファは第１電源電圧と第２電源電圧の印加を受け、前記複製されたテスト信号のレベルは前記第１電源電圧と第２電源電圧によって可変されることができ、
前記レジスタに保存された前記判定信号は前記複数のテスト対象デバイスに対するテストが完了した後に、前記出力選択ブロックに提供され、
前記比較回路は第３電源電圧と前記第４電源電圧の印加を受け、前記判定信号のレベルは前記第３電源電圧と前記第４電源電圧によって可変されることができることを特徴とする請求項１に記載のＢＯＴ装置。
前記比較回路は前記テスト結果信号と前記基準レベルが相互に同じ場合にテストパスを示す前記判定信号を提供することを特徴とする請求項２に記載のＢＯＴ装置。
前記比較回路は前記テスト結果信号と前記基準レベルが相互に異なる場合にテストフェイルを示す前記判定信号を提供することを特徴とする請求項２に記載のＢＯＴ装置。
前記出力選択ブロックは、
前記出力モード選択信号が第１レベルの場合には前記複数の判定信号を併合して前記最終判定信号として提供し、
前記出力モード選択信号が第２レベルの場合には前記複数の判定信号を順次に前記最終判定信号として提供することを特徴とする請求項１に記載のＢＯＴ装置。
前記出力選択ブロックは、
前記複数の判定信号を印加され論理和演算する併合回路と、
選択信号に応答して前記複数の判定信号を一つずつ選択して順次に出力するマルチプレクサと、
前記選択信号を生成するカウンタと、
前記出力モード選択信号が第１レベルの場合には前記併合回路の出力と接続され、前記出力モード選択信号が第２レベルの場合には前記マルチプレクサの出力と接続されるリレーと、を含むことを特徴とする請求項５に記載のＢＯＴ装置。
前記併合回路は前記複数の判定信号のうち少なくとも一つがハイレベルを示す場合、テストフェイルを示すハイレベルの併合された最終判定信号を提供するＯＲゲートで構成されることを特徴とする請求項６に記載のＢＯＴ装置。
前記併合回路は前記複数の判定信号のうち少なくとも一つがローレベルを示す場合、テストフェイルを示すローレベルの併合された最終判定信号を提供するＡＮＤゲートで構成されることを特徴とする請求項６に記載のＢＯＴ装置。
前記出力選択ブロックは、
前記出力モード選択信号によって選択的に活性化して前記複数の判定信号を印加され論理和演算する併合回路と、
前記出力モード選択信号によって選択的に活性化し、選択信号に応答して前記複数の判定信号を一つずつ選択して順次に出力するマルチプレクサと、
前記出力モード選択信号によって選択的に活性化して前記選択信号を生成するカウンタと、を含み、
前記出力モード選択信号が前記第１レベルの場合には前記併合回路がイネーブルされ、前記出力モード選択信号が第２レベルの場合には前記マルチプレクサ及び前記カウンタがイネーブルされることを特徴とする請求項５に記載のＢＯＴ装置。
多重の（ｍｕｌｔｉｐｌｅ）半導体装置をテストする装置として、
それぞれのチャンネルを通じて複数の半導体装置に接続する信号処理器と、
スイッチング制御信号に応答して、前記複数の半導体装置それぞれによって処理される共通テスト信号を前記信号処理器に選択的に提供するか、または前記複数の半導体装置それぞれによって処理された前記共通テスト信号に基づいて最終判定信号を外部に提供する信号制御器と、
出力モード選択信号に応答して前記最終判定信号を前記信号制御器に提供する出力選択器を含み、
前記最終判定信号は、テスト結果信号の一つずつの順、または、前記テスト結果信号の併合として、前記半導体装置のうち少なくとも一つのテスト失敗を示し、
前記テスト結果信号それぞれは、前記共通のテスト信号を処理した各半導体装置からのテスト結果信号と基準レベルを比較した結果に基づいたことを特徴とする多重（ｍｕｌｔｉｐｌｅ）半導体装置をテストする装置。