JP2001004716A - Ｌｓｉの検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 複数のＬＳＩを同時に検査する場合、各ＬＳ
Ｉ毎にテストを行うテストユニットが検査対象のＬＳＩ
と同数必要となるため、テストユニットの数により検査
できるＬＳＩの数が限定される。 【解決手段】 複数のＬＳＩを同時に検査する場合、少
ないテストユニットで同時に検査する複数のＬＳＩに対
して一度にテストデータを与え、前記複数のＬＳＩの検
査結果は各ＬＳＩ毎に時分割に前記テストユニットに渡
して判定することで、少ないテストユニットで複数のＬ
ＳＩを同時に検査可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＬＳＩの検査方法、
特に複数のＬＳＩを同時に検査を行うことのできるＬＳ
Ｉの検査方法に関する。

【０００２】

【従来の技術】従来のＬＳＩの検査方法では、複数のＬ
ＳＩを同時に検査する場合、前記各ＬＳＩとテスト装置
のテストユニットが１対１で接続され、その１対１で接
続されたＬＳＩとテストユニット間で検査が行われる。

【０００３】

【発明が解決しようとする課題】しかしながら上記従来
技術によれば、同時に検査するＬＳＩ数を増やすにつれ
てテストユニットを増やす必要があり、言い換えればテ
ストユニット数で同時に検査できるＬＳＩ数が制限され
てしまうという問題点があった。

【０００４】

【課題を解決するための手段】本発明の第１の発明は、
複数のＬＳＩを同時に検査できるＬＳＩの検査方法にお
いて、同時に検査を行う複数ｎ個のＬＳＩに一度にテス
トデータを与え、前記複数ｎ個のＬＳＩの検査結果を時
分割に判定し、前記複数ｎ個のＬＳＩのシリアルナンバ
ーやその他検査情報を表示または保持できる機能を有す
るテストユニットを１つ以上備えた検査装置と、検査結
果やＬＳＩのシリアルナンバー等の検査情報を決められ
たディレイタイムでテスト装置に返す応答タイミング発
生手段を備えたＬＳＩと、前記検査装置から複数ｎ個の
ＬＳＩに与えるテストデータや、そのテストデータによ
って同時に検査された複数ｎ個のＬＳＩの検査結果や検
査情報を検査装置に送るための制御を行う入出力制御手
段を備えることにより、少ないテストユニットで複数ｎ
個のＬＳＩを同時に検査できるようにしたものである。

【０００５】本発明の第２の発明は、上述のＬＳＩの検
査方法において、同時に検査を行う複数ｎ個のＬＳＩに
それぞれ違った応答タイミングを発生するよう設計され
た応答タイミング発生手段を備えるよう構成したもので
ある。

【０００６】本発明の第３の発明は、上述のＬＳＩの検
査方法において、同時に検査を行う複数ｎ個のＬＳＩに
はそれぞれ同じ応答タイミングを発生するよう設計され
た応答タイミング発生手段を備え、検査装置には検査を
行う複数ｎ個のＬＳＩに検査の開始を知らせる機能を備
え、各ＬＳＩ毎に検査開始を変えて応答タイミングをず
らすように構成したものである。

【０００７】本発明の第４の発明は、上述のＬＳＩの検
査方法において、同時に検査を行う複数ｎ個のＬＳＩの
検査結果を返す応答タイミングと、複数ｎ個のＬＳＩの
テストデータや検査結果を入出力制御を行うことのでき
るテストユニットで構成したものである。

【０００８】本発明の第５の発明は、上述のＬＳＩの検
査方法において、各ＬＳＩの検査結果やシリアルナンバ
ーといった検査情報をメモリに一時記憶しておき、その
メモリとデータの入出力をテストユニットで時分割に制
御することができるように構成したものである。

【０００９】本発明の第６の発明は、上述の第１から第
５の発明のＬＳＩの検査方法において、テストユニット
から各ＬＳＩへ与えるテストデータや制御信号を送信し
たり、各ＬＳＩの検査結果等のシリアルデータをアンテ
ナ用コイルなどを利用して電波で受信する第１のデータ
送受信手段と、ホストコンピュータで作成したパラレル
のテストデータをシリアルデータに及び第１のデータ送
受信手段で受信したシリアルデータをパラレルデータに
変換する第１のシリアル／パラレルデータ変換手段と、
第１のデータ送受信手段で送信したシリアルのテストデ
ータや制御信号と、ＬＳＩの検査結果等の情報をテスト
ユニット側に返す第２のデータ送受信手段と、第２のデ
ータ送受信手段で受信したシリアルのテストデータや制
御信号をパラレルデータに、各ＬＳＩの検査結果等をテ
ストユニット側に返すためにシリアルデータに変換する
シリアル／パラレルデータ変換手段を備え、テストユニ
ットと検査ボード上の各ＬＳＩ間でのデータの受け渡し
を無線通信で行えるよう構成したものである。

【００１０】本発明の第１から第６の発明によれば、複
数のＬＳＩを同時に検査する場合、少ないテストユニッ
トで一度にテストデータを与えることができ、また検査
結果を各ＬＳＩ毎に決められたディレイタイムで前記テ
ストユニットに時分割に返し比較判定するので、同時検
査対象のＬＳＩを増やしてもテストユニットを増やすこ
となく検査することができ、例えば最小の検査システム
では、１つのテストユニットで複数のＬＳＩを同時に検
査することが可能である。更に、本発明の第６の発明の
ような無線通信機能やシリアル／パラレル変換機能を持
たせる検査構成にすることで、シリアルデータを期待す
るＬＳＩや通信機能を持ったＬＳＩにも対応できる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、実施の形態の図面を用いて説明する。

【００１２】図１は、本発明のＬＳＩの検査方法におけ
るＬＳＩ検査装置の基本構成を示すブロック図であり、
図２〜５はその応用例である。まず、図１から詳細に説
明する。

【００１３】同図に示すようにＬＳＩ検査装置１１０
は、ホストコンピュータ１１１、システムコントローラ
１１３、テストユニット１１２、検査ボード２００で構
成される。

【００１４】ホストコンピュータ１１１は、このＬＳＩ
検査装置全体を総括制御する機能を持ち、テストデータ
の作成やテスト結果の表示や印字、テスト条件の設定な
どが行われる。

【００１５】システムコントローラ１１３は、ホストコ
ンピュータ１１１の制御の基、テストユニット１１２を
制御する。

【００１６】テストユニット１１２は、図６に示すよう
に各ＬＳＩの制御、及びテストデータとテスト結果の受
け渡しを制御する入出力制御手段の制御とテストユニッ
ト７００自身を制御する制御部７１０と、複数ｎ個のＬ
ＳＩに同時にテストデータを与えるデータ出力部７２０
と、各ＬＳＩ毎に時分割で送られてくる検査結果等を受
けるデータ入力部７３０と、前記データ入力部７３０で
受けた検査結果を判定する比較部７４０等で構成され
る。

【００１７】検査ボード２００は、複数ｎ個のＬＳＩ２
１０、２２０、２３０、２４０、２５０、２６０を同時
に検査できるようｎ個のソケットと、テストユニット１
１２とＬＳＩ間でデータの受け渡しを制御するためのｎ
個の入出力制御手段２１２、２２２、２３２、２４２、
２５２、２６２で構成され、これらを共通のデータ／制
御バス２７０と入力制御信号２８０で接続してテストユ
ニット１１２の制御の基、検査を実施する。尚、入力制
御信号２８０は、説明のためデータ／制御バス２７０と
別に示してあるが、本来はデータ／制御バス２７０に含
まれるものである。

【００１８】応答タイミング発生手段２１１、２２１、
２３１、２４１、２５１、２６１は、ＬＳＩの検査後に
検査結果やＬＳＩのシリアルナンバーといった検査に必
要な情報をテストユニット１１２に返すタイミングと、
入出力制御手段２１２、２２２、２３２、２４２、２５
２、２６２の出力のタイミング制御を行う。

【００１９】入出力制御手段２１２、２２２、２３２、
２４２、２５２、２６２は、テストユニット１１２から
各ＬＳＩ側にテストデータを与える場合には、テストユ
ニット１１２からの入力制御信号２８０によりＬＳＩ側
へ入力制御を行い、検査結果やＬＳＩのシリアルナンバ
ーといった検査に必要な情報をテストユニット１１２側
に返す場合には、応答タイミング発生手段２１１、２２
１、２３１、２４１、２５１、２６１により発生された
タイミングでＬＳＩからテストユニット側への出力制御
を行う。

【００２０】次に前記実施の形態の動作を説明する。ま
ず、ホストコンピュータ１１１からのテストデータとシ
ステムコントローラ１１３の制御の基、テストユニット
１１２は、複数ｎ個のＬＳＩ２１０、２２０、２３０、
２４０、２５０、２６０にテストデータを入力できるよ
う、ｎ個の入出力制御手段２１２、２２２、２３２、２
４２、２５２、２６２をＬＳＩ側に入力設定する。その
後テストユニット１１２は、同時に検査を行うｎ個のＬ
ＳＩ２１０、２２０、２３０、２４０、２５０、２６０
に一斉にテストデータを与え、与えられたテストデータ
により各ＬＳＩは一斉に検査を開始する。各ＬＳＩの応
答タイミング発生手段２１１、２２１、２３１、２４
１、２５１、２６１は、不揮発性メモリ等に書き込まれ
た値により異なったタイミングを発生するように設計さ
れており、スライスでの検査時に書き込まれたデータに
より予め違った応答タイミングが設定されている。そし
て、同時に検査を開始した各ＬＳＩの応答タイミング発
生手段２１１、２２１、２３１、２４１、２５１、２６
１には、全て異なったタイミング設定がされており、検
査終了後は、このタイミングにより入出力制御手段２１
２、２２２、２３２、２４２、２５２、２６２を各ＬＳ
Ｉからテストユニット側へ出力設定を行った後、検査結
果やＬＳＩのシリアルナンバーといった検査に必要な情
報を各ＬＳＩ毎に時分割でテストユニット１１２に返
す。そしてテストユニット１１２は、ｎ個のＬＳＩ２１
０、２２０、２３０、２４０、２５０、２６０から時分
割で送られてきた検査結果を判定し、ホストコンピュー
タ１１１で検査の判定結果とＬＳＩのシリアルナンバー
を一括管理する。図７はテストデータと検査結果の流れ
を示す。同図に示すように、同時に検査を行うＬＳＩの
ＤＵＴ１〜ｎに同時にテストデータを与え、一斉に検査
を開始する。そして検査終了後は、ＤＵＴ１、ＤＵＴ
２、ＤＵＴ３、・・・、ＤＵＴｎの順に検査結果やＬＳ
Ｉのシリアルナンバーといった検査に必要な情報をテス
トユニット１１２に返す。

【００２１】図２は、本発明の実施の形態の基本構成で
ある図１と若干構成を変え、同様の効果を得ることので
きる応用例１のブロック図である。

【００２２】同図のＬＳＩ検査装置１２０は図１と同様
に、ホストコンピュータ１２１、システムコントローラ
１２３、テストユニット１２２、検査ボード３００で構
成される。

【００２３】ホストコンピュータ１２１、システムコン
トローラ１２３は、図１と同様の機能を備える。

【００２４】テストユニット１２２は、図１の機能に加
え新たにテストスタート信号３９０を備え、各ＬＳＩ毎
に検査開始の指示を送る。

【００２５】検査ボード３００においては、前記テスト
ユニット１２２からのテストスタート信号３９０を各Ｌ
ＳＩに与えられるよう接続する。尚、テストスタート信
号３９０は、説明のためデータ／制御バス３７０と別に
示してあるが、本来はデータ／制御バス３７０に含まれ
るものである。

【００２６】応答タイミング発生手段３１１、３２１、
３３１、３４１、３５１、３６１は、図１とは異なりＬ
ＳＩ全て同一の応答タイミングとする。

【００２７】次に前記実施の形態の動作を説明する。ま
ず、ホストコンピュータ１２１からのテストデータとシ
ステムコントローラ１２３の検査開始等の制御の基、テ
ストユニット１２２は、ｎ個のＬＳＩ３１０、３２０、
３３０、３４０、３５０、３６０にテストデータを入力
できるようｎ個の入出力制御手段３１２、３２２、３３
２、３４２、３５２、３６２をＬＳＩ側に入力設定す
る。その後テストユニット１２２は、同時に検査を行う
ｎ個のＬＳＩ３１０、３２０、３３０、３４０、３５
０、３６０に一斉にテストデータを与える。そして、テ
ストユニットは、検査を順次開始させるよう各ＬＳＩに
テストスタート信号３９０を与え、テストデータに沿っ
て各ＬＳＩが順次検査を行う。各ＬＳＩの応答タイミン
グ発生手段３１１、３２１、３３１、３４１、３５１、
３６１には、予め同様の応答タイミングで設計されてお
り、各ＬＳＩの検査終了後は、このタイミングにより入
出力制御手段３１２、３２２、３３２、３４２、３５
２、３６２を各ＬＳＩからテストユニット側へ出力設定
を行った後、検査結果やＬＳＩのシリアルナンバーとい
った検査に必要な情報を各ＬＳＩ毎に時分割でテストユ
ニット１２２に返す。そしてテストユニット１２２は、
ｎ個のＬＳＩ３１０、３２０、３３０、３４０、３５
０、３６０から時分割で送られてきた検査結果を判定
し、ホストコンピュータ１２１で検査の判定結果とＬＳ
Ｉのシリアルナンバーを一括管理する。図８はテストデ
ータと検査結果の流れを示す。同図に示すように、同時
に検査を行うＬＳＩのＤＵＴ１〜ｎに同時にテストデー
タを与え、テストスタート信号３９０により各ＬＳＩが
順次検査を開始する。そして検査終了後は、応答タイミ
ング発生手段３１１、３２１、３３１、３４１、３５
１、３６１の応答タイミングでＤＵＴ１、ＤＵＴ２、Ｄ
ＵＴ３、・・・、ＤＵＴｎの順に検査結果やＬＳＩのシ
リアルナンバーといった検査に必要な情報をテストユニ
ット１１２に返す。

【００２８】本構成においては、同時に検査を行うＬＳ
Ｉ毎に応答タイミング発生手段の応答タイミングを変え
る必要がないため、図１の構成よりＬＳＩ設計が容易と
なる。

【００２９】図３は、本発明の実施の形態の基本構成で
ある図１と若干構成を変え、同様の効果を得ることので
きる応用例２のブロック図である。

【００３０】同図のＬＳＩ検査装置１３０は図１と同様
に、ホストコンピュータ１３１、システムコントローラ
１３３、テストユニット１３２、検査ボード４００で構
成される。

【００３１】ホストコンピュータ１３１、システムコン
トローラ１３３は、図１と同様の機能を備える。

【００３２】テストユニット１３２は、図１の機能に加
えＬＳＩに内蔵される応答タイミング発生手段の代わり
に、新たに応答スタート信号４９０を備え、各ＬＳＩ毎
に時分割に応答するよう応答開始の指示を送る。

【００３３】検査ボード４００においては、前記テスト
ユニット１３２からの応答スタート信号４９０を各ＬＳ
Ｉに与えられるよう接続する。

【００３４】次に前記実施の形態の動作を説明する。ま
ず、ホストコンピュータ１３１からのテストデータとシ
ステムコントローラ１３３の検査開始等の制御の基、テ
ストユニット１３２は、ｎ個のＬＳＩ４１０、４２０、
４３０、４４０、４５０、４６０にテストデータを入力
できるようｎ個の入出力制御手段４１２、４２２、４３
２、４４２、４５２、４６２をＬＳＩ側に入力設定す
る。その後テストユニット１３２は、同時に検査を行う
ｎ個のＬＳＩ４１０、４２０、４３０、４４０、４５
０、４６０に一斉にテストデータを与え、与えられたテ
ストデータにより各ＬＳＩは一斉に検査を開始する。各
ＬＳＩの検査終了後は、テストユニット１３２からの入
出力制御信号４８０により入出力制御手段４１２、４２
２、４３２、４４２、４５２、４６２を各ＬＳＩからテ
ストユニット側へ出力設定した後、応答スタート信号４
９０により検査結果やＬＳＩのシリアルナンバーといっ
た検査に必要な情報を各ＬＳＩ毎に時分割でテストユニ
ット１３２に返す。そして、テストユニット１３２にお
いてｎ個のＬＳＩ４１０、４２０、４３０、４４０、４
５０、４６０から時分割で送られてきた検査結果を判定
し、ホストコンピュータ１３１で検査の判定結果とＬＳ
Ｉのシリアルナンバーを一括管理する。

【００３５】本構成においては、各ＬＳＩの応答タイミ
ングとテストデータや検査結果等の入出力制御をテスト
ユニット１３２が行うことでＬＳＩの負担を軽減するこ
とができる。また、任意のＬＳＩから自由に検査結果を
得ることが可能である。

【００３６】図４は、本発明の実施の形態の基本構成で
ある図１と若干構成を変え、同様の効果を得ることので
きる応用例３のブロック図である。

【００３７】同図のＬＳＩ検査装置１４０は図１と同様
の、ホストコンピュータ１４１、システムコントローラ
１４３、テストユニット１４２、検査ボード５００と、
新たにメモリ５１４、５２４、５３４、５４４、５５
４、５６４と、メモリ制御手段５１５、５２５、５３
５、５４５、５５５、５６５で構成される。

【００３８】ホストコンピュータ１４１、システムコン
トローラ１４３は、図１と同様の機能を備える。

【００３９】検査ボード５００においては、メモリ５１
４、５２４、５３４、５４４、５５４、５６４とメモリ
制御手段５１５、５２５、５３５、５４５、５５５、５
６５を配置し、メモリ制御信号５９０とメモリ内のデー
タをＲｅａｄ／Ｗｒｉｔｅできるよう接続する。

【００４０】メモリ５１４、５２４、５３４、５４４、
５５４、５６４は、各ＬＳＩ５１０、５２０、５３０、
５４０、５５０、５６０の検査結果やＬＳＩのシリアル
ナンバー等の検査に必要なデータを保持する。

【００４１】メモリ制御手段５１５、５２５、５３５、
５４５、５５５、５６５は、メモリ内のデータのＲｅａ
ｄ／Ｗｒｉｔｅを制御する。

【００４２】テストユニット１４２は、図１の機能に加
え各ＬＳＩ毎に設けられたメモリ５１４、５２４、５３
４、５４４、５５４、５６４を制御するメモリ制御手段
５１５、５２５、５３５、５４５、５５５、５６５の制
御信号であるメモリ制御信号５９０を備える。

【００４３】次に前記実施の形態の動作を説明する。ま
ず、ホストコンピュータ１４１からのテストデータとシ
ステムコントローラ１４３の検査開始等の制御の基、テ
ストユニット１４２はｎ個のＬＳＩ５１０、５２０、５
３０、５４０、５５０、５６０にテストデータを入力で
きるようｎ個の入出力制御手段５１２、５２２、５３
２、５４２、５５２、５６２をＬＳＩ側に入力設定す
る。その後テストユニット１４２は、同時に検査を行う
ｎ個のＬＳＩ５１０、５２０、５３０、５４０、５５
０、５６０に一斉にテストデータを与え、与えられたテ
ストデータにより各ＬＳＩは一斉に検査を開始する。各
ＬＳＩの検査終了後は、検査結果やＬＳＩのシリアルナ
ンバー等の検査に必要なデータを各ＬＳＩ毎に備え付け
たメモリ５１４、５２４、５３４、５４４、５５４、５
６４にＷｒｉｔｅする。その後、テストユニット１４２
からの入出力制御信号５８０により入出力制御手段５１
２、５２２、５３２、５４２、５５２、５６２を各ＬＳ
Ｉからテストユニット１４２側へ出力設定した後、メモ
リ制御信号５９０により各メモリ内のデータを時分割に
Ｒｅａｄしてテストユニット１４２に返す。そして、テ
ストユニット１４２においてｎ個のＬＳＩ５１０、５２
０、５３０、５４０、５５０、５６０から時分割で送ら
れてきた検査結果を判定し、ホストコンピュータ１４１
で検査の判定結果とＬＳＩのシリアルナンバーを一括管
理する。

【００４４】図５は、本発明の実施の形態の基本構成で
ある図１における検査装置１１０と検査ボード２００間
のデータの受け渡しを、無線通信で行えるようにしたブ
ロック図である。

【００４５】同図のＬＳＩ検査装置１５０は、図１と同
様のホストコンピュータ１５１、システムコントローラ
１５３、テストユニット１５２、検査ボード６００と、
新たにシリアル／パラレル変換器１５４と、送受信手段
１５５で構成される。

【００４６】検査ボード６００は、図１のデータ／制御
バス２７０や入力制御信号２８０といった配線が無くな
り、代わりに各ＬＳＩ毎にシリアル／パラレル変換器６
１６、６２６、６３６、６４６、６５６、６６６を備え
る。

【００４７】次に本実施の形態の動作であるが、上述す
るように図１の検査装置１１０と検査ボード２００間の
データの受け渡しを、無線通信で行えるようにしたもの
であるため、図１との相違点のみ説明する。まず、第１
のシリアル／パラレル変換器１５４は、第１の送受信手
段１５５によって複数ｎ個のＬＳＩ６１０、６２０、６
３０、６４０、６５０、６６０にテストデータや制御信
号を与えられるように、テストユニット１５２からのパ
ラレルデータをシリアルデータに変換する。そして第１
の送受信手段１５５から、変換されたシリアルデータを
検査ボード６００上の各ＬＳＩ６１０、６２０、６３
０、６４０、６５０、６６０に送信する。各ＬＳＩの第
２の送受信手段６１７、６２７、６３７、６４７、６５
７、６６７は、第１の送受信手段１５５から送信された
シリアルデータを受信して、第２のシリアル／パラレル
変換器６１６、６２６、６３６、６４６、６５６、６６
６に送る。第２のシリアル／パラレル変換器６１６、６
２６、６３６、６４６、６５６、６６６では、第２の送
受信手段６１７、６２７、６３７、６４７、６５７、６
６７で受信したシリアルデータをパラレルデータに変換
する。その後、変換されたパラレルデータによって検査
が開始される。検査が終了すると、検査結果であるパラ
レルデータを各ＬＳＩの第２のシリアル／パラレル変換
器６１６、６２６、６３６、６４６、６５６、６６６で
シリアルデータに変換する。変換されたシリアルデータ
は、各ＬＳＩの第２の送受信手段６１７、６２７、６３
７、６４７、６５７、６６７から応答タイミング発生手
段６１１、６２１、６３１、６４１、６５１、６６１の
制御により時分割に検査装置１５０に送信する。第１の
送受信手段１５５は、第２の送受信手段６１７、６２
７、６３７、６４７、６５７、６６７から送信されたシ
リアルデータを受信して、第１のシリアル／パラレル変
換器１５４に送る。第１のシリアル／パラレル変換器１
５４では、第１の送受信手段１５５で受信したシリアル
データをパラレルデータに変換する。その後、変換され
たパラレルデータで期待値と比較して検査結果を判定す
る。

【００４８】このような構成にすることで、ＩＣカード
用ＬＳＩの検査にも対応可能となる。また、シリアルデ
ータでの扱いが必要な場合は、有線接続であっても実現
可能である。

【００４９】以上、本発明の構成及び動作を幾つかの実
施の形態について説明したが、本発明はこの実施の形態
に限定されるものではない。

【００５０】

【発明の効果】以上説明してきたように本発明のＬＳＩ
の検査方法によれば、複数のＬＳＩを同時に検査する場
合、少ないテストユニットで同時に検査する複数のＬＳ
Ｉに一度にテストデータを与えることができ、また検査
結果は各ＬＳＩで決められたディレイタイムで時分割で
前記テストユニット返し判定するため、同時に検査する
ＬＳＩを増やした場合でも、テストユニットを増やすこ
となく検査することができる。また、テストデータをシ
リアル／パラレル変換する機能や、テスト装置と検査対
象のＬＳＩに無線通信機能を備えることで、シリアルデ
ータを期待するＬＳＩや通信機能を備えたＩＣカード用
ＬＳＩ等の検査にも対応可能である。

【図面の簡単な説明】

【図１】本発明の実施の形態における検査装置の基本構
成図

【図２】図１の応用例１における検査装置の構成図（有
線接続）

【図３】図１の応用例２における検査装置の構成図（有
線接続）

【図４】図１の応用例３における検査装置の構成図（有
線接続）

【図５】図１の応用例４における検査装置の構成図（無
線通信）

【図６】テストユニット１１２の構成を示す図

【図７】テストデータと検査結果の流れを示す図

【図８】テストデータと検査結果の流れを示す図

【符号の説明】

１１０、１２０、１３０、１４０、１５０ 検査装置 ２００、３００、４００、５００、６００ 検査ボード ７００ テストユニット

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のＬＳＩを同時に検査できるＬＳＩ
   の検査方法において、同時に検査を行う複数ｎ個のＬＳ
   Ｉに一度にテストデータを与え、前記複数ｎ個のＬＳＩ
   の検査結果を時分割に判定し、前記複数ｎ個のＬＳＩの
   シリアルナンバーやその他検査情報を表示または保持で
   きる機能を有するテストユニットを１つ以上備えた検査
   装置と、検査結果やＬＳＩのシリアルナンバー等の検査
   情報を決められたディレイタイムでテスト装置に返す応
   答タイミング発生手段を備えたＬＳＩと、前記検査装置
   から複数ｎ個のＬＳＩに与えるテストデータや、そのテ
   ストデータによって同時に検査された複数ｎ個のＬＳＩ
   の検査結果や検査情報を検査装置に送るための制御を行
   う入出力制御手段と、を備えることにより少ないテスト
   ユニットで複数ｎ個のＬＳＩを同時に検査できることを
   特徴とするＬＳＩ検査方法。
2. 【請求項２】 請求項１に記載のＬＳＩの検査方法にお
   いて、同時に検査を行う複数ｎ個のＬＳＩにはそれぞれ
   違った応答タイミングを発生するよう設計された応答タ
   イミング発生手段を備えたＬＳＩによって、同時に複数
   のＬＳＩを検査できることを特徴とするＬＳＩ検査方
   法。
3. 【請求項３】 請求項１に記載のＬＳＩの検査方法にお
   いて、同時に検査を行う複数ｎ個のＬＳＩにはそれぞれ
   同じ応答タイミングを発生するよう設計された応答タイ
   ミング発生手段を備え、検査装置には検査を行う複数ｎ
   個のＬＳＩに検査の開始を知らせる機能を備え、各ＬＳ
   Ｉ毎に検査開始を変えることで、応答タイミングをずら
   し同時に複数のＬＳＩを検査できることを特徴とするＬ
   ＳＩ検査方法。
4. 【請求項４】 請求項１に記載のＬＳＩの検査方法にお
   いて、同時に検査を行う複数ｎ個のＬＳＩの検査結果を
   返す応答タイミングと、複数ｎ個のＬＳＩのテストデー
   タや検査結果を入出力制御するテストユニットを備える
   ことで、同時に複数のＬＳＩを検査できることを特徴と
   するＬＳＩ検査方法。
5. 【請求項５】 請求項１に記載のＬＳＩの検査方法にお
   いて、各ＬＳＩの検査結果やシリアルナンバーといった
   検査情報をメモリに一時記憶しておき、そのメモリの制
   御とデータの入出力制御をテストユニットで時分割に行
   うことによって、同時に複数のＬＳＩを検査できること
   を特徴とするＬＳＩ検査方法。
6. 【請求項６】 請求項１、２，３，４，５に記載のＬＳ
   Ｉの検査方法において、テストユニットから各ＬＳＩへ
   与えるテストデータや制御信号を送信したり、各ＬＳＩ
   の検査結果等のシリアルデータをアンテナ用コイルなど
   を利用して電波で受信する第１のデータ送受信手段と、
   ホストコンピュータで作成したパラレルのテストデータ
   をシリアルデータに及び第１のデータ送受信手段で受信
   したシリアルデータをパラレルデータに変換する第１の
   シリアル／パラレルデータ変換手段と、第１のデータ送
   受信手段で送信したシリアルのテストデータや制御信号
   と、ＬＳＩの検査結果等の情報をテストユニット側に返
   す第２のデータ送受信手段と、第２のデータ送受信手段
   で受信したシリアルのテストデータや制御信号をパラレ
   ルデータに、各ＬＳＩの検査結果等をテストユニット側
   に返すためにシリアルデータに変換するシリアル／パラ
   レルデータ変換手段を備え、テストユニットと検査ボー
   ド上の各ＬＳＩ間でのデータの受け渡しを無線通信で行
   えるよう構成することで、同時に複数のＬＳＩを検査で
   きることを特徴とするＬＳＩ検査方法。