JP2000353783A

JP2000353783A - 半導体装置

Info

Publication number: JP2000353783A
Application number: JP2000101683A
Authority: JP
Inventors: Taichi Gyotoku; 太一行徳; Toru Kakiage; 透書上
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-04-05
Filing date: 2000-04-04
Publication date: 2000-12-19

Abstract

(57)【要約】【課題】バーンインのためにデータを入力するプロー
ブの数を削減する。【解決手段】セレクタ５０を設け、これには第１の入
力端子３１からの出力信号３１１が分岐して入力され
る。また、このセレクタには、第２の入力端子３２から
の出力信号３２１も入力される。いずれの信号を入力と
して選択するかは、外部のセレクタ選択端子６からの信
号による。バーンインを行うモードの時には、第１の入
力端子からバーンインデータを入力し、セレクタはこの
第１の入力端子からの出力信号を選択して第２の入力端
子に対応したバーンイン対象回路２内のスキャンチェー
ンへ出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特にバーンインを行う回路に対してスキャンチェー
ンによりストレスをかける半導体装置に関する。

【０００２】

【従来の技術】図１に、従来の半導体装置のブロック図
を示す。本図において、１は、半導体装置全体である。
３１は、第１の入力端子である。３１１は、第１の入力
端子からの入力信号（正確には信号線。ただし、正確に
記載するとかえって煩雑となり、また誤解のおそれもな
い。このため、以下、このように記載する。これは、他
の信号でも同様である。）である。３２は、第２の入力
端子である。３２１は、第２の入力端子からの入力信号
である。４１は、初期故障を除去するためのバーンイン
（ｂｕｒｎ−ｉｎ）以外の通常検査における第１の出力
端子、４２は、バーンイン以外の通常の検査における第
２の出力端子である。２は、バーンイン対象回路であ
る。２０１は、バーンイン対象回路２から出力される第
１の出力信号である。２０２はバーンイン対象回路２か
ら出力される第２の出力信号である。

【０００３】次に、この半導体装置におけるスキャンチ
ェーンについて説明する。スキャンチェーンとは、スキ
ャンテストにおいて、フリップフロップの出力と別のフ
リップフロップの入力が接続され、この接続されたフリ
ップフロップが数珠つなぎになっている回路（チェー
ン）である。図１のバーンイン対象回路２は、この数珠
つなぎの状態の２つのスキャンチェーン２１、２２とこ
れに伴う組み合わせ回路を示す。

【０００４】本図において、四角８０は、フリップフロ
ップであり、第１の入力端子３１と第１の出力端子４１
間のスキャンチェーン２１で入出力がなされて、また第
２の入力端子３２と第２の出力端子４２間のスキャンチ
ェーン２２で入出力がなされてテストされる。

【０００５】さて、このスキャンチェーンを用いたテス
トであるが、テスト時において、フリップフロップがス
キャン入力端子からスキャン出力端子まで数珠つなぎに
接続されている為、スキャンテスト（以降スキャンシフ
トと呼ぶ）時にスキャン入力端子から信号を与えること
で、任意のフリップフロップにデータをセットすること
が出来る。そして、このフリップフロップへのデータの
セットが完了すると、通常動作を行ない組合わせ回路を
動作させ、再度スキャンシフトを行ないスキャン出力端
子からの信号をコンパレート（比較）する。これによ
り、回路の検査がなされる。

【０００６】従って、バーンインを行なう場合、スキャ
ンチェーンを用いて、スキャンシフト及び通常動作を繰
り返すことで、回路をより大きく動かすことができる為
ストレスを大きく与えることが可能である。そこで、こ
のスキャンチェーンを用いてバーンイン対象回路２にス
トレスを印加する為、第１の入力端子３１及び第２の入
力端子３２から信号を入力し、ストレスを与える。

【０００７】

【発明が解決使用とする課題】しかしながら、上記従来
の構成では、スキャンチェーンの数が多くなると、それ
に対する入力端子数も増加する。この一方、ウエハーレ
ベルでのバーンインにはプローブ数の制約がある。すな
わち、バーンインは１ウエハのＬＳＩ全てに対して行う
が、この際１ウエハのプローブ数には制約があるため、
チップサイズが小さくなればなるほど１ＬＳＩに与える
ことのできるプローブ数が少なくなる。この為、スキャ
ンチェーンがあまり増加すると、ウエハーバーンインの
実現が困難となり、最悪の場合には出来なくなる。

【０００８】更にまた、近年の技術の進歩、更にはそれ
を踏まえての需要者の機器製品に対する要望の高度、多
様化の基で、チップサイズの小型化等が進みつつあるた
め、スキャンチェーンが増加する傾向にある。

【０００９】このため、スキャンチェーンの数が増加し
ても、バーンイン時に必要な入力端子数がそう増加しな
い、しかも安価、簡単な技術の開発が望まれていた。

【００１０】次に、同じく技術の進歩、需要者の機器製
品の信頼性に対する要望の高度化の基で、任意のパター
ンを入力する等、様々のバーンインテストをしたいとい
う要望もある。

【００１１】

【課題を解決するための手段】本発明は、以上の課題を
解決することを目的としてなされたものであり、１のス
キャンチェーン用の入力端子からのバーンイン用のデー
タを他のスキャンチェーンに入力可能としたものであ
る。また、１のスキャンチェーンから出力されたバーン
イン用データを他のスキャンチェーンのバーンインテス
トに利用しうるようにしたものである。そしてこれによ
り、プローブ数の制約から開放されるようにしている。

【００１２】また、複数のスキャンチェーン用の入力端
子からのバーンイン用のデータや同じく複数のスキャン
チェーンから出力されたバーンイン用データを他のスキ
ャンチェーンのバーンインテストに利用しうるようにし
たものである。そしてこれにより、バーンインにおいて
任意のパターンの入力等が可能となる。

【００１３】また、１のスキャンチェーン用の入力端子
からのバーンイン用のデータや同じく１のスキャンチェ
ーンから出力されたバーンイン用データを他の複数のス
キャンチェーンのバーンインテストに利用しうるように
したものである。そしてこれらにより、バーンインにお
いて任意のパターンの入力等が可能となる。

【００１４】また、１のスキャンチェーンから出力され
たバーンイン用データから他のスキャンチェーンのバー
ンインテストに利用される場合には、一定の遅延を伴っ
て入力され、使用されるようにしたものである。そして
これにより、同じくバーンインにおいて任意のパターン
の入力等が可能となる。

【００１５】また、これらのため、固有の入力端子から
バーンインデータが入力されないスキャンチェーンにお
いては、その固有の入力端子との間にセレクタが設けら
れ、該セレクタには他のスキャンチェーンの固有の入力
端子から入力されたバーンインデータ等も入力されるよ
うになっている。この下で、外部からの選択信号によ
り、セレクタはいずれかの入力信号を選択し、後流側の
スキャンチェーンに流すようにしている。

【００１６】また、セレクタを複数有する場合、そして
これが普通であるが、各セレクタ各々に入力信号の選択
をなさしめるフリップフロップ、その他ラッチやＲＯＭ
やＲＡＭ等状態の保持が可能な要素を有する制御回路を
設け、該制御回路はクロック信号と同期した所定の選択
信号等により各セレクタの選択を制御する。

【００１７】以上の他、半直列で結線し、ｆａｎｏｕ
ｔに対しても配慮する、幾つかのスキャンチェーンをブ
ロック化して操作する等のこともしている。

【００１８】更に、これらによりウエハーバーンインが
使用できる様な回路修正にも容易に対応できる様にして
いる。

【００１９】

【発明の実施の形態】以下、本発明をその好ましい実施
の形態に基づいて説明する。

【００２０】（第１の実施の形態）本実施の形態は、入
力端子とスキャンチェーン間にセレクタを装備し、該セ
レクタは他のスキャンチェーンの入力端子からも入力可
能とされ、この基で外部からの選択信号によりセレクタ
の入力を切り替えて、他のスキャンチェーン用の入力端
子から入力されたバーンイン用の信号をスキャンチェー
ンに同時に入力可能とするものである。

【００２１】図２に、本実施の形態の半導体装置の構成
を示す。本図において、図１に示す従来技術のものと同
一若しくはほぼ同一のものについては、同じ符号を付し
てある。またこのため、原則としてそれらについての説
明は省略する。なお、バーンイン対象回路２内のスキャ
ンチェーンは、煩雑となること、本発明の前提ではある
が本発明の趣旨そのものではないことのため、図示は省
略してある。なおまた、これらは後に説明する他の実施
の形態でも同じである。

【００２２】本図の半導体装置は、上述のごとく、バー
ンイン用の信号の入力されない入力端子とこれに対応す
るスキャンチェーン間にセレクタ５０を内蔵し、更にこ
のセレクタ５０へ選択信号６０１を入力するセレクタ選
択端子６と増幅回路８１とを有しているのが、従来のも
のと異なる。

【００２３】なお、この増幅回路８１は、駆動能力に問
題が無い場合には無くてもよいのは勿論である。このた
め、第１の入力端子３１から入力されてくる信号３１１
は、途中で分枝してセレクタ５０に入力され、更に第２
の入力端子３２から入力されてくる信号３２１もセレク
タ５０へ入力される。また、このセレクタからの出力５
０１は、バーンイン対象回路２へ入力される。なお、本
図及びこれ以降の図において、点線は選択信号や制御選
択信号を示す。

【００２４】次に、本図を参照しつつ、この半導体装置
のテスト方法を説明する。

【００２５】まず、バーンイン対象回路２のスキャンチ
ェーンにストレスを印加する為、第１の入力端子３１か
ら信号を与える。次に、セレクタ選択端子６から選択信
号６０１を入力してセレクタ５０に第１の入力端子３１
からの信号３１１を選択させる。従ってこの状態では、
バーンイン対象回路２には、第１の入力端子３１からセ
レクタを介してバーンイン用の信号５０１が入力される
こととなる。このため、第１の入力端子３１から入力さ
れる信号のみで２つのスキャンチェーンにストレスを与
え、バーンインを行なうことが可能となる。

【００２６】なお、バーンイン以外の通常の検査の場合
には、セレクタ選択端子６の選択信号６０１によりセレ
クタ５０に第２の入力端子３２から入力されてくる信号
を選択させる。そして、この信号をバーンイン対象回路
２内のスキャンチェーンに入力することによりなされ
る。すなわち、バーンイン以外の通常の検査では、第１
の入力端子３１と第２の入力端子３２から入力される信
号をバーンイン対象回路２内の第１のスキャンチェーン
と第２のスキャンチェーンへ入力し、バーンイン対象回
路２から出力される第１の出力信号２０１及び第２の出
力信号２０２を、各々第１の出力端子４１、第２の出力
端子４２から出力して行なう。

【００２７】以上の説明で判るように、本実施の形態の
半導体装置では、１つのスキャンチェーン用の入力端子
のみで複数のスキャンチェーンにストレスを与えること
が可能である。このため、ウエハーバーンイン実施に際
して、印加を行なうプローブ数の制約が問題とならな
い。

【００２８】（第２の実施の形態）本実施の形態は、セ
レクタを複数並列に配したものであり、先の第１の実施
の形態の応用例である。

【００２９】図３に、本実施の形態の半導体装置の構成
を示す。本図の（ａ）に示すように、この半導体装置１
のバーンイン対象回路２には、多数のスキャンチェーン
が接続されている。なお、本図の（ａ）３３、３４は各
第３と第４の入力端子であり、４３と４４は各第３と第
４の出力端子である。また、５１は第１のセレクタであ
り、５２は第２のセレクタであり、５３は第３のセレク
タであり、６１、６２、６３は各それらセレクタの選択
端子であり、６１１、６２１、６３１はこれら選択端子
より各セレクタへ入力される選択信号である。また８１
は入力の駆動能力を高める増幅回路である。なお、これ
も勿論、図２に示すのと同じく、駆動能力に余裕があれ
ば無くてもよい。

【００３０】そして、本図の（ａ）においては、各セレ
クタ５１、５２、５３は対応する外部の選択端子６１、
６２、６３から入力されてくる選択信号により、２つの
入力信号のうちいずれかを各々独立に選択しうるように
なっている。そしてこの回路構成により、バーンインを
かけたいブロックとかけたくないブロックを操作するこ
とも可能である。また、フローブ数に余裕がある場合に
は、その端子にプローブを立てることで複雑な信号を入
力できるため、よりストレスをかけることができる。

【００３１】なお、通常のテストのときには、各スキャ
ンチェーン用の入力端子３１、３２、３３、３４からテ
スト用信号が入力され、各スキャンチェーン用の出力端
子４１、４２、４３、４４から出力がなされるのは、先
の第１の実施の形態と同じである。

【００３２】本図の（ｂ）は、（ａ）に示す半導体装置
の変形であり、単一のセレクタ選択端子６０にて各セレ
クタ５１、５２、５３が独立して入力データの選択をな
すことが可能な様に制御回路７を内蔵している。そし
て、この単一のセレクタ選択用の制御回路７の入力端子
６０からの所定の制御信号６００を入力することによ
り、制御回路７は、各セレクタ５１、５２、５３に対し
て相互に独立して選択作用をなさせるものである。そし
て、他は（ａ）に示すものと同じである。なおこのた
め、本（ｂ）においては、（ａ）と比較しての特徴部の
み示してある。

【００３３】なおまた、この選択回路については、後に
詳しく説明する。

【００３４】（第３の実施の形態）本実施の形態は、セ
レクタを複数半直列に配したものであり、先の第２の実
施の形態の変形である。

【００３５】図４に、本実施の形態の構成を示す。本図
の半導体装置１も先の第２の実施の形態の半導体装置と
同じく、１の入力端子からのバーンイン用データの入力
にて、多数のスキャンチェーンへ同時に出力を行うこと
が可能となる。

【００３６】なお、本図の（ａ）と（ｂ）は各々図３の
（ａ）と（ｂ）に対応するものであり、（ａ）は各セレ
クタ５１、５２、５３が専用のセレクタ選択端子６１、
６２、６３を有する場合であり、（ｂ）は唯一のセレク
タ選択用の端子６０を有するものであり、このため制御
回路７を内蔵している。

【００３７】本実施の形態では、１本の入力でバーンイ
ン対象回路にストレスをかける他に、セレクタを複数半
直列とすることで、１本の入力される信号のＦＡＮＯ
ＵＴ（駆動能力）に配慮する必要がなくなる。

【００３８】（第４の実施の形態）本実施の形態は、１
のスキャンチェーンのバーンインでの出力データを他の
スキャンチェーンの入力データとするものである。

【００３９】本実施の形態では、そのため第２のスキャ
ンチェーンにおいては、その上流に第２の入力端子から
の信号と第１のスキャンチェーンから出力されたデータ
とのいずれを入力するかの選択を行うセレクタ５０を有
している。

【００４０】図５に、本実施の形態の半導体装置の構成
を示す。本図において、セレクタ５０には、第２の入力
端子３２から入力されてくる信号３２１と、バーンイン
対象回路２から出力される第１の出力信号２０１とが入
力されるのが先の第１の実施の形態と異なる。なお、セ
レクタ選択端子６からの選択信号６０１により、いずれ
かの信号が選択されるのは同じである。

【００４１】以下、この半導体装置でのテスト方法を説
明する。

【００４２】まず、バーンイン対象回路２にストレスを
印加する為、スキャンチェーンを用いて第１の入力端子
３１から信号を与える。併せて、セレクタ選択端子６か
ら選択信号を入力して、セレクタ５０にバーンイン対象
回路２から出力される第１の出力信号２０１を入力とし
て選択させる。このため、セレクタ５０からの出力信号
５０１はバーンイン対象回路２の第２のスキャンチェー
ンに出力される。

【００４３】従って、バーンイン対象回路２に入力され
る信号は、第１の入力端子３１から入力される信号３１
１と、これと同時にセレクタ５０から出力される信号５
０１となる。この結果、第１の入力端子３１からの信号
のみでストレスを与え、同時に２つのスキャンチェーン
に入力を与えてのバーンインを行なうことが可能とな
る。

【００４４】バーンイン以外の通常の検査においては、
セレクタ選択端子６からの選択信号６０１によって、セ
レクタ５０は第２の入力端子３２から入力されてくる信
号３２１を選択する。この基で、バーンイン以外の通常
の検査時には、バーンイン対象回路２から出力される第
１の出力信号２０１を第１の出力端子４１から出力し、
第２の出力信号２０２を第２の出力端子４２から出力す
る。

【００４５】以上の説明で判るように、本実施の形態の
半導体装置では、バーンインを行なうスキャンチェーン
を用いてストレスを与える際、１つのスキャンチェーン
端子のみでストレスを与えることが可能となる。また、
第２のスキャンチェーンとしてバーンイン対象回路から
出力する第１の出力信号をセレクタを通して使用する
為、論理ゲート回路の出力に接続する次段の論理ゲート
の入力の数（ｆａｎｏｕｔ）に対して考慮する必要が
無い。

【００４６】また、ウエハーバーンインにおける、印加
を行なうプローブ数の制約が、ストレスを印加する入力
端子を１つにしたことで解消される。

【００４７】（第５の実施の形態）本実施の形態は、先
の第４の実施の形態の応用例であり、セレクタを複数並
列に配したものである。すなわち、第１の実施の形態に
対応する第２の実施の形態に対応するものである。

【００４８】図６に、本実施の形態の半導体装置の構成
を示す。本図の（ａ）及び（ｂ）は各々図３に示す第２
の実施の形態の（ａ）及び（ｂ）に示すものに対応した
ものである。

【００４９】本実施の形態の半導体装置の作用、効果
は、先の第１と第２の実施の形態及び第４の実施の形態
の説明から容易に判るので、その説明は省略する。

【００５０】（第６の実施の形態）本実施の形態は、先
の第４の実施の形態の応用例であり、セレクタを複数半
直列に配したものである。すなわち、第１の実施の形態
に対する第３の実施の形態に対応したものである。

【００５１】図７に、本実施の形態の半導体装置の構成
を示す。本図の（ａ）及び（ｂ）は、各々図４に示す第
３の実施の形態の（ａ）及び（ｂ）に示すものに対応し
たものである。

【００５２】本実施の形態の半導体装置の作用、効果は
先の第１と第３の実施の形態及び第４の実施の形態の説
明から容易に判るので、その説明は省略する。

【００５３】（第７の実施の形態）本実施の形態は、先
の第４の実施の形態の応用例であり、１のスキャンチェ
ーンからの出力データを他のスキャンチェーンに入力す
る信号線に１クロック周期以上遅延する回路を設けたも
のである。

【００５４】図８に、本実施の形態の半導体装置を示
す。本図の（ａ）は、図５に示す第４の実施の形態の半
導体装置１の第１のスキャンチェーンの出力側のデータ
信号を、出力端子４１へ行く途中で分岐してセレクタ５
０に入力する信号線中に１クロックタイム以上の遅延を
なす回路８２を設けたものである。これにより、第２の
スキャンチェーンには１クロックタイム以上の遅延を伴
うバーンインテストの同時入力が可能となり、試験しう
る内容も変化に富んだものとなる。

【００５５】本図８の（ｂ）は、（ａ）における遅延回
路の後流側、第２のスキャンチェーンへの入力側へセレ
クタ５８を設けたものである。そして、外部のセレクタ
選択信号端子６８から選択信号６８１を入力することに
より、第１のスキャンチェーンからの出力信号を第２の
スキャンチェーンに入力するに際して、遅延させるか否
かの選択が可能となる。

【００５６】なお、本実施の形態においても、多数のス
キャンチェーンが存在する場合、図３や図４に等に示す
ごとく、多数のセレクタや必要に応じての増幅回路を、
並列や半直列に配置しても良いのは勿論である。更にこ
れらの場合制御回路を設けるようにしても良いのは勿論
である。

【００５７】なおまた、本図８の（ｂ）に示すごとくセ
レクタを利用して図３、図６に示す増幅回路を信号がバ
イパス可能なようにしても良いのは勿論である。

【００５８】（第８の実施の形態）本実施の形態は、図
６の（ｂ）に示す半導体装置と図８の（ｂ）に示す半導
体装置を組み合せたものである。そしてこれにより、バ
ーンインをかけたいブロックとかけないブロックを操作
することが可能となる。

【００５９】図９に、本実施の形態の半導体装置を示
す。本図に示すように、第１のスキャンチェーンからの
出力を他のスキャンチェーンに入力する際、遅延させる
か否かが制御回路７を介しての入力で選択可能であり、
また２つのセレクタが制御回路７からの信号で組になっ
て選択動作を行う。

【００６０】なお、本実施の形態では、各スキャンチェ
ーンへ接続されたセレクタは並列としているが、これは
図４等に示すごとく半直列となっていても良いのは勿論
である。

【００６１】また、バッファを通過するか否かの選択で
なく、遅延が１クロックタイムと２クロックタイムの２
種のバッファの何れかを選択するようにしていても良い
のは勿論である。

【００６２】（第９の実施の形態）本実施の形態は、第
１の実施の形態を複雑にしたものである。バーンインデ
ータが入力される端子が２個あり、これに伴いセレクタ
は２個、更に制御回路７をも有するものである。

【００６３】図１０に、本実施の形態の半導体装置の構
成を示す。本図において、５２は、第２のセレクタであ
るが、これは第１の入力端子３１と第２の入力端子３２
と第３の入力端子３３から信号が入力可能となってい
る。７は制御回路であり、７０１はその第１のセレクタ
５１への出力信号であり、７０２はその第２のセレクタ
５２への出力信号である。

【００６４】更に、セレクタ選択端子６０からの出力信
号６００は、一旦制御回路７へ入力され、これにより２
つのセレクタ５１、５２の各選択状態を指定可能となっ
ている。

【００６５】第１のセレクタ５１は第１の入力端子３１
と第２の入力端子３２から入力される信号を選択するも
のとされ、これは第１の実施の形態と同じである。

【００６６】以下、この半導体装置でのテスト方法を説
明する。

【００６７】まず、バーンイン対象回路２にストレスを
印加する為、スキャンチェーンを用いて第１の入力端子
３１から信号を与える。次に、セレクタ選択端子６０か
ら制御回路７へ所定の信号を入力し、制御回路７から出
力される第１のセレクタへの制御信号７０１及び第２の
セレクタへの制御信号７０２によって各セレクタ５１、
５２に、第１の入力端子３１からの出力信号３１を選択
させる。この基で各セレクタ５１、５２はその出力信号
５１１、５２１をバーンイン対象回路２に出力する。

【００６８】これにより、第１の入力端子３１からの信
号のみでストレスを与えバーンインを行なうことが可能
となる。

【００６９】また、制御回路７から出力される第２の制
御信号７０２によって、第２のセレクタ５２に第２の入
力端子３２から入力される信号３２１を選択させること
により、第１の入力端子３１からの信号と第２の入力端
子３２とから入力される信号でバーンイン対象回路２に
ストレスをかけることも可能となる。

【００７０】バーンイン以外の通常の検査においては、
セレクタ選択端子６０からの選択信号にて制御回路７を
コントロールし、第１のセレクタ５１にて第２の入力端
子３２からの信号３２１を、第２のセレクタ５２にて第
３の入力端子３３からの信号３３１を選択させる。更
に、両セレクタ５１、５２から出力される信号５１１、
５２１をバーンイン対象回路に出力して、バーンイン以
外の通常の検査を行うことが可能となる。

【００７１】なお、この場合、第１の入力端子３１、第
２の入力端子３２、第３の入力端子３３から入力される
信号は、バーンイン対象回路を介して、各々その第１の
出力信号２０１、第２の出力信号２０２及び第３の出力
信号２０３となり、更に各々第１の出力端子４１、第２
の出力端子４２、第３の出力端子４３から出力されるこ
ととなる。

【００７２】以上の説明で判るように、本実施の形態の
半導体装置によれば、バーンインを行なうスキャンチェ
ーンを用いてストレスを与える場合、１つのスキャンチ
ェーン端子のみでストレスを与えることが出来る為、ウ
エハーバーンインにおける印加を行なうプローブ数の制
約がなくなる。

【００７３】また、印加を行なうプローブ数に余裕があ
る場合には、複数のスキャンチェーン端子を用いること
が可能であるので、バーンインとしてより複雑なパター
ンを入力できる。しかもこの際、フリップフロップ等を
用いてセレクタの制御を行うため、制御信号線の制約は
生じない。

【００７４】（第１０の実施の形態）本実施の形態は、
先の第９の実施の形態の第２のセレクタと制御回路の構
成に関する。

【００７５】本実施の形態の構成を図１１に示す。本図
の（ａ）に示すように、先の実施の形態の第２のセレク
タ５２は、実は２つのセレクタ５２ａと５２ｂとからな
る。更に、制御回路７は、３つのフリップフロップ８０
１、８０２、８０３とからなる。更にまた、本図のセレ
クタ内の２つの選択端子中黒丸は０、白丸は１である。

【００７６】そして、本図の（ｂ）に示すように、入力
端子６０にクロックに併せて信号「１００」１００が入
力されることにより、第１の入力端子３１から入力され
たバーンインデータが第１と第３のスキャンチェーンに
入力されているのが判る。

【００７７】本実施の形態では、制御回路にフリップフ
ロップを採用しているため、構成が容易となる。

【００７８】なお、本実施の形態では制御回路にフリッ
プフロップを用いたが、これはラッチ、ＲＡＭ、ＲＯＭ
等状態を保持できる素子であれば同様の作用、効果を発
揮しうる。

【００７９】（第１１の実施の形態）本実施の形態は、
図１２に示すように、図３に示す第２の実施の形態の変
形例であり、第１のスキャンチェーンの入力端子３１か
ら入力されたバーンインテスト用のデータが、並列に配
置された多数のセレクタ５１、５２、・・により、多数
のスキャンチェーンへ同時に入力される。また、セレク
タ選択端子への入力信号が増幅器８１により増幅されて
いる。

【００８０】（第１２の実施の形態）本実施の形態は、
図１３に示すように、図４に示す第３の実施の形態の変
形例であり、第１のスキャンチェーンの入力端子３１か
ら入力されたバーンインテスト用のデータが、半直列に
配置された多数のセレクタ５１、５２、・・により、多
数のスキャンチェーンへ同時に入力される。

【００８１】（第１３の実施の形態）本実施の形態は、
図１４に示すように、図５から図９に示す第４から第８
の実施の形態の変形例であり、第１のスキャンチェーン
から出力されたバーンインテスト用のデータが入力端子
３２からの信号とセレクタ５１を介して選択的に第２の
スキャンチェーンへ入力可能とされ、同様に第２のスキ
ャンチェーンから出力されたバーンインテスト用のデー
タが第３のスキャンチェーンへ選択的に入力可能とさ
れ、以下同様に第Ｎ−１のスキャンチェーンから出力さ
れたバーンインテスト用のデータが第Ｎのスキャンチェ
ーンへ選択的に入力可能とされている。

【００８２】これにより、より一層複雑なテストが可能
となる。なお、わざわざは図示していないが、本実施の
形態においても必要に応じて増幅回路、遅延時間の異な
る各種のバッファ、必要に応じてのそれらのセレクタ等
が装置あるいは回路の各部に設けられたりするのは勿論
である。更に、セレクタの配列も半直列等になしても良
いのは勿論である。

【００８３】以上、本発明を幾つかの実施の形態に基づ
いて説明してきたが、本発明は何もこれらに限定されな
いのは勿論である。すなわち、例えば以下のようにして
もよい。

【００８４】１）スキャンチェーン数は、より多数であ
る。

【００８５】２）他のスキャンチェーンの入力端子から
と、他のスキャンチェーンの出力とが、別のスキャンチ
ェーンに入力可能となっている。

【００８６】例えば、図２や図３に示すものと図５や図
６に示すものとが組み合わさっている。

【００８７】３）本実施の形態を各種組み合わせてい
る。

【００８８】４）第１０の実施の形態においては、３入
力から１を選択するセレクタを２つのフリップフロップ
を使用して制御しているが、図３の（ｂ）や図６の
（ｂ）に示すごとく３つの並列のセレクタを各１個のフ
リップフロップで制御するようにしている。

【００８９】５）１のスキャンチェーンが複数の入力端
子や出力端子を有している。あるいは、そのようなスキ
ャンチェーンも存在する。

【００９０】

【発明の効果】以上の説明で判るように、本発明によれ
ば、バーンイン対象回路にスキャンチェーンを用いてス
トレスをかけてバーンインを行う場合に、バーンインデ
ータを入力する端子の数を少なくすることが可能とな
る。このため、バーンインデータを与えるプローブの数
を削減できる。

【００９１】また、バーンインとして複雑な入力が可能
となる。

【００９２】また、フリップフロップ等の状態を保持可
能な素子を採用するため、上記作用、効果を得るための
セレクタの選択回路も簡単となる。

【図面の簡単な説明】

【図１】従来技術の半導体装置の構成図である。

【図２】本発明の第１の実施の形態の半導体装置の構
成図である。

【図３】本発明の第２の実施の形態の半導体装置の構
成図である。

【図４】本発明の第３の実施の形態の半導体装置の構
成図である。

【図５】本発明の第４の実施の形態の半導体装置の構
成図である。

【図６】本発明の第５の実施の形態の半導体装置の構
成図である。

【図７】本発明の第６の実施の形態の半導体装置の構
成図である。

【図８】本発明の第７の実施の形態の半導体装置の構
成図である。

【図９】本発明の第８の実施の形態の半導体装置の構
成図である。

【図１０】本発明の第９の実施の形態の半導体装置の
構成図である。

【図１１】本発明の第１０の実施の形態としての制御
回路とセレクタの結線を示す図である。

【図１２】本発明の第１１の実施の形態の半導体装置
の構成図である。

【図１３】本発明の第１２の実施の形態の半導体装置
の構成図である。

【図１４】本発明の第１３の実施の形態の半導体装置
の構成図である。

【符号の説明】

１半導体装置本体２バーンイン対象回路２１第１のスキャンチェーン２２第２のスキャンチェーン２０１バーンイン対象回路第１の出力端子への信号２０２バーンイン対象回路第２の出力端子への信号３１第１の入力端子３１１第１の入力端子の出力信号３２第２の入力端子３２１第２の入力端子の出力信号３３第３の入力端子３４第４の入力端子３５第５の入力端子４１第１の出力端子４２第２の出力端子４３第３の出力端子４４第４の出力端子４５第５の出力端子５０セレクタ５０１セレクタからの出力信号５１第１のセレクタ５１１第１のセレクタの出力信号５２第２のセレクタ５２１第２のセレクタの出力信号５３第３のセレクタ５４第４のセレクタ５８バッファ切換用セレクタ６セレクタ選択端子６０制御回路入力端子６１第１のセレクタの選択端子６２第２のセレクタの選択端子６３第３のセレクタの選択端子６００制御回路の入力端子から入力される信号６０１セレクタ選択端子から入力される信号７制御回路８０フリップフロップ８０フリップフロップ８０１、８０２、８０３フリップフロップ８１増幅回路８２バッファ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/66

Claims

【特許請求の範囲】

【請求項１】通常のテスト時にはそのためのデータが
入力される入力端子と出力される出力端子とを有する通
常入力端子付スキャンチェーンと、通常のテスト用データのみならず、バーンイン用のデー
タが入力される入力端子と出力される出力端子とを有す
るバーンイン対応入力端子付スキャンチェーンと、前記バーンイン対応入力端子付スキャンチェーンの入力
端子から当該スキャンチェーンまでの間で分岐された信
号と前記通常入力端子付スキャンチェーンの入力端子か
らの信号とが選択的に入力可能であり、更にこの選択さ
れた信号が上記通常入力端子に対応した通常入力端子付
スキャンチェーンへ出力がなされるよう接続されたセレ
クタと、前記セレクタに接続され、該セレクタに選択的に入力可
能な上記２つの信号のうち、いずれを入力として選択す
るかを指示する信号が入力されるセレクタ選択端子とを
有していることを特徴とする半導体装置。
【請求項２】通常のテスト時にはそのためのデータが
入力される入力端子と出力される出力端子とを有する通
常入力端子付スキャンチェーンと、通常のテスト用データのみならず、バーンイン用のデー
タが入力される入力端子と出力される出力端子とを有す
るバーンイン対応入力端子付スキャンチェーンと、前記バーンイン対応入力端子付スキャンチェーンの当該
スキャンチェーンからその固有の出力端子までの間で分
岐された信号と前記通常入力端子付スキャンチェーンの
入力端子からの信号とが選択的に入力可能であり、更に
この選択された信号が上記通常入力端子に対応する通常
入力端子付スキャンチェーンへ出力がなされるよう接続
されたセレクタと、前記セレクタに接続され、該セレクタに選択的に入力可
能な上記２つの信号のうち、いずれを入力として選択す
るかを指示する信号が入力されるセレクタ選択端子とを
有していることを特徴とする半導体装置。
【請求項３】前記半導体装置は更に、上記バーンイン対応入力端子付スキャンチェーンの１の
ものの当該スキャンチェーンからその固有の出力端子ま
での間で分岐された信号が前記セレクタへ入力されるま
でに、入力時間を遅延させる遅延回路を有していること
を特徴とする請求項２記載の半導体装置。
【請求項４】前記半導体装置は、前記通常入力端子付
スキャンチェーンとバーンイン対応入力端子付スキャン
チェーンとセレクタとからなる組合せを複数有し、前記
セレクタ選択端子は複数のセレクタに共通とされてお
り、このため更に、前記複数のセレクタと該セレクタに共通の選択端子間に
存在し、フリップフロップ等の状態の保持が可能な素子
を有し、これにより上記共通のセレクタ選択端子から入
力された所定の内容の信号を基に前記複数の各セレクタ
に該信号の内容に対応した入力の選択をなさしめるセレ
クタ選択制御回路を有していることを特徴とする請求項
３記載の半導体装置。
【請求項５】前記半導体装置は、前記通常入力端子付
スキャンチェーンとバーンイン対応入力端子付スキャン
チェーンとセレクタとからなる組合せを複数有し、前記
セレクタ選択端子は複数のセレクタに共通とされてお
り、このため更に、前記複数のセレクタと該セレクタに共通の選択端子間に
存在し、フリップフロップ等の状態の保持が可能な素子
を有し、これにより上記共通のセレクタ選択端子から入
力された所定の内容の信号を基に前記複数の各セレクタ
に該信号の内容に対応した入力の選択をなさしめるセレ
クタ選択制御回路を有していることを特徴とする請求項
２記載の半導体装置。
【請求項６】前記半導体装置は、前記通常入力端子付
スキャンチェーンとバーンイン対応入力端子付スキャン
チェーンとセレクタとからなる組合せを複数有し、前記
セレクタ選択端子は複数のセレクタに共通とされてお
り、このため更に、前記複数のセレクタと該セレクタに共通の選択端子間に
存在し、フリップフロップ等の状態の保持が可能な素子
を有し、これにより上記共通のセレクタ選択端子から入
力された所定の内容の信号を基に前記複数の各セレクタ
に該信号の内容に対応した入力の選択をなさしめるセレ
クタ選択制御回路を有していることを特徴とする請求項
１記載の半導体装置。
【請求項７】通常のテスト時にはそのためのデータが
入力される入力端子と出力される出力端子とを有する通
常入力端子付スキャンチェーンと、通常のテスト用データのみならず、バーンイン用のデー
タが入力される入力端子と出力される出力端子とを有す
る少くも２のバーンイン対応入力端子付スキャンチェー
ンと、前記複数のバーンイン対応入力端子付スキャンチェーン
の入力端子から当該スキャンチェーンまでの間で分岐さ
れた複数の信号と前記通常入力端子付スキャンチェーン
の入力端子からの信号とが択一的に入力可能であり、更
に上記択一的に選択された信号が上記通常入力端子に対
応した通常入力端子付スキャンチェーンへ出力がなされ
るよう接続されたセレクタと、前記セレクタに接続され、該セレクタに択一的に入力可
能な上記３以上の信号のうち、いずれを入力として選択
するかを指示する信号が入力されるセレクタ選択端子と
を有していることを特徴とする半導体装置。
【請求項８】前記半導体装置は、前記通常入力端子付
スキャンチェーンと２以上のバーンイン対応入力端子付
スキャンチェーンと３以上の入力のなされるセレクタと
からなる組合せを複数有し、前記セレクタ選択端子は複
数のセレクタに共通とされており、このため更に、前記複数のセレクタと該セレクタに共通の選択端子間に
存在し、フリップフロップ等の状態の保持が可能な素子
を有し、これにより上記共通のセレクタ選択端子から入
力された所定の内容の信号を基に前記複数の各セレクタ
に該信号の内容に対応した入力の選択をなさしめるセレ
クタ選択制御回路を有していることを特徴とする請求項
７記載の半導体装置。
【請求項９】通常のテスト時にはそのためのデータが
入力される入力端子と出力される出力端子とを有する通
常入力端子付スキャンチェーンと、通常のテスト用データのみならず、バーンイン用のデー
タが入力される入力端子と出力される出力端子とを有す
る少くも２のバーンイン対応入力端子付スキャンチェー
ンと、前記バーンイン対応入力端子付スキャンチェーンの複数
のものの当該スキャンチェーンからその固有の出力端子
までの間で分岐された複数の信号と前記通常入力端子付
スキャンチェーンの固有の入力端子からの信号とが択一
的に入力可能であり、更に上記択一的に選択された信号
が上記固有の通常入力端子に対応する通常入力端子付ス
キャンチェーンへ出力がなされるよう接続されたセレク
タと、前記セレクタに接続され、該セレクタに択一的に入力可
能な上記３以上の信号のうち、いずれを入力として選択
するかを指示する信号が入力されるセレクタ選択端子と
を有していることを特徴とする半導体装置。
【請求項１０】前記半導体装置は更に、上記バーンイン対応入力端子付スキャンチェーンの少く
も１のものの当該スキャンチェーンからその固有の出力
端子までの間で分岐された信号が前記セレクタへ入力さ
れるまでに、入力時間を遅延させる遅延回路を有してい
ることを特徴とする請求項９記載の半導体装置。
【請求項１１】前記半導体装置は、前記通常入力端子
付スキャンチェーンと２以上のバーンイン対応入力端子
付スキャンチェーンと３以上の入力のなされるセレクタ
とからなる組合せを複数有し、前記セレクタ選択端子は
該複数のセレクタに共通とされており、このため更に、前記複数のセレクタと該セレクタに共通の選択端子間に
存在し、フリップフロップ等の状態の保持が可能な素子
を有し、これにより上記共通のセレクタ選択端子から入
力された所定の内容の信号を基に前記複数の各セレクタ
に該信号の内容に対応した入力の選択をなさしめるセレ
クタ選択制御回路を有していることを特徴とする請求項
１０記載の半導体装置。
【請求項１２】前記半導体装置は、前記通常入力端子
付スキャンチェーンと２以上のバーンイン対応入力端子
付スキャンチェーンと３以上の入力のなされるセレクタ
とからなる組合せを複数有し、前記セレクタ選択端子は
複数のセレクタに共通とされており、このため更に、前記複数のセレクタと該セレクタに共通の選択端子間に
存在し、フリップフロップ等の状態の保持が可能な素子
を有し、これにより上記共通のセレクタ選択端子から入
力された所定の内容の信号を基に前記複数の各セレクタ
に該信号の内容に対応した入力の選択をなさしめるセレ
クタ選択制御回路を有していることを特徴とする請求項
９記載の半導体装置。
【請求項１３】通常のテスト時にはそのためのデータ
が入力される入力端子と出力される出力端子とを有する
少くも２の通常入力端子付スキャンチェーンと、通常のテスト用データのみならず、バーンイン用のデー
タが入力される入力端子と出力される出力端子とを有す
るバーンイン対応入力端子付スキャンチェーンと、前記バーンイン対応入力端子付スキャンチェーンの入力
端子から当該スキャンチェーンまでの間で、前記通常入
力端子付スキャンチェーンの数だけ分岐された信号の１
と前記通常入力端子付スキャンチェーンの１のものの入
力端子からの信号とが選択的に入力可能であり、更に上
記選択された信号が上記入力端子に対応した通常入力端
子付スキャンチェーンへ出力がなされるよう接続された
前記各通常入力端子付スキャンチェーンへ対応して設け
られた各セレクタと、前記各セレクタに接続され、該セレクタに入力される上
記２つの信号のうち、いずれを入力として選択するかを
指示する信号が入力されるセレクタ選択端子とを有して
いることを特徴とする半導体装置。
【請求項１４】前記半導体装置は、前記少くも２の通
常入力端子付スキャンチェーンと１のバーンイン対応入
力端子付スキャンチェーンと前記各通常入力端子付スキ
ャンチェーンに対応した各セレクタとからなる組合せを
複数有し、前記セレクタ選択端子は複数の組みの各セレ
クタに共通とされており、このため更に、前記複数の組みの各セレクタと該セレクタに共通の選択
端子間に存在し、フリップフロップ等の状態の保持が可
能な素子を有し、これにより上記共通のセレクタ選択端
子から入力された所定の内容の信号を基に前記複数の組
みの各セレクタに該信号の内容に対応した入力の選択を
なさしめるセレクタ選択制御回路を有していることを特
徴とする請求項１３記載の半導体装置。
【請求項１５】通常のテスト時にはそのためのデータ
が入力される入力端子と出力される出力端子とを有する
少くも２の通常入力端子付スキャンチェーンと、通常のテスト用データのみならず、バーンイン用のデー
タが入力される入力端子と出力される出力端子とを有す
るバーンイン対応入力端子付スキャンチェーンと、前記バーンイン対応入力端子付スキャンチェーンの当該
スキャンチェーンからその固有の出力端子までの間で前
記通常入力端子付スキャンチェーンの数だけ分岐された
信号の１と前記各通常入力端子付スキャンチェーンの１
のものの入力端子からの信号とが選択的に入力可能であ
り、更に上記選択された信号が上記入力端子に対応する
通常入力端子付スキャンチェーンへ出力がなされるよう
接続された前記各通常入力端子付スキャンチェーンに対
応して設けられた各セレクタと、前記各セレクタに接続され、該セレクタに選択的に入力
可能な２つの信号のうち、いずれを入力として選択する
かを指示する信号が入力されるセレクタ選択端子とを有
していることを特徴とする半導体装置。
【請求項１６】前記半導体装置は更に、上記バーンイン対応入力端子付スキャンチェーンの当該
スキャンチェーンからその固有の出力端子までの間で分
岐された信号が前記各セレクタへ入力されるまでに、入
力時間を遅延させる遅延回路を有していることを特徴と
する請求項１５記載の半導体装置。
【請求項１７】前記半導体装置は、前記少くも２の通
常入力端子付スキャンチェーンとバーンイン対応入力端
子付スキャンチェーンと前記少くも２の通常入力端子付
スキャンチェーンに対応した各セレクタとからなる組合
せを複数有し、前記セレクタ選択端子は該複数の組みの
各セレクタに共通とされており、このため更に、前記複数の組みの各セレクタと該セレクタに共通の選択
端子間に存在し、フリップフロップ等の状態の保持が可
能な素子を有し、これにより上記共通のセレクタ選択端
子から入力された所定の内容の信号を基に前記複数の組
みの各セレクタに該信号の内容に対応した入力の選択を
なさしめるセレクタ選択制御回路を有していることを特
徴とする請求項１６記載の半導体装置。
【請求項１８】前記半導体装置は、前記少くも２の通
常入力端子付スキャンチェーンとバーンイン対応入力端
子付スキャンチェーンと前記少くも２の通常入力端子付
スキャンチェーンに対応した各セレクタとからなる組合
せを複数有し、前記セレクタ選択端子は該複数の組みの
各セレクタに共通とされており、このため更に、前記複数の組みの各セレクタと該セレクタに共通の選択
端子間に存在し、フリップフロップ等の状態の保持が可
能な素子を有し、これにより上記共通のセレクタ選択端
子から入力された所定の内容の信号を基に前記複数の組
みの各セレクタに該信号の内容に対応した入力の選択を
なさしめるセレクタ選択制御回路を有していることを特
徴とする請求項１５記載の半導体装置。
【請求項１９】通常のテスト時にはそのためのデータ
が入力される入力端子と出力される出力端子とを有する
第２から第Ｎまでの通常入力端子付スキャンチェーン
と、通常のテスト用データのみならず、バーンイン用のデー
タが入力される入力端子と出力される出力端子とを有す
るバーンイン対応入力端子付スキャンチェーンと、前記第２の通常入力端子付スキャンチェーンは、前記バーンイン対応入力端子付スキャンチェーンの当該
スキャンチェーンからその固有の出力端子までの間で分
岐された信号と当該通常入力端子付スキャンチェーンの
入力端子からの信号とが選択的に入力可能であり、更に
この選択された信号が当該通常入力端子付スキャンチェ
ーンへ出力がなされるよう接続されたセレクタを有し、前記第３から第Ｎまでの通常入力端子付スキャンチェー
ンは、先の番号の通常入力端子付スキャンチェーンからその固
有の出力端子までの間で分岐された信号と当該通常入力
端子付スキャンチェーンの入力端子からの信号とが選択
的に入力可能であり、更にこの選択された信号が当該通
常入力端子付スキャンチェーンへ出力がなされるよう接
続されたセレクタを有し、前記各セレクタに接続され、該セレクタに選択的に入力
可能な上記２つの信号のうち、いずれを入力として選択
するかを指示する信号が入力されるセレクタ選択端子と
を有していることを特徴とする半導体装置。
【請求項２０】前記半導体装置は更に、上記バーンイン対応入力端子付スキャンチェーンからそ
の固有の出力端子までの間で分岐された信号が前記各セ
レクタへ入力されるまでに、入力時間を遅延させる遅延
回路を有していることを特徴とする請求項１９記載の半
導体装置。
【請求項２１】前記半導体装置の前記セレクタ選択端
子は複数のセレクタに共通とされており、このため更
に、前記複数のセレクタと該セレクタに共通の選択端子間に
存在し、フリップフロップ等の状態の保持が可能な素子
を有し、これにより上記共通のセレクタ選択端子から入
力された所定の内容の信号を基に前記複数の各セレクタ
に該信号の内容に対応した入力の選択をなさしめるセレ
クタ選択制御回路を有していることを特徴とする請求項
２０記載の半導体装置。
【請求項２２】前記半導体装置の前記セレクタ選択端
子は複数のセレクタに共通とされており、このため更
に、前記複数のセレクタと該セレクタに共通の選択端子間に
存在し、フリップフロップ等の状態の保持が可能な素子
を有し、これにより上記共通のセレクタ選択端子から入
力された所定の内容の信号を基に前記複数の各セレクタ
に該信号の内容に対応した入力の選択をなさしめるセレ
クタ選択制御回路を有していることを特徴とする請求項
１９記載の半導体装置。