JP2605858B2 - 半導体集積回路装置のモニタダイナミックバーンインテスト装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路装置（以下、IC）のモニタダ
イナミックバーンインテスト装置（以下、バーンインテ
スト装置はBT装置という）に関し、特にマイクロコンピ
ュータICのモニタダイナミックBT装置に関する。

［従来の技術］ BT装置とは、被試験IC（以下DUTという）を高温度の
炉内で電源電圧や信号を印加することにより、DUTの特
性の劣化を促進し、DUTの初期不良を除去するための装
置である。特に、DUTに信号を印加し、DUT内部の回路を
動作させながらバーンインテスト（以下BTという）する
ことをダイナミックBTといい、その装置をダイナミック
BT装置という。また、ダイナミックBT中のDUTの出力信
号を観察（モニタ）し、それ等DUTの動作が良か否か判
定可能な装置をモニタダイナミックBT装置という。

第３図、第４図、第５図は従来のモニタダイナミック
BT装置の概要を示し、第４図、第５図はそれぞれ第３図
中の制御ボード、ドライバボードの概要図である。第３
図、第４図、第５図中、201は主制御部、203は制御部、
204はアドレス発生部、205はパターンメモリ、209はド
ライバ部、210は判定部、221はDUT、212,222,232及び23
2′は信号バス、250は制御ボード、251及び252はケーブ
ル、253はドライバボード、254、256、256′及び257は
コネクタ、255はBTボードである。破線Ｂ−Ｂの右側はB
T炉内部であり、左側はBT炉内のBTボード255に電源電圧
や信号等供給するBT制御側である。

第４図の制御ボード250はケーブル252を介して、ドラ
イバボード253に対してBTボード255に印加すべき電源電
圧や信号等の情報を送出する。ドライバボード253は上
述の情報に基づいて電源電圧や信号等を作り出し、対応
するBTボード255に対しコネクタ254を介して印加する。

制御ボード250を更に詳細に説明すると、BT装置全体
の主制御部201よりケーブル251を介して制御部203に対
し、電源電圧や信号等の情報の送出指示が出ると、制御
部203はアドレス発生部204に対し発生すべきアドレス値
を設定し、アドレス発生部204はパターンメモリ205に対
しアドレスを発生する。このパターンメモリ205は、あ
らかじめDUTに印加する信号の基本となるデータが書き
込まれていて、アドレス発生部204の発生するアドレス
に対応した番地のデータを信号バス232、コネクタ256、
ケーブル252、コネクタ256′、信号バス232′を介して
ドライバボード253のドライバ部209及び判定部210に送
出する。

これ等データはDUTの入力値に対する出力値つまり期
待値を人手で作成し、あるいは計算機等で論理的にシミ
ュレートして作成して得たものである。また、これ等デ
ータはDUTの入出力の切り換え情報や、DUTのどの出力を
判定するか否かの情報も含んでいる。

ドライバ部209は制御部203の制御により、上述のデー
タを基に信号波形を生成し信号バス212、コネクタ254、
信号バス222を介してBTボード255のDUT221に印加する。

BTボード255上のDUT221はそれ等信号により動作す
る。また、判定部210はDUT221の動作が正しいか否かの
判定は、各DUT221より信号を取り込み、パターンメモリ
205内の期待データと比較することにより判定し、その
結果を制御ボード250の制御部203に送出し、制御部203
はその結果を判断することにより行われる。

［発明が解決しようとする問題点］ 上述した従来のモニタダイナミックBT装置は、DUTの
論理シミュレーションデータを用いたパターンメモリに
よるデータの発生方式であり、パターンメモリの容量
は、通常DUTの端子数（例えば64,128ピン・・・）毎に3
2K,64K・・・と莫大な容量が必要であり、またDUTの入
出力の切り換え情報や、DUTのどの出力を判定するか否
かの情報等を要し、また、それ等の制御は煩雑であり、
汎用的ではあるのだが一般に高価な装置であり、また、
これ等のパターンメモリのデータは人手では莫大な容量
のデータを容易には作成不可能であり、計算機による論
理シミュレーションを用いて作成しなければならず、い
ずれにしろパターンデータの作成に要するコストも高く
なり、全体のBTコストの増大を招くといった欠点があっ
た。

［発明の従来技術に対する相違点］ 上述した従来のモニタダイナミックBT装置に対し、本
発明は安価な装置で且つ容易にモニタダイナミックBT装
できるという相違点を有する。

［問題点を解決するための手段及び作用］ 本発明の要旨は、第１のアドレスデータバス又は第２
のアドレスデータバスを選択的に信号バスに接続する選
択部、上記信号バスに接続される被試験集積回路装置、
上記第２のアドレスデータバスに第１の切り換え部を介
して接続され上記信号バスに第２の切り換え部を介して
接続される正常な機能の確認された半導体集積回路装
置、アドレスデータを出力するアドレス発生部、バーン
インテストを開始させるよう上記アドレス発生部のデー
タ出力を制御する制御部であって、リセット信号が入力
されると上記正常な機能の確認された半導体集積回路装
置を上記信号バスから切り離すように上記第２の切り換
え部を制御し、上記正常な機能の確認された半導体集積
回路装置を上記第２のアドレスデータバスに接続するよ
うに上記第１の切り換え部を制御し、上記第２のアドレ
スデータバスを上記信号バスに接続するように上記選択
部を制御する制御部、上記正常な機能の確認された半導
体集積回路装置及び上記被試験集積回路装置をテストモ
ードにするデータを格納する第１のメモリであって、上
記アドレス発生部からの上記アドレスデータに格納され
ている上記テストモードにするデータを上記第１のアド
レスバスに出力し、このデータ出力の後で上記リセット
信号を上記制御部、上記正常な機能の確認された半導体
集積回路装置及び上記被試験集積回路装置にそれぞれ出
力する第１のメモリ、上記正常な機能の確認された半導
体集積回路装置及び上記被試験集積回路装置に供給する
テストデータを格納する第２のメモリであって、上記正
常な機能の確認された半導体集積回路装置から指示され
たアドレスに応じて上記テストデータを上記第２のアド
レスデータバスに出力する第２のメモリ、及び上記テス
トデータを受けて動作した上記正常な機能の確認された
半導体集積回路装置及び上記被試験集積回路装置から出
力信号をそれぞれ取り込んで比較する判定部を有し、さ
らに、初期状態では上記選択部が上記第１のアドレスデ
ータバスを上記信号バスに接続することによって、上記
正常な機能の確認された半導体集積回路装置及び上記被
試験集積回路装置に対して上記第１のメモリに格納され
た上記テストモードにするデータを供給し、上記リセッ
ト信号が上記第１のメモリから出されると上記選択部が
上記第２のアドレスデータバスを上記信号バスに接続す
ることによって、上記第２のメモリに格納された上記テ
ストパターンが上記正常な機能の確認された半導体集積
回路装置及び上記被試験集積回路装置に供給されてこれ
ら集積回路装置が動作し出力することを特徴とする。

本発明のモニタダイナミックBT装置は、制御ボードあ
るいはドライバボードの良品ICを搭載し、これ等良品IC
とDUTをテストモードにしクロックレベルで動作の同期
をとりつつ、これ等良品ICとDUTの内部の回路を動作さ
せる命令コードをメモリから読み出し、上記同期回路の
出力信号とメモリからの出力信号とを選択してドライバ
部に供給し、良品ICからの出力信号とDUTの出力信号を
比較してDUTの良否を判定する。

［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の第１実施例の概要図である。図中の
１は主制御部、２はドライバボード、３は制御部、４は
アドレス発生部、５及び６はメモリ、７は正常な機能の
確認された半導体集積回路装置（以下、良品IC）、８は
選択部、９はドライバ部、10は判定部、11はアドレス・
データバス、12及び22は信号バス、13はコネクタ、14は
クロック発生器、15および16は切り換え部、20はBTボー
ド、21はDUTである。

BT装置全体の主制御部１はドライバボード２上の制御
部３に対しBTの開始を指示し、制御部３は良品IC7及び
各DUT21に電源電圧、クロック信号を印加し、またアド
レス発生部４に対し開始アドレスを設定しアドレス発生
の指示を行い、アドレス発生部４はメモリ５にアドレス
データを送出する。

このメモリ５には良品IC7とBTボード20上の各DUT21を
テストモードにするためのデータがあらかじめ書き込ま
れている。

このテストモードのデータとは、IC内部の回路例えば
カウンタやレジスタ等のデータを初期化したり、あるい
はあらかめじ内部に搭載しているテストのための回路を
動作させてテスト環境を実現するものであり、通常はIC
テスターを用いてICをテストする際、ICテスターの動作
とDUTの動作とを同期を取るために用いられるものであ
る。このテストモードによる良品IC7と各DUT21との同期
の目的は後述する。

各DUT21の動作が正しいか否かを判定する際、良品IC7
の出力を判定の基準つまり期待値として用いるため、こ
れ等良品IC7と各DUT21とはクロックレベルで動作が一致
している必要があるからである。すなわち、各DUT21は
印加されたクロック信号を基準にしてその内部動作が行
われるので、回路動作させるタイミングの最小分解能で
あるクロック信号のタイミングと比較して同等であるク
ロックレベルで動作が一致している必要がある。

このテストもーどにするためには、ICの特定端子への
入力信号“1",“0"の組合せであったり、高電圧を印加
したりする。前者はそれ等のデータをメモリ５にあらか
じめ書き込むことにより対処し、後者はドライバ９で対
処する。

ここで使用するメモリとしては、例えば256Kビット
（32K×８ビット）のプログラマブル読み出し専用メモ
リ（PROM）を使用すれば、デバイスの８つの端子に32K
の容量のテストモードのデータを発生することが可能で
あり、必要に応じてメモリの容量やビット構成を可変す
る。

このメモリ５はアドレス発生部４で発生するアドレス
データに対応したデータを選択部８及び８′に送出す
る。これ等選択部８および８′は後述するメモリ６のデ
ータとメモリ５のデータと制御部３の制御により選択
し、ドライバ部９にそれ等を送出し、ドライバ部９は制
御部３の制御により所定の波形信号に変換し、切り換え
部15を介して良品IC7に印加し、また信号バス12、コネ
クタ13、BTボード20の信号バス22を介して各DUT21に印
加する。これにより良品IC7と各DUT21とはテストモード
になり、同期がとれるようになる。

このテストモードの最後にメモリ５より良品IC7と各D
UT21のリセット端子に対し、リセット信号を発生するよ
うにメモリ５にデータを書き込んでおき、選択部８、ド
ライバ部９及び切り換え部16を介して良品IC7に入力
し、また選択部８、ドライバ部９及び信号バス12を介し
て各DUT21に入力する。

制御部３はこのリセット信号を受けて、切り換え部16
にて良品IC7への信号バス12を切り離し、切り換え部15
にてアドレス・データバス11を接続するように制御す
る。

良品IC7はこのリセット信号によりメモリ６をアクセ
スするモードになり、メモリ６に対してアドレスを出力
し、メモリ６内のデータを引き取り、そのデータにより
動作する。この場合BTボード20の各DUT21も同様に外部
のメモリをアクセスするモードになるが、各DUT21には
それぞれ外部にメモリはなく、良品IC7が引き取るデー
タを各DUT21に選択部８、ドライバ部９、信号バス12,13
を介して与えることにより同等の動作をさせる。

この際ドライバ部９の入出力の切り換え制御は、良品
IC7とメモリ６との入出力制御信号、例えばリード（R
D）やライト（WR）等を用いることにより容易に行え、
ドライバ部９の出力信号と各DUT21の出力信号との衝突
を避けることが可能である。各DUT21の動作が正しいか
否かは、良品IC7と各DUT21より同等の端子の出力信号を
ドライバボード２の判定部10に取り込んで、クロックに
同期した信号でサンプリングすることにより比較し、そ
の結果を制御部３に送出し、制御部３がその結果を判断
することにより行う。

第２実施例としては、第２図に示すように１つの制御
ボードで複数のドライバボードに対しDUTに印加する信
号の基になるデータを送出し、これ等ドライバボードで
データを所定の信号波形を生成し、これ等ドライバボー
ドに対応するBTボードのDUTに印加し、また、DUTの動作
の確認は各ドライバボードの比較部で比較し、その結果
を制御ボードに送出し制御ボードの制御部で良・不良を
判断するモニタダイナミックBT装置の例である。図中の
50は制御ボード、51及び52はケーブル、53はドライバボ
ード、54はコネクタ、55はBTボードである。

制御ボード50に制御部、テストモード用のメモリ、そ
のアドレス発生部、良品IC及び命令コードを格納したメ
モリ等を実装し、各ドライバボード53にはドライバ部と
判定部を実装し、上記制御ボード50より各DUTに印加す
る信号を送出し、１つの良品ICにより大量のDUTを同時
にモニタダイナミックBTできモニタダイナミックBT装置
も考え得る。

［発明の効果］ 以上説明したように本発明は、制御ボードあるいはド
ライバボードに良品ICを搭載し、これ等ICとDUTをテス
トモードにしクロックレベルで動作の同期を取るための
回路と、これ等ICとDUTの内部の回路を動作させる命令
コードを格納するためのメモリと、上記回路の出力信号
とメモリからの出力信号を選択しドライバ部に出力する
ための手段と、良品ICからの出力信号とDUTの出力信号
を比較するための手段とを有することにより、安価なモ
ニタダイナミックBT装置を実現できるという効果があ
る。

【図面の簡単な説明】

第１図，第２図は本発明の第1,第２実施例をそれぞれ示
すブロック図、第３図は従来のモニタダイナミックBT装
置の概要を示すブロック図、第４図，第５図はそれぞれ
第３図中の制御ボード，ドライバボードの概要を示すブ
ロック図である。 1,201……主制御部、50,250……制御ボード、2,53,253
……ドライバボード、51,52,251,252……ケーブル、3,2
03……制御部、4,204……アドレス発生部、13,54,254,2
56,256′……コネクタ、5,6……メモリ、20,55,255,…
…BTボード、７……良品IC、205……パターンメモリ、
８……選択部、9,209……ドライバ部、14……クロック
発生器、10,210……判定部（比較手段）、15,16……切
り換え部、11……アドレス・データバス、21,221……DU
T、12,22,212,222,232,232′……信号バス。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１のアドレスデータバス又は第２のアド
   レスデータバスを選択的に信号バスに接続する選択部、
   前記信号バスに接続される被試験集積回路装置、前記第
   ２のアドレスデータバスに第１の切り換え部を介して接
   続され前記信号バスに第２の切り換え部を介して接続さ
   れる正常な機能の確認された半導体集積回路装置、アド
   レスデータを出力するアドレス発生部、バーンインテス
   トを開始させるよう前記アドレス発生部のデータ出力を
   制御する制御部であって、リセット信号が入力されると
   前記正常な機能の確認された半導体集積回路装置を前記
   信号バスから切り離すように前記第２の切り換え部を制
   御し、前記正常な機能の確認された半導体集積回路装置
   を前記第２のアドレスデータバスに接続するように前記
   第１の切り換え部を制御し、前記第２のアドレスデータ
   バスを前記信号バスに接続するように前記選択部を制御
   する制御部、前記正常な機能の確認された半導体集積回
   路装置及び前記被試験集積回路装置をテストモードにす
   るデータを格納する第１のメモリであって、前記アドレ
   ス発生部からの前記アドレスデータに格納されている前
   記テストモードにするデータを前記第１のアドレスバス
   に出力し、このデータ出力の後で前記リセット信号を前
   記制御部、前記正常な機能の確認された半導体集積回路
   装置及び前記被試験集積回路装置にそれぞれ出力する第
   １のメモリ、前記正常な機能の確認された半導体集積回
   路装置及び前記被試験集積回路装置に供給するテストデ
   ータを格納する第２のメモリであって、前記正常な機能
   の確認された半導体集積回路装置から指示されたアドレ
   スに応じて前記テストデータを前記第２のアドレスデー
   タバスに出力する第２のメモリ、及び前記テストデータ
   を受けて動作した前記正常な機能の確認された半導体集
   積回路装置及び前記被試験集積回路装置から出力信号を
   それぞれ取り込んで比較する判定部を有するモニタダイ
   ナミックバーンインテスト装置であって、初期状態では
   前記選択部が前記第１のアドレスデータバスを前記信号
   バスに接続することによって、前記正常な機能の確認さ
   れた半導体集積回路装置及び前記被試験集積回路装置に
   対して前記第１のメモリに格納された前記テストモード
   にするデータを供給し、前記リセット信号が前記第１の
   メモリから出されると前記選択部が前記第２のアドレス
   データバスを前記信号バスに接続することによって、前
   記第２のメモリに格納された前記テストパターンが前記
   正常な機能の確認された半導体集積回路装置及び前記被
   試験集積回路装置に供給されてこれら集積回路装置が動
   作し出力することを特徴とするモニタダイナミックバー
   ンインテスト装置。