JPH08233912A - Lsiテスタ - Google Patents

Lsiテスタ

Info

Publication number
JPH08233912A
JPH08233912A JP7062106A JP6210695A JPH08233912A JP H08233912 A JPH08233912 A JP H08233912A JP 7062106 A JP7062106 A JP 7062106A JP 6210695 A JP6210695 A JP 6210695A JP H08233912 A JPH08233912 A JP H08233912A
Authority
JP
Japan
Prior art keywords
circuit
signal
test
dut
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7062106A
Other languages
English (en)
Inventor
Toshifumi Miyagaki
稔史 宮垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP7062106A priority Critical patent/JPH08233912A/ja
Publication of JPH08233912A publication Critical patent/JPH08233912A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 外部とのインタフェース動作を考慮したDU
Tの動作テストに必要とされるテストパターンの作成負
担を低減することができるLSIテスタを提供する。 【構成】 テスト対象デバイス200と外部実環境回路
300とを接続制御する接続手段102を備えてLSI
テスタ100を構成する。上記接続手段102は、テス
ト対象デバイス200が出力する情報を外部実環境回路
300に供給可能とし、その情報に対する応答情報を外
部実環境回路300がテスト対象デバイス200に出力
可能にする接続調整器120を含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSIテスタに関し、
詳しくは実使用時の外部接続される回路を含めてDUT
(DEVICE UNDER TEST)の動作テスト
を行うLSIテスタに関する。
【0002】
【従来の技術】LSIテスタにより、動作テスト対象と
されるDUTを、実使用時、DUTに外部接続される回
路とのインタフェースを考慮してテストする場合、実際
に外部接続される回路をDUTに接続させず、外部接続
される回路がDUTに出力するべき信号データをテスト
パターンとしてDUTに供給することができる。そのた
めの上記信号データは、DUTのテストパターンと共に
作成される。よって、DUTの種類や、考慮すべき外部
接続される回路に応じて逐次所望とするテストパターン
を人手により作成する必要が生じ、外部回路から供給さ
れる信号データを含めたテストパターンの作成には、多
大の労力と時間が費やされる。また、半導体集積回路の
外部インタフェースの動作確認のためには、ハードウエ
アシミュレータを利用する場合がある。ハードウエアシ
ミュレータを用いるのは通常設計段階でのシミュレーシ
ョンテストにて用いられるのが普通であって、製品であ
るチップやボード自体の不良検査に用いることはコスト
面から考えて不合理である。なお、従来のLSIテスタ
としては、日経エレクトロニクス(1993年3月3日
発行第575巻)、第157頁から第177頁に記載さ
れている。
【0003】
【発明が解決しようとする課題】このように従来技術に
おいて、上記の如く外部接続される回路とのインタフェ
ースを含めたDUTの動作テスト(以下、連動動作テス
トと記載することがある)を行う場合は、テストパター
ンの作成に多大な時間と労力を費やしていた。そこで、
本発明者はLSIテストにて連動テストを行う場合の処
理負担を軽減する手段の必要性を見出した。
【0004】本発明の目的は、実使用時にDUTに外部
接続される回路のインタフェースを含めたDUTの動作
テストを行う場合に、従来必要とされたテストパターン
の作成負担を軽減し、連動動作テストを効率的に行うた
めの手段を提供する。
【0005】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【0006】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【0007】すなわち、テスト対象とされる半導体集積
回路をテストのための外部実環境回路に接続する接続手
段と、上記接続手段による半導体集積回路と外部実環境
回路との接続態様を制御する制御手段とを設け、上記接
続手段は、制御回路の制御に基づいて上記半導体集積回
路が出力する所定の情報を外部実環境回路に与えると共
に、それに応答して外部実環境回路が出力する情報を上
記半導体集積回路に与える接続調整器を含んでLSIテ
スタを構成する。上記外部実環境回路とは、テスト対象
とされる半導体集積回路との間で信号のやりとりを直接
行う関係にあるものをいう。上記接続手段には、上記半
導体集積回路と外部実環境回路との間でやりとりされる
入出力信号レベルを制御回路の制御に従って決定するレ
ベル調整器を更に含ませることができる。また、上記L
SIテスタには、テスト中に、上記半導体集積回路が上
記外部実環境回路に供給すべき信号と、その信号に対し
て外部実環境回路が半導体集積回路に供給すべき応答信
号とを対応させて蓄積し、半導体集積回路が上記外部実
環境回路に供給した信号を取り込み、その信号に対応す
る応答信号を半導体集積回路に供給可能な蓄積手段を含
ませることができる。
【0008】
【作用】上記した手段によれば、テスト対象とされる半
導体集積回路に所定のテストパターンとその期待値をL
SIテスタに供給してテストすることにより、半導体集
積回路から所定の信号が接続手段を介して外部実環境回
路に供給される。接続手段から信号が供給された外部実
環境回路は、その応答信号を接続手段を介して半導体集
積回路に供給する。接続手段から応答信号が供給された
半導体集積回路は、期待値と比較される信号をLSIテ
スタに供給する。このようにテストすれば、テスト対象
とされる半導体集積回路に供給すべき一部の情報を外部
実環境回路からの情報によって賄うことができ、このこ
とがテストパターンの作成を容易化する。更に、レベル
調整器を備えれば、上記半導体集積回路の入出力信号レ
ベルと上記外部実環境回路の入出力信号レベルとが異な
っていても、レベル調整器で信号レベルを調整して、異
なった入出力信号レベルの半導体集積回路と外部実環境
回路との間で信号のやりとりを行うことができる。ま
た、上記蓄積手段は、テストが行われているときの外部
実環境回路の接続手段への出力をテストパターンに対応
させて蓄積することができる。蓄積手段に蓄積された外
部実環境回路の出力情報は、外部実環境回路の代わり
に、半導体集積回路が外部実環境回路に供給する信号に
対する応答信号として半導体集積回路に供給することが
できる。
【0009】
【実施例】図1には、本発明のLSIテスタ100が示
される。同図によれば、LSIテスタ100は、テスタ
ーターミナル500から供給されるテストパターンを蓄
えるテストパターンバッファ113と、テスターターミ
ナル500から供給されるテストパターンの期待値を保
持するレジスタからなる期待値バッファ111と、テス
ト結果と期待値とを例えばビット単位で逐次比較しエラ
ー検出を行う比較回路114と、テスト結果を保持する
レジスタであるフェイルメモリ112と、テスターター
ミナル500の指示によりLSIテスタ100の動作制
御する制御回路115を備えるテスタ部110を備え
る。上記テスターターミナル500は、LSIテスタに
動作テストを指示する制御装置であり、動作テストのテ
ストパターンを格納するテストパターンファイル501
や動作テストの結果を表示するモニタ502を有する。
また、LSIテスタ100は、テスト対象とされる半導
体集積回路200(以下、DUT200と略す)を接続
するためのインタフェース部101と、上記DUT20
0とDUT200の外部回路300(以下、EX300
と略す)とをLSIテスタ100を介して接続するため
のインタフェース部102とを備えて構成される。上記
インタフェース部101は、テストパターンをテストバ
ッファ113からDUT200に供給し、また、DUT
200の所定の出力を比較回路114に供給するための
各種信号線群やコネクタによって構成される。上記EX
300とは、DUT200に接続して使用可能なチップ
やボードであり、テストパターンが供給されたDUT2
00の出力を受けて動作して所定の応答信号を出力する
ことができる。上記インタフェース部102は、DUT
200とEX300とをテスタ部110を介して接続す
るための回路構成であり、DUT200とEX300と
を、接続調整器120と、接続コネクタである拡張ポー
ト140と、レベル調整器130を介して双方向で接続
する。レベル調整器130は、LSIテスタ100とE
X300との入出力信号レベルを調整するために接続調
整器120と拡張ポート140との間に備えられてい
る。上記接続調整器120は、制御回路115の制御に
よって、DUT200がEX300に供給すべき所定の
信号をEX300に、そしてそれを受けて動作するEX
300からの応答をDUT200に供給するための信号
経路の接続などを行う回路である。上記レベル調整器1
30は、制御回路115の制御によってDUT200の
信号線の信号レベルとEX300の信号線の信号レベル
とを変換し、DUT200とEX300との間で信号の
やりとりを可能にするための回路である。例えば、MO
SレベルとTTLレベルとの間での信号変換を選択的に
行い得る回路である。DUT200の動作テストに用い
られるテストパターン及びその期待値は、テスターター
ミナル500のテストパターンファイル501に予め蓄
えられており、必要に応じて期待値バッファ111とテ
ストバッファ113とに供給される。上記LSIテスタ
100では、必要に応じて、DUT200のみの動作テ
ストを行う単体テストモードと、DUT200と外部接
続されるEX300とのインタフェース部の動作を含め
てDUT200のテストを行う連動テストモードとがテ
スターターミナル500によって制御回路115に指示
される。従って、上記テストパターンファイル501に
は、単体テストモードと連動テストモードとの夫々に応
じたテストパターンとその期待値が格納されている。
【0010】上記単体テストモードの場合は、制御回路
115の指示によりEX300がインタフェース部10
2の接続調整器120にてDUT200から電気的に切
り離された状態にされる。動作テストに用いられる信号
線は、制御回路115によって例えば信号線毎にDUT
200との接続制御を行うピンエレクトロニクスによっ
て、動作テストのテストパターンが供給される信号線と
テストパターンに対する応答信号が供給される信号線と
が選択される。また、実使用時と同じ接続状態にするこ
ともできる。所望のテストパターンとその期待値がテス
トパターンファイル501から期待値バッファ111と
テストバッファ113に供給されると、制御回路115
の指示によりDUT200にテストパターンが供給され
る。供給されたテストパターンに応じてDUT200か
ら選択された信号線に出力されるテストパターンに対す
る応答信号は、比較回路114に供給されると共に、比
較回路114には期待値バッファ111からテストパタ
ーンの期待値が制御回路115の指示により供給され
る。比較回路114に供給された上記応答信号とテスト
パターンの期待値は、逐次比較されてその比較結果がフ
ェイルメモリ112に格納される。こうして、フェイル
メモリ112に格納された情報をテスターターミナル5
00で読出すことによって動作テストされたDUT20
0の動作テストの結果をモニタ502に表示して容易に
チェックすることができる。
【0011】上記連動テストモードの場合は、制御回路
115の指示により接続調整器120にてDUT200
とEX300とは所望の信号線で接続された状態にされ
る。例えば、DUT200とEX300の双方における
アドレス端子、そしてデータ端子が接続される。このと
き、上記接続状態は実使用時の状態と同様にDUT20
0とEX300との信号線を接続させることも、連動テ
ストに必要な信号線のみを接続させることもできる。先
ず、連動テストに用いるテストパターンがテストパター
ンファイル501からテストバッファ113に設定さ
れ、そのテストパターンの期待値がテストパターンファ
イル501から期待値バッファ111に設定される。ま
た、制御回路115はDUT200の入出力信号レベル
とEX300との入出力信号レベルを調整するために必
要な制御信号をレベル調整器130に供給する。接続調
整器120及びレベル調整器130での調整を終える
と、制御回路115の指示によりテストバッファ113
に供給されたテストパターンはインタフェース部101
を介してDUT200に供給される。テストパターンは
DUT200内の所定のテスト経路を通り動作テストを
行い、その結果得られた出力信号がEX300に供給す
べきものであるときは、この出力信号はインタフェース
部102を介してEX300に供給される。供給するか
否かは、テストパターンをDUT200に順次供給して
いくテストステップに同期して、制御回路115が接続
調整器120でコントロールする。EX300は供給さ
れた信号に従って動作を行い、その結果得られる応答信
号をインタフェース部102を介してDUT200に供
給する。DUT200に供給された応答信号は、更にD
UT200内部の所定の経路を通り動作テストが行なわ
れる。供給されたテストパターンに基づいてDUT20
0とEX300の動作によって得られたテスト結果の信
号はインタフェース部101を介してテスタ部110の
比較回路114に供給される。テスト結果が供給された
比較回路114は、期待値格納部111に設定された期
待値とテスト結果信号との比較を行い、その比較結果を
連動動作テスト結果としてフェイルメモリ112に格納
する。フェイルメモリ112に格納された情報は必要に
応じてモニタ502に表示させることができる。このよ
うに、DUT200をEX300と連動させてテストす
れば、テスト対象とされるDUT200に供給すべき一
部の情報をEX300からDUT200に出力される情
報によって賄うことができ、このことが連動動作テスト
におけるテストパターンの作成を容易化する。
【0012】図2には、本発明の他のLSIテスタ60
0が示される。同図に示されるLSIテスタ600も前
記LSIテスタ100と同様に、外部のテスターターミ
ナル700によって制御される。同図によれば、LSI
テスタ600は、前記LSIテスタ100の構成に、テ
スターターミナル700に設けられた信号データファイ
ル701への入出力経路を接続調整器120に備えて構
成される。LSIテスタ600のEX300は、動作テ
ストの信頼性向上のため定期的に動作チェックが行われ
るものである。上記信号データファイル701には、実
際の動作テストにおいて、動作テストに用いられたテス
トパターンに応じてDUT200がEX300に供給す
べき信号と、EX300がその信号に対してDUT20
0に供給すべき応答信号とが接続調整器120を介して
蓄積されている。例えば、上記信号データファイル70
1がメモリから構成されるとき、動作テストに用いられ
たテストパターンに応じてDUT200がEX300に
供給すべき信号がアドレスとして、EX300がその信
号に対してDUT200に供給すべき応答信号がそのア
ドレスに対応するデータとして格納される。この蓄積さ
れた対の信号は、制御回路115によって関連付けられ
ており、制御回路115の指示により上記応答信号は接
続調整器120を介してDUT200に供給可能にされ
る。つまり、信号データファイル701は、EX300
の出力を代替してEX300が出力すべき信号を所定の
信号線に接続調整器120を介してDUT200に供給
可能にするものである。換言すれば、EX300を用い
ない場合、テストパターンに応じてDUT200がEX
300に信号を供給しようとするとき、その信号が信号
データファイル701にアドレスとして供給され、その
アドレスに対応して信号データファイル701に保持さ
れている応答信号がDUT200に返されるようになっ
ている。そのため、LSIテスタ600には、信号デー
タファイル701を利用するエミュレートモードと、そ
れを利用しないノーマルモードとがあり、必要に応じて
テスターターミナル700がモード設定を制御回路11
5に指示する。ノーマルモードの場合には、前記単体テ
ストモードと連動テストモードが含まれている。また、
エミュレートモードは、例えばEX300の定期的な動
作テストにて異常が判明された場合に用いられ、連動テ
ストモードのみを有する。上記の理由によりエミュレー
トモードが制御回路115に指示された場合、LSIテ
スタ600に接続された不良EX300は制御回路11
5によって接続調整器120で電気的に切り離される。
ここで、エミュレートモードは、新たなEX300に交
換することが、テスト時間の無駄になると判断された場
合に利用されることになる。このように、本実施例のL
SIテスタ600は、EX300に故障が生じた場合で
も、正常に動作テストされていたときのEX300の出
力情報が信号データファイル701に蓄えられているた
め、それを制御回路115の制御により代替信号として
用いることができる。信号データファイル701に蓄え
られている信号は、制御回路115の制御によりインタ
フェース部102から抽出したものであって、人手によ
って形成されたものでないから、本発明の目的であるテ
ストパターンの処理負担の軽減に寄与するものである。
【0013】具体的に上記LSIテスタ600に接続さ
れたDUT200とEX300の連動した動作テストに
ついて以下説明する。LSIテスタ600は、先ずノー
マルモード(連動テストモードのとき)において所定の
テストパターンをインタフェース部101を介してDU
T200に供給する。ノーマルモードでの動作テスト
は、フェイルメモリ112にエラー情報が供給されてい
ない間、DUT200がEX300に供給する信号と、
EX300がDUT200に供給する応答信号とを対応
させて、信号データファイル701に蓄積すること以外
は、上記LSIテスタ100の連動テストモードの動作
と同じであり、テストパターンが供給されたDUT20
0は、テストパターンに応じた信号をインタフェース部
102を介してEX300に供給する。このとき、DU
T200からインタフェース部102に供給された信号
は、制御回路115の制御により接続調整器120から
信号データファイル701の例えば送信ファイル領域に
も供給される。EX300は供給された信号に基づい
て、EX300で動作処理された信号をインタフェース
部102を介してDUT200に供給する。このとき、
EX300からインタフェース部102に供給された信
号は、制御回路115の制御により接続調整器120か
ら信号データファイル701の例えば受信ファイル領域
にも供給される。上記送信ファイル領域の情報と、それ
に対する受信ファイル領域の応答情報とは蓄積動作にて
1対1対応に関連付けられている。DUT200は、供
給された信号に基づいてDUT200及びEX300で
形成された信号をインタフェース部101を介して比較
回路114に供給する。比較回路114は、供給された
テスト結果と所定の期待値との比較を行い動作テスト結
果としてフェイルメモリ112に格納する。いま、EX
300の定期的な動作テストが行われてEX300が故
障と判明した場合、LSIテスタ600には上記信号デ
ータファイル701に格納された値を用いてDUT20
0の動作テストを続行可能とするためのエミュレートモ
ードが指示される。
【0014】上記の如くして、EX300の定期的な動
作テストにおいて、EX300が故障と判明した場合
は、テスターターミナル700はLSIテスタ600に
エミュレートモードを指示する。エミュレートモードの
LSIテスタ600は、制御回路115の指示により接
続調整器120にてDUT200とEX300とを電気
的に切り離す。また、テスターターミナル700の指示
により制御回路115は、接続調整器120に指示を出
し、DUT200からEX300に供給されるべき情報
が信号データファイルの送信ファイル領域に供給される
ように、また、信号データファイル701の受信ファイ
ル領域から供給される情報がDUT200の所望の信号
線に供給されるように接続制御を行う。このように、L
SIテスタ600がエミュレートモードでの初期設定を
終えると、動作テストが開始される。こうして、テスト
パターンが供給されたDUT200から所定の情報が信
号データファイル701に供給されると、制御回路11
5は信号データファイル701の送信ファイルに蓄積さ
れている情報の中から同一情報を選出し、それに対応す
る受信ファイルの情報を所定のタイミングで出力される
ように制御する。信号データファイル701から出力さ
れた情報はDUT200を介してフェイルメモリ112
に供給される。こうしてフェイルメモリ112に格納さ
れたテスト結果にエラーがなければDUT200は正常
であることが確認され、エラーがあればDUT200は
異常であることが判明する。このように、LSIテスタ
600に接続されるEX300に故障が生じても、上記
信号データファイル701を備えればDUT200の動
作テストを実行可能にすることができる。本実施例は、
従来のようにDUT200に外部接続されるEX300
をソフトウエア動作で代替させたものとは、構成要件が
全く異なるものであることに注意されたい。
【0015】図3には、上記LSIテスタ600の動作
テストの一例フローチャートが示される。先ず、ノーマ
ルモードの動作テストの流れを以下に示す。ステップ8
01にて、テスターターミナル700の指示により動作
モードの設定、接続調整器120の設定、レベル調整器
130の設定、テストパターン及びその期待値の設定が
前記の如く行われる。ステップ802にて、上記設定さ
れたテストパターンがDUT200に出力される。ステ
ップ803にて、動作テストが連動テストモードか単体
テストモードかが識別される。単体テストモードの場合
は、ステップ804にて供給されたテストパターンに応
じてDUT200から出力されたテストパターンの応答
信号とその期待値が比較回路114で比較され比較結果
がフェイルメモリ112に格納されて動作テストを終え
る。連動テストモードの場合は、テストパターンが供給
されたDUT200が出力した第1の信号がステップ8
05で接続調整器120を介して信号データファイル7
01の送信ファイル領域に格納される。また、ステップ
806でDUT200が出力した第1の信号は、レベル
調整器130で所定のレベルに変換され、拡張ポート1
40を介してEX300に供給される。ステップ807
で所定のレベルに変換された第1の信号が供給されたE
X300は、第1の信号の応答信号である第2の信号を
拡張ポート140を介してLSIテスタ600に供給す
る。ステップ808で、供給された第2の信号はレベル
調整器130で所定のレベルに変換される。ステップ8
09で、レベル変換された第2の信号は信号データファ
イル701の受信ファイル領域に格納されると共にDU
T200に供給される。上記第1と第2の信号対は、信
号データファイル701に1対1対応の関係で格納され
ている。エミュレーションモードにおいて、信号データ
ファイル701に第1の信号が供給されたときは、応答
信号である第2の信号が出力されるように制御回路11
5で制御可能にされる。ステップ810で、供給された
テストパターンの応答信号がDUT200から比較回路
114に供給され、期待値が比較され比較結果がフェイ
ルメモリ112に格納される。ステップ811で制御回
路115は、比較結果が正常と判定された場合は信号デ
ータファイル701に本動作テストにて格納された情報
を維持するように指示し、異常と判定された場合は信号
データファイル701に格納された情報を削除するよう
に指示する。
【0016】一方、エミュレートモードの場合の動作テ
ストの流れを以下に示す。ステップ901で、ノーマル
モードと同様にエミュレートモード用の初期設定がされ
る。この初期設定では、EX300の切り離しが行わ
れ、信号データファイル701がデータ出力可能な状態
にされる。ステップ902で所望のテストパターンがD
UT200に供給される。ステップ903では、DUT
200から出力される上記第1の信号が信号データファ
イル701に供給され、当該第1の信号と対応する第2
の信号がDUT200に供給される。ステップ904で
は、供給された第2の信号に応じてDUT200から比
較回路114へテストパターンに対する応答信号が供給
され、期待値と比較されて比較結果がフェイルメモリ1
12に格納される。
【0017】上記実施例によれば、以下の作用効果が得
られる。 (1)動作テスト対象とされる半導体集積回路DUT2
00と実使用時に接続されるEX300を、DUT20
0の動作テストの際にLSIテスタ100に接続させれ
ば、DUT200をその外部のインタフェース動作を含
めて容易にテストできる。従来、DUT200をその外
部のインタフェースの動作を含めてテストする場合に
は、外部からDUT200に供給されるべき全ての信号
を人為的に作成して用いていた。しかし、LSIテスタ
100に直接EX300を接続させることによって、テ
ストされるDUT200の出力に応じてEX300から
直接信号をDUT200に供給させることができるか
ら、EX300がDUT200に供給すべき信号の作成
は不要とされる。よって、動作テストに要していた信号
の人為的な作成を1部削減できるから、動作テストの処
理負担を軽減することができる。 (2)入出力信号レベル間のレベル変換が可能なレベル
変換回路をレベル調整器130に具備させることによっ
て、連動動作テストの対象を広げることができる。これ
は、LSIテスタの汎用性を向上させる。 (3)LSIテスタ600は、動作テストの時にEX3
00に供給すべき情報及びEX300が出力すべき情報
を対応させて信号データファイル701に蓄積すること
ができる。エミュレートモードにおいて、DUT200
がEX300へ出力する情報は、信号データファイル7
01にアドレスとして供給され、そのアドレスと対応す
る情報が信号データファイル701からDUT200に
出力される。つまり、信号データファイル701はエミ
ュレートモードにおいてEX300の代わりにEX30
0が出力すべき信号をDUT200に供給することがで
きる。このとき用いる信号データファイル701からD
UT200に出力される情報は、人為的に作成したもの
ではなく、エラーが生じなかったときの動作テスト中に
蓄えたものであるから、動作テストの処理負担を増すこ
となく連動動作テストの実行を可能にする。
【0018】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。例えば、
LSIテスタは上記本実施例のテスタータミナルを含む
概念としても把握することができる。
【0019】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるにDC
テスト若しくはファンクションテストに適用した場合に
ついて述べたが、それに限定されず、ACテストにも適
用することができる。本発明は、少なくとも連動させた
動作テストを行うものに適用することができる。
【0020】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【0021】すなわち、外部実環境回路と接続されたD
UTをLSIテスタでテストするから、DUTに与える
テストパターンを準備することによって、DUTと外部
実環境回路のインタフェース動作とを含めてDUTの動
作テストを実行することができる。従来、外部実環境回
路の接続を考慮してDUTをテストする場合は、外部実
環境回路からDUTに与えられるべきデータもテストパ
ターンの1種としてLSIテスタがDUTに供給しなけ
ればならなかった。本発明は、外部実環境回路がDUT
に供給するデータを外部実環境回路自身から供給させる
ことを可能にしたものである。よって、外部実環境回路
とのインタフェースを考慮したデバイステストのための
テストパターン作成に要する労力及び時間を低減するこ
とができる。また、動作テストが行われているときに、
DUTから外部実環境回路に出力すべき情報と、それに
対応して外部実環境回路がDUTに供給すべき信号とを
関連付けて蓄積されたデータは、必要に応じて外部実環
境回路の代わりにDUTに対する応答信号として利用す
ることができる。従って、外部実環境回路が故障した場
合にも、外部実環境回路が出力すべき信号データを特別
に形成しなくてもよい。
【図面の簡単な説明】
【図1】本発明のLSIテスタの一例ブロック図であ
る。
【図2】本発明の他のLSIテスタの一例ブロック図で
ある。
【図3】本実施例の動作テストの一例フローチャートで
ある。
【符号の説明】
100 LSIテスタ 110 テスタ部 111 期待値バッファ 112 フェイルメモリ 113 テストバッファ 114 比較回路 115 制御回路 120 接続調整器 130 レベル調整器 140 拡張ポート 101 インタフェース部 102 インタフェース部 200 DUT 300 外部回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 テストパータン及びその期待値を与えて
    半導体集積回路の動作テストを行うLSIテスタにおい
    て、 テスト対象とされる半導体集積回路をテストのための外
    部実環境回路に接続する接続手段と、上記接続手段によ
    る半導体集積回路と外部実環境回路との接続態様を制御
    する制御手段とを設け、 上記接続手段は、制御回路の制御に基づいて上記半導体
    集積回路が出力する所定の情報を外部実環境回路に与え
    ると共に、それに応答して外部実環境回路が出力する情
    報を上記半導体集積回路に与える接続調整器を含んでな
    るものであることを特徴とするLSIテスタ。
  2. 【請求項2】 上記接続手段は、上記半導体集積回路と
    外部実環境回路との間でやりとりされる入出力信号レベ
    ルを制御回路の制御に従って決定するレベル調整器を更
    に含んでなるものであることを特徴とする請求項1記載
    のLSIテスタ。
  3. 【請求項3】 テスト中に、上記半導体集積回路が上記
    外部実環境回路に供給すべき信号と、その信号に対して
    外部実環境回路が半導体集積回路に供給すべき応答信号
    とを対応させて蓄積し、半導体集積回路が上記外部実環
    境回路に供給した信号を取り込み、その信号に対応する
    応答信号を半導体集積回路に供給可能な蓄積手段を含ん
    でなるものであることを特徴とする請求項1又は2記載
    のLSIテスタ。
JP7062106A 1995-02-24 1995-02-24 Lsiテスタ Withdrawn JPH08233912A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7062106A JPH08233912A (ja) 1995-02-24 1995-02-24 Lsiテスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7062106A JPH08233912A (ja) 1995-02-24 1995-02-24 Lsiテスタ

Publications (1)

Publication Number Publication Date
JPH08233912A true JPH08233912A (ja) 1996-09-13

Family

ID=13190477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7062106A Withdrawn JPH08233912A (ja) 1995-02-24 1995-02-24 Lsiテスタ

Country Status (1)

Country Link
JP (1) JPH08233912A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163897A (ja) * 2000-09-28 2002-06-07 Agilent Technol Inc エラー捕捉RAM、TagRAM、バッファメモリ及び刺激LogRAMとして使用するために構成可能なメモリセットを備えるメモリテスター
US6456102B1 (en) 2001-02-08 2002-09-24 Mitsubishi Denki Kabushiki Kaisha External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device
US6628137B2 (en) 2001-02-08 2003-09-30 Mitsubishi Denki Kabushiki Kaisha Apparatus and method for testing semiconductor integrated circuit
US6651023B2 (en) 2001-02-08 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor test apparatus, and method of testing semiconductor device
US6653855B2 (en) 2001-02-08 2003-11-25 Mitsubishi Denki Kabushiki Kaisha External test auxiliary device to be used for testing semiconductor device
US6690189B2 (en) 2001-02-08 2004-02-10 Renesas Technology Corp. Apparatus and method for testing semiconductor integrated circuit
US6714888B2 (en) 2001-02-08 2004-03-30 Renesas Technology Corp. Apparatus for testing semiconductor integrated circuit
US6900627B2 (en) 2001-02-08 2005-05-31 Renesas Technology Corp. Apparatus and method for testing semiconductor integrated circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163897A (ja) * 2000-09-28 2002-06-07 Agilent Technol Inc エラー捕捉RAM、TagRAM、バッファメモリ及び刺激LogRAMとして使用するために構成可能なメモリセットを備えるメモリテスター
US6456102B1 (en) 2001-02-08 2002-09-24 Mitsubishi Denki Kabushiki Kaisha External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device
US6628137B2 (en) 2001-02-08 2003-09-30 Mitsubishi Denki Kabushiki Kaisha Apparatus and method for testing semiconductor integrated circuit
US6651023B2 (en) 2001-02-08 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor test apparatus, and method of testing semiconductor device
US6653855B2 (en) 2001-02-08 2003-11-25 Mitsubishi Denki Kabushiki Kaisha External test auxiliary device to be used for testing semiconductor device
US6690189B2 (en) 2001-02-08 2004-02-10 Renesas Technology Corp. Apparatus and method for testing semiconductor integrated circuit
US6714888B2 (en) 2001-02-08 2004-03-30 Renesas Technology Corp. Apparatus for testing semiconductor integrated circuit
US6900627B2 (en) 2001-02-08 2005-05-31 Renesas Technology Corp. Apparatus and method for testing semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JPH08233912A (ja) Lsiテスタ
US5442643A (en) Integrated circuit chip with testing circuits and method of testing the same
US7096396B2 (en) Test system for circuits
US7251761B2 (en) Assembly for LSI test and method for the test
KR101452959B1 (ko) 실장형 테스트 장비 및 그 방법
JP4294531B2 (ja) 論理回路検証・テストシステム
JP2605858B2 (ja) 半導体集積回路装置のモニタダイナミックバーンインテスト装置
JP2002139552A (ja) 集積回路のテスト構成
JP2000280999A (ja) インタフェースチェッカ
US6119256A (en) Apparatus for testing a fixed logic value interconnection between integrated circuits
JP2001083216A (ja) 半導体試験装置
JPS6329277A (ja) 論理集積回路の試験装置
JP3089193B2 (ja) Ic試験装置
JP2903890B2 (ja) Icテスタ
JP2773483B2 (ja) 半導体試験装置
JP2857479B2 (ja) バス・インターフェース検査を行う電子機器
JP2837455B2 (ja) 分散型制御装置とそのプログラムテスト方法
JPH05265886A (ja) 情報処理システム
JP2023162571A (ja) シミュレーションシステムとそのオープンループテスト処理方法
JPH10197608A (ja) 半導体回路
JPH07226785A (ja) 通信装置および通信診断方法
JPH01184550A (ja) 中間制御装置のテスト回路
JPH06168159A (ja) ソフトウェアデバッグシステム
JPH08320806A (ja) ディジタルicの障害自動検出システム
JPS6049456A (ja) 診断制御方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020507