JP3401523B2 - 通信素子及びこれを用いた通信装置 - Google Patents

通信素子及びこれを用いた通信装置

Info

Publication number
JP3401523B2
JP3401523B2 JP00394299A JP394299A JP3401523B2 JP 3401523 B2 JP3401523 B2 JP 3401523B2 JP 00394299 A JP00394299 A JP 00394299A JP 394299 A JP394299 A JP 394299A JP 3401523 B2 JP3401523 B2 JP 3401523B2
Authority
JP
Japan
Prior art keywords
input
data
output
terminal
side boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00394299A
Other languages
English (en)
Other versions
JP2000209680A (ja
Inventor
貢 名古屋
Original Assignee
デュアキシズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デュアキシズ株式会社 filed Critical デュアキシズ株式会社
Priority to JP00394299A priority Critical patent/JP3401523B2/ja
Priority to DE69932915T priority patent/DE69932915T2/de
Priority to EP99310626A priority patent/EP1026512B1/en
Priority to US09/475,270 priority patent/US6526534B1/en
Priority to CA002294665A priority patent/CA2294665C/en
Priority to KR1020000001178A priority patent/KR100335354B1/ko
Publication of JP2000209680A publication Critical patent/JP2000209680A/ja
Application granted granted Critical
Publication of JP3401523B2 publication Critical patent/JP3401523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Selective Calling Equipment (AREA)
  • Communication Control (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子回路基板の配
線検査等に用いられるバウンダリスキャン素子を応用し
た通信素子及びこれを用いた通信装置に関する。
【0002】
【従来の技術】電子回路基板に実装された各IC間の接
続或いはIC自体の内部処理が正常になされているかを
検査する方法としてバウンダリスキャンテスト法が提案
されている。このバウンダリスキャンテスト法は、バウ
ンダリスキャン素子が予め組み込まれたICにより構成
された電子回路基板に対して適用されるテスト方法であ
って、いわゆるインサーキットテスト法が採用できない
ような高密度の電子回路基板に対しても、接続検査或い
はICの動作テストを行うことができるという特徴を有
するテスト方法である。
【0003】ここで、従来のバウンダリスキャン素子の
一例について概説する。図3は、バウンダリスキャン素
子を備えたテスト対象となる論理IC100のブロック
図である。IC100は、基本的構成として入力端子1
01と、出力端子102と、内部ロジック111とを備
える。また、IC100は、バウンダリスキャン素子と
して、入力側バウンダリセル103と、出力側バウンダ
リセル104と、データが入力されるTDI端子105
と、データが出力されるTDO端子106と、動作モー
ドの切り替え信号が入力されるTMS端子107と、ク
ロック信号が入力されるTCK端子108と、リセット
信号が入力されるTRS端子109と、TAP回路11
0と、からなる。
【0004】入力側バウンダリセル103及び出力側バ
ウンダリセル104は、それぞれ各入力端子101また
は各出力端子102に個別に設けられ、また、全てのバ
ウンダリセル103及び104は、数珠状に直列に接続
されている。両端に位置するバウンダリセル103及び
104のうち、入力側バウンダリセル103の方は、T
DI端子105が接続され、また、出力側バウンダリセ
ル104の方は、TDO端子106が接続されている。
【0005】TAP回路110は、TCK端子108か
らのクロック信号に同期しつつ、TMS端子107から
の動作モードの切り替え信号に応じて、バウンダリセル
103及び104のデータのシフト、或いは、バウンダ
リセル103及び104と、内部ロジック111若しく
は入出力端子101又は102と、の間におけるデータ
の入出力等を実行する。また、TRS端子109からの
リセット信号により、リセット状態になる。なお、係る
TRS端子109は、必ずしも必要としない。リセット
状態をTMS端子107からの動作モードの命令の1つ
に含ませることもできるからである。
【0006】係る構成から成るIC100のテストの方
法としては、ICの動作テストとして例えば、ホストコ
ンピュータから、TDI端子105へテストデータをシ
リアル形式で入力して、各入力側バウンダリセル103
にテストデータをシフトさせ、セットする。そして、セ
ットされたテストデータを内部ロジック111に出力し
て、これを処理させる。次に、内部ロジック111から
のデータを一旦出力側バウンダリセル104にセット
し、これをシリアル形式でTDO端子106からホスト
コンピュータに返送する。ホストコンピュータは、返送
されたデータと先に送出したテストデータとを比較する
ことにより、内部ロジック111が正常に動作している
か否かを識別することができる。
【0007】IC間の接続テストとしては、例えば、ホ
ストコンピュータから、TDI端子105及び入力側バ
ウンダリセル103を介して、出力側バウンダリセル1
04にテストデータをセットし、これを出力端子102
からIC100の出力端子102に接続された別のIC
に送出する。そして、ホストコンピュータは、当該別の
ICが受け取ったテストデータと、先に送出したテスト
データとを比較することにより、IC間の配線に断線が
ないかどうかなどを識別することができる。
【0008】このようにして、バウンダリスキャンテス
ト法は実行されるものである。一方、本願発明者は、係
るバウンダリスキャン素子を単なる配線の接続検査等の
ための素子としてではなく、CCDカメラ等の種々の端
末器を制御するための通信素子としての有益性に着目
し、これを通信素子として応用した通信装置をこれまで
に提案している(国際公開番号第WO98/55925等)。
【0009】
【発明が解決しようとする課題】しかし、係る通信素子
の観点から従来のバウンダリスキャン素子を見ると、デ
ータの転送速度の点で十分とは言えなかった。すなわ
ち、従来のバウンダリスキャン素子では、TDI端子1
05から入力されるデータを各々のバウンダリセル10
3又は104にセットする場合に、一旦、個々のバウン
ダリセル103又は104のデータを順番にシフトしな
ければならなかった。この問題は、バウンダリセル10
3又は104にセットされたデータをTDO端子106
から出力する場合も同様であり、特にバウンダリセル1
03及び104の数が多い場合にはデータの転送速度が
十分なものとは言えなかった。
【0010】従って、本発明の目的は、バウンダリスキ
ャン素子を応用し、データの転送速度を向上し得る通信
素子及びこれを用いた通信装置を提供することにある。
【0011】
【課題を解決するための手段】本発明によれば、複数の
入力側バウンダリセルと、当該入力側バウンダリセルに
対応して設けられた複数の出力側バウンダリセルと、ク
ロック信号が入力されるTCK線及び動作モードを切換
えるためのモード信号が入力されるTMS線、更に、通
信対象の端末器との間でデータの入出力を行うためのデ
ータ入力線及びデータ出力線、がそれぞれ接続され、前
記入力側及び出力側バウンダリセルのデータの入出力を
制御するためのTAP回路と、を備え、各々の前記入力
側バウンダリセルが、前記TAP回路を介して、対応す
る前記出力側バウンダリセルに並列に接続され、前記T
AP回路は、少なくとも、前記入力側バウンダリセルに
蓄積されたデータを前記出力側バウンダリセルへ転送す
る機能と、前記入力側バウンダリセルに蓄積されたデー
タに基づいて、端末器を制御等するためのビット数が調
整されたデータを生成し、このデータを端末器へ出力す
る機能と、端末器側入力端末から得たデータを、ビット
数の調整をして前記出力側バウンダリセルに出力する機
能とを含む複数の機能を有し、前記モード信号の入力に
より前記複数の機能のうちの対応する動作モードを実行
し、前記入力側バウンダリセルは、前記TAP回路の所
定の動作モードにおいて処理される、入力端子へ入力さ
れたデータを受け取り、また、前記出力側バウンダリセ
ルは、前記TAP回路の所定の動作モードにおいて処理
されたデータをセットし出力端子から出力することを特
徴とする通信素子が提供される(請求項1)。
【0012】この手段では、従来の如く各バウンダリセ
ルを数珠状に直列に接続するのではなく、各々の前記入
力側バウンダリセルを、前記TAP回路を介して対応す
る前記出力側バウンダリセルに並列に接続している。こ
のため、各々の前記入力側バウンダリセルに蓄積された
データを対応する前記出力側バウンダリセルへ転送する
場合は、一の処理で転送することができ、データの転送
速度を向上できる。とりわけ、従来のバウンダリスキャ
ン素子と比較すると、バウンダリセルの数だけ転送速度
が高速化され、バウンダリセルの数を増やせば増やすほ
ど処理速度の差が大きくなり、通信素子Aの特徴が顕著
に表れることとなる。
【0013】なお、本発明の通信素子は、バウンダリセ
ルを直列に接続していないので、当該通信素子とホスト
コンピュータ等とのデータの入出力は、従来の如くTD
I端子又はTDO端子を介してシリアル形式で行うので
はなく、各バウンダリセルと直接パラレル形式で入出力
を行うこととなる。
【0014】また、本発明によれば、複数の上記本発明
の通信素子と、各々の前記通信素子に個別に接続され、
前記データ入力線及びデータ出力線を介して前記通信素
子とデータの入出力を行うための端末器と、ホストコン
ピュータと、からなり、前記通信素子が、前記ホストコ
ンピュータに直列的に接続されてなる通信装置が提供さ
れる(請求項2)。
【0015】この手段によれば、上記本発明の通信素子
を用いたことにより、各通信素子間及び通信素子とホス
トコンピュータとの間のデータの転送速度を向上でき、
大容量のデータ処理が可能となる。本発明において、前
記端末器とは、本発明の通信装置の通信対象を意味し、
例えば、ビルの各階或いは各室に取り付けられる監視装
置、セキュリティー装置、或いは、生産ラインにおける
各種のロボット等がこれに該当する。本発明の通信装置
は、データの高速転送が可能であるので、特に、大容量
のデータが要求される端末器も対象とすることができ
る。
【0016】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて説明する。図1は、本発明の通信
素子をパッケージ化した通信素子Aのブロック図であ
る。通信素子Aは、入力側バウンダリセル1と、出力側
バウンダリセル2と、TAP回路3と、これらが組み込
まれたパッケージ10と、を備える。
【0017】入力側バウンダリセル1は、外付けの各々
の入力端子4に個別に接続されており、入力端子4へ入
力されたデータを受け取ることができる。出力側バウン
ダリセル2は、入力側バウンダリセル1と同じ数だけ設
けられ、かつ、外付けの各々の出力端子5に個別に接続
されており、そのセットされたデータを出力端子5から
出力することができる。なお、図1の例では、入力側バ
ウンダリセル1と出力側バウンダリセル2とを、それぞ
れ4つずつ(4ビット)設けているが、この数に限定さ
れず、両者が同数であれば、入力端子4及び出力端子5
の数に対応して増設してもよい。また、各入力側バウン
ダリセル1と各出力側バウンダリセル2とは、1対1で
対応しており、TAP回路3を介して並列に接続されて
いる。従って、従来技術の如く、各入力側バウンダリセ
ル1同士或いは各出力側バウンダリセル2同士が接続さ
れているといったことはない。
【0018】TAP回路3は、外付けのTCK端子6及
びTMS端子7と接続されており、TCK端子6から入
力されるクロック信号に同期して各処理を実行し、ま
た、TMS端子7から入力されるモード信号に応じて動
作モードが切り替えられる。また、TAP回路3は、外
付けの端末器側入力端子8及び端末器側出力端子9と接
続されている。この端末器側入力端子8及び端末器側出
力端子9は、通信の対象となる端末器に接続されるもの
であり、TAP回路3は、端末器側出力端子9を介して
端末器を制御するためのデータを送出し、或いは、端末
器が得たデータを端末器側入力端子8を介して受け取る
ことができる。なお、図1の例では、端末器側入力端子
8を2つ(2ビット)、端末器側出力端子9を1つ(1
ビット)設けているが、この数に限定されず、また、こ
の例の如くバウンダリセル1及び2の数に合わせる必要
も無い。
【0019】次に、係る構成から成る通信素子Aの作用
について説明する。通信素子Aのバウンダリセル1及び
2に関するデータの入出力は、シリアル形式ではなくパ
ラレル形式で行われる。すなわち、入力されるデータは
パラレルデータとして各入力端子4へ入力され(4ビッ
ト)、また、出力されるデータもパラレルデータとして
各出力端子5から出力される(4ビット)。そして、T
AP回路3の動作モードにより以下のような機能を有す
る。
【0020】第1に、入力端子4へ入力されたデータを
入力側バウンダリセル1に蓄積する機能がある。第2
に、出力端子2が蓄積しているデータを出力端子5から
出力する機能がある。第3に、入力側バウンダリセル1
に蓄積されたデータを出力側バウンダリセル2へ転送す
る機能がある。第4に、入力側バウンダリセル1に蓄積
されたデータに基づいて、端末器を制御等するためのビ
ット数が調整されたデータをTAP回路3が生成し、こ
れを端末器側出力端子9から出力する機能がある。第5
に、TAP回路3が端末器側入力端子8から得たデータ
を、ビット数の調整をして出力側バウンダリセル2に転
送する機能がある。
【0021】通信素子Aは、特に上記第3の機能に特徴
がある。すなわち、入力側バウンダリセル1と出力側バ
ウンダリセル2とが並列に接続されているので、一の処
理でデータの転送が可能となる。このため、従来のバウ
ンダリスキャン素子と比較すると、バウンダリセルの数
だけ転送速度が高速化され、バウンダリセルの数を増や
せば増やすほど処理速度の差が大きくなり、通信素子A
の特徴が顕著に表れることとなる。
【0022】上記第4の機能において、ビット数の調整
を行っているのは、入力側バウンダリセル1から得られ
るデータは、4ビットであるところ、端末器側出力端子
9は1ビットだからである。両者のビット数が同じ場合
は、この調整は必ずしも要しない。同様の理由により、
上記第5の機能において、ビット数の調整が行れる。こ
の場合、端末器側入力端子8が2ビットであり、出力側
バウンダリセル2が4ビットであるから、端末器側入力
端子8に入力される2回分のデータを1つのデータとし
て出力側バウンダリセル2に蓄積することができる。
【0023】次に、通信素子Aを用いた通信装置Bにつ
いて説明する。図2は通信装置Bのブロック図である。
通信装置Bは、複数の通信素子A1乃至4と、各々の通
信素子A1乃至A4に接続された画像端末器C1乃至C
4と、ホストコンピュータ11と、からなり、例えば、
ビルの各階の監視装置として用いられる通信装置であ
る。通信素子A(1乃至4)は、上述した構成を備える
ものである。
【0024】画像端末器C(1乃至4)は、キャプチャ
ーボードとCCDカメラとからなり、キャプチャーボー
ドは、データ入力線12及びデータ出力線13を介し
て、各通信素子A1乃至A4の端末側入力端子8及び端
末側出力端子9に接続されており、CCDカメラと通信
素子A(1乃至4)との間に介在して、CCDカメラを
制御し、その画像データのバッファリング等を行う。
ホストコンピュータ11は、通信データの出力端子11
a(4ビット)及び入力端子11b(4ビット)と、クロ
ック信号を送出するCLK端子11cと、TMS信号を
送出するTMS端子11dと、を備え、端末器C(1乃
至4)の動作指示及び端末器C(1乃至4)が得た画像
データを受け取り、その処理等を行うものである。
【0025】ここで、通信素子A1乃至A4は、ホスト
コンピュータ11に対して直列的に接続されている。こ
こでいう直列的とは、隣接するそれぞれの通信素子A間
(A1とA2、A2とA3、A3とA4)の出力端子5
と入力端子4とを接続した上で、両端に位置する通信素
子A1及びA4のうち、一方の通信素子(A1)の入力
端子4とホストコンピュータ11の出力端子11aとを
接続し、他方の通信素子(A4)の出力端子5とホストコ
ンピュータ11の入力端子11bとを接続したことをい
う。なお、通信素子A1乃至A4の各CLK端子6及び
各TMS端子7は、TCK線14又はTMS線15を介
して、ホストコンピュータ11のTCK端子11c又は
TMS端子11dにそれぞれ接続される。
【0026】次に、係る構成からなる通信装置Bの作用
について説明する。ホストコンピュータ11は、クロッ
ク端子6から送出するクロック信号に同期してTMS端
子からTMS信号を送出し、各通信素子A1乃至A2の
動作モードをデータのシフト動作とする。その後、ホス
トコンピュータ11が、クロック信号に同期して出力端
子11aから所定のデータ(4ビット)を次々と送出する
と、これらのデータは、全て通信素子A1の入力端子4
から一旦入力側バウンダリセル1へ入る。そして、通信
素子A1は、クロック信号に同期してそのデータを出力
側バウンダリセル2へ転送し、更に、出力端子5から通
信素子A2へ転送する。
【0027】通信素子A2乃至A4でもクロック信号に
同期して同様の処理が行われ、いずれ各通信素子A1乃
至A4の各入力側バウンダリセル1に必要なデータがセ
ットされた状態となる。この状態で、ホストコンピュー
タ11がTMS信号を発して、通信素子A1乃至A4の
動作モードを切り替え、入力側バウンダリセル1にセッ
トされたデータを端末器側出力端子9から各端末器C1
乃至C4のキャプチャーボードへ送出する。
【0028】各端末器C1乃至C4のキャプチャーボー
ドは、送出されたデータの内容に応じて、例えば、CC
Dカメラによる撮影の開始、CCDカメラの動作状態の
検出、CCDカメラが撮影した画像データのバッファリ
ング、或いは、画像データの通信素子A1乃至A4への
転送、等を行う。ここで、キャプチャーボードの処理の
うち、画像データの通信素子A1乃至A4への転送が行
われた場合、その画像データは、端末器側入力端子8か
ら各々の通信素子A1乃至A4へ入り、出力側バウンダ
リセル2へセットされる。
【0029】そこで、ホストコンピュータ11がTMS
信号を発して、通信素子A1乃至A4の動作モードを切
り替え、出力側バウンダリセル2にセットされたデータ
を転送するようにすると、クロック信号に同期して通信
装置A4の出力側バウンダリスキャン素子2にセットさ
れたデータが出力端子5及び入力端子11bを介してホ
ストコンピュータ11へ転送される。同時に、通信素子
A1,A2及びA3の各出力側バウンダリセル2にセッ
トされたデータが通信素子A2,A3およびA4の各入
力側バウンダリセル1へ、それぞれ転送される。
【0030】そして、次のクロック信号に同期して、各
入力側バウンダリセル1に転送されたデータが同じ通信
素子内の各出力側バウンダリセル2へ転送される。これ
らの転送処理が繰り返されて、最終的に全ての端末器C
1乃至C4の画像データがホストコンピュータ11へ転
送されることとなる。ホストコンピュータ11は、これ
らの画像データを個別に表示するなどの処理を行う。こ
のようにして通信装置Bは機能するが、特徴的なこと
は、通信素子Aを用いたことにより、各バウンダリセル
1及び2間及びバウンダリセル1又は2とホストコンピ
ュータ11とのデータ転送が高速化され、大容量のデー
タ処理が行えるという点にある。
【図面の簡単な説明】
【図1】本発明に係る通信素子Aのブロック図である。
【図2】本発明に係る通信装置Bのブロック図である。
【図3】従来のバウンダリスキャン素子100のブロッ
ク図である。
【符号の説明】
A 通信素子 B 通信装置 C1乃至C4 端末器 1 入力側バウンダリセル 2 出力側バウンダリセル 3 TAP回路 4 入力端子 5 出力端子 6 TCK端子 7 TMS端子 8 端末器側入力端子 9 端末器側出力端子 11 ホストコンピュータ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の入力側バウンダリセルと、当該入
    力側バウンダリセルに対応して設けられた複数の出力側
    バウンダリセルと、 前記入力側バウンダリセル及び出力側バウンダリセルに
    接続され、また、クロック信号が入力されるTCK線、
    及び動作モードを切換えるためのモード信号が入力され
    るTMS線、更に、通信対象の端末器との間でデータの
    入出力を行うためのデータ入力線及びデータ出力線、が
    それぞれ接続され、前記入力側及び出力側バウンダリセ
    ルのデータの入出力を制御するためのTAP回路と、を
    備え、 各々の前記入力側バウンダリセルが、前記TAP回路を
    介して、対応する前記出力側バウンダリセルに並列に接
    続され、 前記TAP回路は、少なくとも、前記入力側バウンダリ
    セルに蓄積されたデータを前記出力側バウンダリセルへ
    転送する機能と、前記入力側バウンダリセルに蓄積され
    たデータに基づいて、端末器を制御等するためのビット
    数が調整されたデータを生成し、このデータを端末器へ
    出力する機能と、端末器側入力端末から得たデータを、
    ビット数の調整をして前記出力側バウンダリセルに出力
    する機能とを含む複数の機能を有し、前記モード信号の
    入力により前記複数の機能のうちの対応する動作モード
    を実行し、また、 前記入力側バウンダリセルは、前記TAP回路の所定の
    動作モードにおいて処理される、入力端子へ入力された
    データを受け取り、また、 前記出力側バウンダリセルは、前記TAP回路の所定の
    動作モードにおいて処理されたデータをセットし出力端
    子から出力することを特徴とする通信素子。
  2. 【請求項2】 複数の請求項1の通信素子と、 各々の前記通信素子に個別に接続され、前記データ入力
    線及びデータ出力線を介して前記通信素子とデータの入
    出力を行うための端末器と、 ホストコンピュータと、からなり、 前記通信素子が、前記ホストコンピュータに直列的に接
    続されてなる請求項1に記載の通信素子を用いた通信装
    置。
JP00394299A 1999-01-11 1999-01-11 通信素子及びこれを用いた通信装置 Expired - Fee Related JP3401523B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP00394299A JP3401523B2 (ja) 1999-01-11 1999-01-11 通信素子及びこれを用いた通信装置
DE69932915T DE69932915T2 (de) 1999-01-11 1999-12-29 Prüfschaltung für ein Telekommunikationselement
EP99310626A EP1026512B1 (en) 1999-01-11 1999-12-29 Test circuit for a communication element
US09/475,270 US6526534B1 (en) 1999-01-11 1999-12-30 Communication element and communication apparatus using the same
CA002294665A CA2294665C (en) 1999-01-11 2000-01-10 Communication element and communication apparatus using the same
KR1020000001178A KR100335354B1 (ko) 1999-01-11 2000-01-11 통신 소자 및 이것을 사용한 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00394299A JP3401523B2 (ja) 1999-01-11 1999-01-11 通信素子及びこれを用いた通信装置

Publications (2)

Publication Number Publication Date
JP2000209680A JP2000209680A (ja) 2000-07-28
JP3401523B2 true JP3401523B2 (ja) 2003-04-28

Family

ID=11571190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00394299A Expired - Fee Related JP3401523B2 (ja) 1999-01-11 1999-01-11 通信素子及びこれを用いた通信装置

Country Status (6)

Country Link
US (1) US6526534B1 (ja)
EP (1) EP1026512B1 (ja)
JP (1) JP3401523B2 (ja)
KR (1) KR100335354B1 (ja)
CA (1) CA2294665C (ja)
DE (1) DE69932915T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002181900A (ja) * 2000-12-15 2002-06-26 Koken:Kk バウンダリスキャンテスト法に基づくシリアル伝送を用いた多点監視・制御システム
US8780770B2 (en) 2002-05-13 2014-07-15 Misonimo Chi Acquisition L.L.C. Systems and methods for voice and video communication over a wireless network
US7069483B2 (en) * 2002-05-13 2006-06-27 Kiyon, Inc. System and method for identifying nodes in a wireless mesh network
US7852796B2 (en) * 2002-05-13 2010-12-14 Xudong Wang Distributed multichannel wireless communication
US7957356B2 (en) * 2002-05-13 2011-06-07 Misomino Chi Acquisitions L.L.C. Scalable media access control for multi-hop high bandwidth communications
US7941149B2 (en) 2002-05-13 2011-05-10 Misonimo Chi Acquistion L.L.C. Multi-hop ultra wide band wireless network communication
US8175613B2 (en) * 2006-08-04 2012-05-08 Misonimo Chi Acquisitions L.L.C. Systems and methods for determining location of devices within a wireless network
WO2008070871A2 (en) * 2006-12-07 2008-06-12 Misonimo Chi Acquisition L.L.C. System and method for timeslot and channel allocation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05322988A (ja) * 1992-05-18 1993-12-07 Sony Corp 電子装置の検査方法
US5546406A (en) * 1992-06-29 1996-08-13 Tandem Computers, Inc. Cell architecture for built-in self-test of application specific integrated circuits
JPH0712901A (ja) * 1993-06-16 1995-01-17 Nec Corp バウンダリスキャン機能付icソケット
US5574853A (en) * 1994-01-03 1996-11-12 Texas Instruments Incorporated Testing integrated circuit designs on a computer simulation using modified serialized scan patterns
KR970000820B1 (ko) * 1994-10-28 1997-01-20 대우통신 주식회사 바운더리 스캔 구조의 테스트 데이타 입력 장치
JPH0915299A (ja) * 1995-06-27 1997-01-17 Nec Eng Ltd バウンダリスキャン回路およびこれを用いた集積 回路
JP3005622B2 (ja) * 1996-05-17 2000-01-31 貢 名古屋 通信システム
JPH1019983A (ja) * 1996-07-02 1998-01-23 Matsushita Electric Ind Co Ltd バウンダリスキャンテスト方法
US5748647A (en) * 1996-10-31 1998-05-05 Nec Usa, Inc. Low cost testing method for register transfer level circuits
DE69831866T2 (de) * 1997-06-02 2006-07-13 Duaxes Corp. Kommunikationssysstem
KR100454989B1 (ko) * 1997-06-02 2004-11-06 가부시키가이샤 고켄 바운더리 스캔소자 및 이를 사용한 통신장치

Also Published As

Publication number Publication date
JP2000209680A (ja) 2000-07-28
EP1026512A3 (en) 2002-08-07
DE69932915T2 (de) 2007-04-05
CA2294665C (en) 2004-07-06
KR100335354B1 (ko) 2002-05-06
EP1026512A2 (en) 2000-08-09
DE69932915D1 (de) 2006-10-05
KR20000071237A (ko) 2000-11-25
EP1026512B1 (en) 2006-08-23
CA2294665A1 (en) 2000-07-11
US6526534B1 (en) 2003-02-25

Similar Documents

Publication Publication Date Title
US6753693B2 (en) Test apparatuses for semiconductor integrated circuits
EP0254981B1 (en) Diagnostic circuit
JP3984300B2 (ja) 通信装置
US7506233B2 (en) Interface circuit and method of testing or debugging semiconductor device using it
JP3401523B2 (ja) 通信素子及びこれを用いた通信装置
CN103250065B (zh) 反馈扫描隔离和扫描旁路架构
US6356095B1 (en) Semiconductor integrated circuit
US7373566B2 (en) Semiconductor device for accurate measurement of time parameters in operation
US7739567B2 (en) Utilizing serializer-deserializer transmit and receive pads for parallel scan test data
JP3068394B2 (ja) センサシステム
CN115641798A (zh) Mipi信号发送器及其信号发送方法
JPH04305774A (ja) 部品検査用高分解能視覚装置
JPH09243705A (ja) 半導体論理集積回路
JP2001004716A (ja) Lsiの検査方法
JP3984299B2 (ja) 通信装置
JPH08235898A (ja) 半導体装置
TWI689739B (zh) 電路測試系統及電路測試方法
JPH02105452A (ja) 半導体集積回路の出力回路
JP2001235513A (ja) 半導体集積回路装置及びそのテスト方法
JP2007303897A (ja) スキャンテスト方法およびスキャンテスト回路
JP2001343432A (ja) バウンダリスキャン回路およびその方法
JPS63293646A (ja) 半導体集積回路
JP2003307547A (ja) スキャンテスト回路およびスキャンテスト方法
JPH04206864A (ja) 半導体検査回路
JPH01263575A (ja) 電子回路の試験方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021126

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees