JP3984300B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP3984300B2 JP3984300B2 JP50411699A JP50411698A JP3984300B2 JP 3984300 B2 JP3984300 B2 JP 3984300B2 JP 50411699 A JP50411699 A JP 50411699A JP 50411698 A JP50411698 A JP 50411698A JP 3984300 B2 JP3984300 B2 JP 3984300B2
- Authority
- JP
- Japan
- Prior art keywords
- boundary scan
- terminal
- data
- communication
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Semiconductor Integrated Circuits (AREA)
- Communication Control (AREA)
Description
技術分野
本発明は、バウンダリスキャン素子を介して端末器を制御する通信装置に関し、特に、通信線の断線に対応し得る通信装置に関する。
発明の背景
プリント配線が形成された配線基板上に複数のＩＣチップを配置した状態で、各ＩＣチップと各プリント配線との接続が正しく行われているかどうか、各プリント配線が断線していないかどうかなどを検査する方法の１つとして、バウンダリスキャンテスト法が提案されている。
このバウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれた集積回路（ＩＣチップ）に対して実行することができる。バウンダリスキャン素子とは、例えば、第５図に示すとおり、集積回路２１０の本来の機能を実現するための内部ロジック回路２１１の入出力端子と集積回路２１０の入力端子２１２及び出力端子２１３との間に個別に設けられた複数のバウンダリセル２１４と、バウンダリセル２１４へのデータの入出力を制御するためのＴＡＰコントローラ（ＴＡＰ回路）２１９と、テストデータを受信するためのＴＤＩ端子２２０と、テストデータを送信するためのＴＤＯ端子２２１と、クロック信号が入力されるＴＣＫ端子１２２と、ＴＡＰコントローラ２１９の動作モードを切換えるためのモード信号を受信するためのＴＭＳ端子２２３と、からなるものであり、更に、必要に応じて、バイパスレジスタ２１５、ＩＤＣＯＤＥレジスタ２１６、インストラクションレジスタ２１７或はリセット信号を受信するためのＴＲＳ端子２２４などが設けられたものである。バイパスレジスタ２１５は、通信データをバウンダリセルを通さずに転送するためのものであり、ＩＤＣＯＤＥレジスタ２１６は、個別に付されたＩＤＣＯＤＥを出力することにより、通信データの出所を識別するためのものであり、更に、インストラクションレジスタ２１７は、通信データのうち、特定のデータをデコードして、ＴＭＳ信号とは別に、動作モードの移行等を行なうためのものである。なお、バイパスレジスタ２１５〜インストラクションレジスタ２１７は、バウンダリスキャンレジスタ（１１８）と呼ばれる。
各端子或は各端子において入出力される信号を詳細に説明にすれば、ＴＤＩ（Test Data In)は、テストロジックに対して、命令やデータをシリアル入力する信号で、ＴＣＫの立ち上がりエッジでサンプリングされる。ＴＤＯ（Test Data Out）は、テストロジックからのデータをシリアル出力する信号で、出力値の変更はＴＣＫの立ち下がりエッジで行なう。ＴＣＫ（Test Clock）は、テストロジックにクロックを供給する。シリアルテストデータ経路を、コンポーネント固有のシステムクロックと独立して使用できるようにする専用入力である。ＴＭＳ（Test Mode Select）は、テスト動作を制御する信号で、ＴＣＫの立ち上がりエッジでサンプリングされる。この信号は、ＴＡＰコントローラがデコードする。ＴＲＳＴ（Test Reset）は、ＴＡＰコントローラを非同期に初期化する負論理記号で、オプションである。
このようなバウンダリスキャン素子が組み込まれた集積回路２１０は、その動作状態およびこの集積回路２１０と外部機器との接続関係を、以下に述べる手順でテストすることができる。
まず、集積回路２１０の内部ロジック２１１の良否をチェックする場合には、集積回路２１０のＴＤＩ端子２２０にシリアルデータ（テストデータ）を入力しながら、これをシフトさせて、各入力端子２１２に対応する各バウンダリセル２１４にテストデータをセットする。この状態で、集積回路２１０を動作させた後、各出力端子２１３に対応する各バウンダリセル２１４にセットされているデータをシフトさせてＴＤＯ端子２２１から出力させ、これによって得られたシリアルデータ（テスト結果データ）と、この集積回路２１０に入力したテストデータとの対応関係に基づき、集積回路２１０の内部ロジック２１１が良好かどうかをテストする。
また、バウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれていれば、複数の集積回路に対しても実行することができる。
例えば、第６図に示すような基板２２６に搭載された複数の集積回路２１０に対しては、集積回路２１０自体のテストの他、集積回路２１０間のプリントパターンの断線等も併せてテストすることができる。
この場合、複数の集積回路２１０に組み込まれた各バウンダリスキャン素子は直列に接続される。具体的には、１つ目の集積回路２１０（図の左側）のＴＤＯ端子２２１と、２つの目の集積回路２１０（図の右側）のＴＤＩ端子２２０とを接続するとともに、ホストコンピュータ装置２２７などに設けられたバウンダリスキャンコントローラボード２２８の出力端子２２９と、１つ目の集積回路２１０のＴＤＩ端子２２０とを接続し、さらにバウンダリスキャンコントローラボード２２８の入力端子２３０と、２つ目の集積回路２１０のＴＤＯ端子２２１とを接続する。テストの手順は以下の通りである。
プリントパターンの断線、短絡等をテストする場合は、テストデータ作成ツール２３１などを使用してテストデータ（シリアルデータ）を作成し、これをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらこれをシフトさせて、この集積回路２１０の各出力端子２１３に対応する各バウンダリセル２１４にテストデータをセットする。この状態で、第７図に示す如く１つ目の集積回路２１０に設けられている各出力端子２１３から、これら各バウンダリセル２１４に格納されているデータを出力させるとともに、システムバスなどを構成する各プリントパターン２３３を介して、２つ目の集積回路２１０の各入力端子２１２に入力させ、更に、これらの各入力端子２１２に対応する各バウンダリセル２１４に取り込ませる。
この後、これらの各集積回路２１０の各バウンダリセル２１４に格納されているデータをシフトさせて、バウンダリスキャンコントローラボード２２８の入力端子２３０で、これを取込みながら、テスト結果解析ツール２３２などを使用して、これを解析することにより、集積回路２１０間を接続するプリントパターン２３３などのテスト範囲２３５において、断線、短絡等がないかをテストすることができる。
次に、各集積回路２１０の内部ロジック２１１を検査する場合には、テストデータをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらこれをシフトさせて、第８図に示す如くこの集積回路２１０の各入力端子２１２に対応する各バウンダリセル２１４にセットする。
次いで、この集積回路２１０を動作させて、これによって得られたデータを各出力端子２１３に対応する各バウンダリセル２１４に取り込ませた後、これらの各バウンダリセル２１４に格納されているデータをシフトさせて、１つの目の集積回路２１０のＴＤＯ端子２２１から出力させる。この時、バウンダリスキャンコントローラボード２２８によって、２つ目の集積回路２１０を、第７図に示す如くパイパス状態にすることにより、ＴＤＯ端子２２１から出力されたデータを２つ目の集積回路２１０をバイパスさせて、バウンダリスキャンコントローラボード２２８の入力端子２３０で取込む。そして、テスト解析ツール２３２などを使用して、取り込んだデータを解析することにより、１つ目の集積回路２１０が正しく動作するかどうかをテストすることができる。
次に、２つ目の集積回路２１０を検査する場合には、同様に、バウンダリスキャンコントローラボード２２８によって、１つ目の集積回路２１０を、第８図に示す如くパイパス状態にした後、テストデータをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０をバイパスさせる。そして、テストデータを２つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらシフトさせ、第９図に示す如くこの集積回路２１０の各入力端子２１２に対応する各バウンダリセル２１４にセットする。次いで、この集積回路２１０を動作させて、これによって得られたデータを各出力端子２１３に対応する各バウンダリセル２１４に取り込ませる。その後、各バウンダリセル２１４に格納されているデータをシフトさせて、ＴＤＯ端子２２１から出力し、更に、バウンダリスキャンコントローラボード２２８の入力端子２３０で、これを取込む。そして、取り込んだデータをテスト結果解析ツール２３２などを使用して解析することにより、２つ目の集積回路２１０が正しく動作するかどうかをテストすることができる。
このように、バウンダリスキャン素子が組み込まれた集積回路２１０を使用している基板２２６であれば、バウンダリスキャンテスト法を実行することにより、各集積回路２１０自体の良否、集積回路２１０間の接続関係などをテストすることができる。
ところで、本発明者は、このようなバウンダリスキャン素子が組み込まれた集積回路を使用してセンサモジュールの基板などを構成したとき、通信用集積回路などを使用することなく、基板２２６上に搭載されている各集積回路に対し、２０Ｍｂｐｓ程度の速度で、シリアルデータの入出力を行なうことができることを発見した。
そして、バウンダリスキャン素子を応用して、通信デバイスなどを使用することなくホストコンピュータ装置等と通信を行なう通信装置を提案した。
第１０図は、バウンダリスキャン素子を応用した通信装置の一例を示すブロック図である。
この図に示す通信装置２４０は、通信データの送出、収集などを行なう通信コントローラ装置２４１と、監視対象物の監視などを行なう複数のセンサ装置２４２ａ〜２４２ｃと、これらの各センサ装置２４２ａ〜２４２ｃ毎に配置され、前記通信コントローラ装置２４１から出力される制御データを取り込んで、これを各センサ装置２４２ａ〜２４２ｃに供給する処理、及び、これらの各センサ装置２４２ａ〜２４２ｃから出力される検知データ等を取り込んで、前記通信コントローラ装置２４１に供給する処理、等を行なう複数のバウンダリスキャン素子２４３ａ〜２４３ｃと、これらの各バウンダリスキャン素子２４３ａ〜２４３ｃと前記通信コントローラ装置２４１とを接続する通信線２４４とを備えている。
各バウンダリスキャン素子２４３ａ〜２４３ｃは、通信コントローラ装置２４１に直列に接続されている。具体的には、通信コントローラ装置２４１の出力端子２４１ａは、バウンダリスキャン素子２４３ａのＴＤＩ端子に、バウンダリスキャン素子２４３ａのＴＤＯ端子は、次のバウンダリスキャン素子２４３ｂのＴＤＩ端子に、というように接続され、バウンダリスキャン素子２４３ｃのＴＤＯ端子は、通信コントローラ装置２４１の入力端子２４１ｂに接続される。
この通信装置２４０の作用は以下の通りである。
各バウンダリスキャン素子２４３ａ〜２４３ｃは、通信コントローラ装置２４１のＴＣＫ端子２４１ｄから送出されるクロック信号に同期して機能し、また、通信コントローラ装置２４１のＴＭＳ端子２４１ｃから送出されるＴＭＳ信号によって、各々のＴＡＰコントローラの動作モードが切換えられる。
そして、ホストコンピュータ装置２４５からの指示に基づいて、各センサ装置２４２ａ〜２４２ｃを駆動する場合には、通信コントローラ装置２４１の出力端子２４１ａから制御データ（シリアルデータ）を出力させて、これを各バウンダリスキャン素子２４３ａ〜２４３ｃに供給し、出力端子に対応したバウンダリセルにセットする。そして、セットされた制御データを出力端子から出力し、各バウンダリスキャン素子２４３ａ〜２４３ｃに対応する各センサ装置２４２ａ〜２４２ｃへ供給することによりこれらを駆動する。
また、ホストコンピュータ装置２４５からの指示に基いて、各センサ装置２４２ａ〜２４２ｃから検知データ等を収集する場合には、各センサ装置２４２ａ〜２４２ｃの検知データ等を、対応する各バウンダリスキャン素子２４３ａ〜２４３ｃの入力端子に対応したバウンダリセルに一旦セットする。そして、これらをＴＤＯ端子からシリアルデータとして出力させ、通信コントローラ装置２４１の入力端子２４１ｂでこれを取り込む。
このような通信装置２４０では、各バウンダリスキャン素子２４３ａ〜２４３ｃに制御データをセットする場合や各バウンダリスキャン素子２４３ａ〜２４３ｃから検知データ等を出力させる場合に、データ転送速度を最大で、２０Ｍｂｐｓとすることができ、従来の通信装置より通信データの高速転送を可能にしている。
しかし、通信装置２４０では、通信線２４４がどこかで断線した場合、例えば、バウンダリスキャン素子２４３ｂと、バウンダリスキャン素子２４３ｃとの間で、通信線２４４が断線した場合に、通信コントローラ装置２４１は、全てのバウンダリスキャン素子２４３ａ〜２４３ｃからの通信データを得られないこととなり、また、断線個所を特定することも容易ではない。
発明の開示
本発明の目的は、通信線の断線に対応し得るバウンダリスキャン素子を用いた通信装置を提供することにある。
本発明によれば、各入力端子及び出力端子に個別に割り当てられた複数のバウンダリセルと、当該バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、を備えた複数のバウンダリスキャン素子と、前記バウンダリスキャン素子に接続され又はこれが組み込まれたＩＣを有する複数の端末器と、前記端末器を個別に制御するための通信データを前記バウンダリスキャン素子を介して送受信するための通信コントローラと、からなる通信装置であって、各々の前記端末器は、前記入力端子及び前記出力端子がそれぞれ並列に接続された２つのバウンダリスキャン素子からなるバウンダリスキャン素子群が接続され又はこれが組み込まれたＩＣを有し、前記通信コントローラは、前記バウンダリスキャン素子に通信データを送出するための通信データ出力端子と前記バウンダリスキャン素子から通信データを受け取るための通信データ入力端子とからなる端子部を２つ備え、いずれか一方の前記端子部に前記バウンダリスキャン素子群のいずれか一方の前記バウンダリスキャン素子が、また、他方の前記端子部に前記バウンダリスキャン素子群の他方の前記バウンダリスキャン素子が、それぞれ直列に、かつ、通信データの転送方向が逆になるように接続されたことを特徴とする通信装置が提供される（請求項１）。
この発明では、各前記端末器に２つの前記バウンダリスキャン素子を割り当て、かつ、各々の前記バウンダリスキャン素子は、その通信データの転送方向が逆になるように前記通信コントローラに接続されている。従って、通常は、一方の前記バウンダリスキャン素子のみを使用して通信処理を行ない、通信線の一部が断線した場合には、他方の前記バウンダリスキャン素子を使用して通信処理を行なうことにより、全ての前記端末器への通信データの入出力が可能となる。
本発明の通信装置において、前記端末器としては、各種のセンサ装置、例えば、監視カメラ装置等がある。そして、当該端末器と前記バウンダリスキャン素子の接続においては、前記出力端子は、前記端末器の入力端子に、前記入力端子は、前記端末器の出力端子に、それぞれ接続され、これにより前記バウンダリセルのデータが当該端末器に出力され、また、逆に前記バウンダリセルへデータが入力される。
前記通信データとは、前記端末器を制御するために当該端末器へ送出される制御データの他、前記端末器から送出される当該端末器が検出したデータや、当該端末器が正常に駆動しているか否か等の状態データも含まれる。
【図面の簡単な説明】
第１図は、本発明の通信装置の第１形態を示すブロック図である。
第２図は、本発明の通信装置の第２形態を示すブロック図である。
第３図は、バウンダリスキャン素子群５５ａ〜５５ｄのブロック図である。
第４図は、従来のバウンダリスキャン素子のブロック図である。
第５図は、第４図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示すブロック図である。
第６図は、第４図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第７図は、第４図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第８図は、第４図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第９図は、バウンダリスキャン素子を応用した従来の通信装置の一例を示すブロック図である。
発明を実施するための最良の形態
《第１形態の内容》
第１図は、本発明の通信装置１ａを示すブロック図である。
通信装置１ａは、複数のバウンダリスキャン素子３ａ〜３ｄと、各々のバウンダリスキャン素子３ａ〜３ｄに接続されたセンサ装置（端末器）４ａ〜４ｄと、バウンダリスキャン素子３ａ〜３ｄを介して、センサ装置４ａ〜４ｄを制御するための通信コントローラ装置２と、通信コントローラ装置２とバウンダリスキャン素子３ａとの間、及び、隣接するバウンダリスキャン素子３ａ〜３ｄ間を接続するための通信線（ケーブル）５と、を備え、更に、通信コントローラ装置２にはホストコンピュータ装置６が接続される。
バウンダリスキャン素子３ａ〜３ｄは、第４図に示したものと同様の構成のものであり、通信線５を介して、通信コントローラ装置２に直列に接続されている。
また、バウンダリスキャン素子３ａ〜３ｄの出力端子及び入力端子は、それぞれ対応するセンサ装置４ａ〜４ｄの入力端子及び出力端子（図示しない）に接続されており、これによりバウンダリセルにセットされた通信データがセンサ装置４ａ〜４ｄへ送出され、また、センサ装置４ａ〜４ｄからの通信データがバウンダリセルへ送出され、セットされる。
センサ装置４ａ〜４ｄは、監視対象物に対応する位置に配置され、温度、圧力等を測定する各種のセンサ、或は監視対象となるＣＰＵ回路の動作状態を監視する監視回路等を備える。そして、バウンダリスキャン素子３ａ〜３ｄを介して与えられた制御データ等で指定された測定条件や監視条件等に応じて、測定動作或は監視動作を実行すると共に、それにより得た測定結果や監視結果等をバウンダリスキャン素子３ａ〜３ｄを介して通信コントローラ装置２へ送出する。
通信コントローラ装置２は、ハードウェア回路やマイクロプロセッサ回路などを備えており、ホストコンピュータ装置６から出力された指示内容に基づいて、ＴＭＳ端子２ｃ及びＴＣＫ端子２ｄからバウンダリスキャン素子３ａ〜３ｄを駆動するのに必要な信号を送出する。また、出力端子２ａからセンサ装置４ａ〜４ｄを制御するための制御データを送出し、更に、センサ装置４ａ〜４ｄが得たデータを入力端子２ｂから受け取り、これをホストコンピュータ装置６に供給する処理等を行なう。
通信線５は、ＴＣＫ用通信線１１とＴＭＳ用通信線１０と往路側通信線７と帰路側通信線８及び９とを一つに束ねたケーブルである。
ＴＣＫ用通信線１１は、通信コントローラ装置２のＴＣＫ端子２ｄと各バウンダリスキャン素子３ａ〜３ｄのＴＣＫ端子とを接続し、これにより各バウンダリスキャン素子３ａ〜３ｄが同期して機能する。ＴＭＳ用通信線１０は、通信コントローラ装置２のＴＭＳ端子２ｃと各バウンダリスキャン素子３ａ〜３ｄのＴＭＳ端子とを接続する。
帰路側通信線９は、通信コントローラ２の入力端子２ｂと、通信線５を介して通信コントローラ２に直接接続されたバウンダリスキャン素子３ａのＴＤＯ端子との間を接続し、帰路側通信線８は、隣接する各バウンダリスキャン素子３ａ〜３ｄのＴＤＯ端子とＴＤＩ端子との間をそれぞれ接続する。
往路側通信線７は、通信コントローラ２のデータ出力端子２ａと、通信コントローラ２に直列に接続されたバウンダリスキャン素子３ａ〜３ｄのうち、通信コントローラ２から見て最後方に位置するバウンダリスキャン素子３ｄのＴＤＩ端子とを接続する。
次に、係る構成からなる通信装置１ａの作用について説明する。
ホストコンピュータ装置６からセンサ装置４ａ〜４ｄを駆動する命令が送出されると、通信コントローラ装置２ではその命令に応じた制御データが作成される。そして、通信コントローラ装置２は、ＴＭＳ端子２ｃからモード信号を送出して各バウンダリスキャン素子３ａ〜３ｄを必要な動作モードに切換えると共に制御データを往路側通信線７に送出し、これにより各バウンダリスキャン素子３ａ〜３ｄのバウンダリセルに制御データがセットされる。
次に、通信コントローラ装置２がＴＭＳ端子２ｃから制御データの出力指令を示すモード信号を出力し、これにより各バウンダリスキャン素子３ａ〜３ｄのバウンダリセルにセットされた制御データが対応するセンサ装置４ａ〜４ｄへ送出される。
センサ装置４ａ〜４ｄは、受け取った制御データの内容に応じて、測定動作或は監視動作等を実行する。また、制御データの内容に応じて、測定データ、監視データ或はセンサ装置４ａ〜４ｄ自体の状態データ等を対応するバウンダリスキャン素子３ａ〜３ｄへ出力する。
次に、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄの測定データ等を収集する命令が送出されると、通信コントローラ装置２は、ＴＭＳ端子２ｃからモード信号を送出して各バウンダリスキャン素子３ａ〜３ｄを必要な動作モードに切換え、これにより各バウンダリスキャン素子３ａ〜３ｄのバウンダリセルに対応するセンサ装置４ａ〜４ｄから測定データ等の検知データ等がセットされる。そして、通信コントローラ装置２がＴＭＳ端子２ｃから通信データの転送指令を示すモード信号を出力し、これにより各バウンダリスキャン素子３ａ〜３ｄのバウンダリセルにセットされた検知データ等が通信コントローラ装置２へ転送される。その後、ホストコンピュータ装置６又は通信コントローラ装置２は、受け取った検知データ等の解析等を行なう。
一方、通信の途中で、通信線５が断線した場合、例えば、バウンダリスキャン素子３ｃと３ｄとの間で通信線５が断線した場合には、バウンダリスキャン素子３ｄにはクロック信号が供給されないので、バウンダリスキャン素子３ｄは停止する。しかし、他のバウンダリスキャン素子３ａ〜３ｃには、クロック信号及びＴＭＳ信号が供給され、かつ、バウンダリスキャン素子３ａと３ｃ間の帰路側通信線８が接続されているので、バウンダリスキャン素子３ａ〜３ｃにセットされている通信データを通信コントローラ装置２に転送することはできる。通信コントローラ装置２は、受け取った通信データの中にバウンダリスキャン素子３ｄのデータが無いことを識別し、断線の有無、及び、おおよその断線個所が判明する。
同様に、バウンダリスキャン素子３ｂと３ｃとの間に断線が生じた場合には、バウンダリスキャン素子３ａと３ｂにセットされている通信データを受け取ることにより、或は、バウンダリスキャン素子３ａと３ｂとの間に断線が生じた場合には、バウンダリスキャン素子３ａにセットされている通信データを受け取ることにより、通信コントローラ装置２は、断線の有無、断線個所を識別することができる。
このように本発明の通信装置１ａは、従来の通信装置と同様の構成ながら、その配線に工夫を施したことにより、断線の有無、断線個所を識別することができる。
《第２形態の内容》
第２図は、本発明の他の通信装置１ｂを示すブロック図である。
通信装置１ｂは、複数のバウンダリスキャン素子群５５ａ〜５５ｄと、各々のバウンダリスキャン素子群５５ａ〜５５ｄに接続されたセンサ装置４ａ〜４ｄと、バウンダリスキャン素子群５５ａ〜５５ｄを介して、センサ装置４ａ〜４ｄを制御するための通信コントローラ装置５７と、を備え、更に、通信コントローラ装置５７にはホストコンピュータ装置６が接続される。
各バウンダリスキャン素子群５５ａ〜５５ｄは、第３図に示す通り、２つのバウンダリスキャン素子７６及び７７と、センサ装置４ａ〜４ｄの入力端子及び出力端子（図示しない）に各々接続される出力端子７３及び入力端子７５と、右回り側ＴＤＩ端子５８及びＴＤＯ端子５９と、左回り側ＴＤＩ端子６０及びＴＤＯ端子６１と、ＴＭＳ端子６２と、ＴＣＫ端子６３と、を備えた一つのパッケージのものである。
バウンダリスキャン素子７６及び７７は、それぞれ図４に示したものと同様の構成のものであって、それぞれの出力端子８３及び９０、入力端子８４及び９１、ＴＭＳ端子７９及び８６、及び、ＴＣＫ端子８０及び８７が、バウンダリスキャン素子群５５ａ〜５５ｄの対応する各端子（出力端子７３、入力端子７５、ＴＭＳ端子６２及びＴＣＫ端子６３）に並列に接続されている。
従って、バウンダリスキャン素子７６及び７７は、いずれも対応するセンサ装置４ａ〜４ｄに対して通信データの入出力が可能であり、また、同期して駆動する。
そして、バウンダリスキャン素子７６のＴＤＩ端子８１は、バウンダリスキャン素子群の右回り側ＴＤＩ端子５８に、ＴＤＯ端子８２は、右回り側ＴＤＯ端子５９に接続されており、バウンダリスキャン素子７６は、右回り通信線６４、６５及び６６からのみ通信データを受け取り、また、これに通信データを送出する。ている。同様に、バウンダリスキャン素子７７のＴＤＩ端子８８は、左回り側ＴＤＩ端子６０に、ＴＤＯ端子８９は、左回り側ＴＤＯ端子６１に接続されており、バウンダリスキャン素子７７は、左回り通信線６７、６８及び６９からのみ通信データを受け取り、また、これに通信データを送出する。
センサ装置４ａ〜４ｄは、上述した通信装置１ａのものと構成及び機能が同様のものである。
通信コントローラ装置５７は、ハードウエア回路やマイクロプロセッサ回路等を備えており、ホストコンピュータ装置６から出力された指示内容に基づいて、ＴＭＳ端子５７ｅ又はｆと、ＴＣＫ端子５７ｇ又はｈとからＴＭＳ用通信線７０又はＴＣＫ用通信線７１を介して各バウンダリスキャン素子群５５ａ〜５５ｄのＴＭＳ端子６２及びＴＣＫ端子６３へ必要な信号を送出し、これに内蔵された各々のバウンダリスキャン素子７６及び７７を駆動する。
また、通信コントローラ装置５７は、右回り側出力端子５７ａと右回り側入力端子５７ｂとからなる端子部と、左回り側出力端子５７ｃと左回り側入力端子５７ｄとからなる端子部と、を備え、右回り側出力端子５７ａ及び左回り側出力端子５７ｃから各センサ装置４ａ〜４ｄを制御するための制御データを送出し、また、各センサ装置４ａ〜４ｄの検出データ或は状態データを右回り側入力端子５７ｂ及び左回り側入力端子５７ｄから受け取り、これをホストコンピュータ装置６に供給する処理等を行う。
ここで、通信装置１ｂでは、各バウンダリスキャン素子群５５ａ〜５５ｄに内蔵された各バウンダリスキャン素子７６と、各バウンダリスキャン素子７７とが、それぞれの通信データの転送方向が逆行するように通信コントローラ装置５７に接続されている。
具体的には、まず、全てのバウンダリスキャン素子７６は、右回り通信線６４及び６５及び６６を介して、通信コントローラ装置５７に直列に接続されており、全てのバウンダリスキャン素子７７は、左回り通信線６７及び６８及び６９を介して、通信コントローラ装置５７に直列に接続されている。
そして、通信コントローラ装置５７の右回り側出力端子５７ａは、右回り通信線６４を介してバウンダリスキャン素子群５５ａの右回り側ＴＤＩ端子５８に接続され、また、バウンダリスキャン素子群５５ａ〜５５ｄ間の各右回り側ＴＤＯ端子５９と各右回り側ＴＤＩ端子５８とは、右回り通信線６５を介して接続され、最後に、バウンダリスキャン素子群５５ｄの右回り側ＴＤＯ端子５９は、通信コントローラ装置５７の右回り側入力端子５７ｂに右回り通信線６６を介して接続されている。このため、通信コントローラ装置５７の右回り側出力端子５７ａから各バウンダリスキャン素子７６へ送出された制御データ、或は、各センサ装置４ａ〜４ｂから各バウンダリスキャン素子７６が得た検知データ及び状態データは、常に、バウンダリスキャン素子群５５ａ→５５ｂ→５５ｃ→５５ｄの方向に転送される。
一方、通信コントローラ装置５７の左回り側出力端子５７ｃは、左回り通信線６７を介してバウンダリスキャン素子群５５ｄの左回り側ＴＤＩ端子６０に接続され、また、バウンダリスキャン素子群５５ｄ〜５５ａ間の各左回り側ＴＤＯ端子６１と各左回り側ＴＤＩ端子６０とは、左回り通信線６８を介して接続され、最後に、バウンダリスキャン素子群５５ａの左回り側ＴＤＯ端子６１は、通信コントローラ装置５７の左回り側入力端子５７ｄに左回り通信線６９を介して接続されている。このため、通信コントローラ装置５７の左回り側出力端子５７ｃから各バウンダリスキャン素子７７へ送出された制御データ、或は、各センサ装置４ａ〜４ｂから各バウンダリスキャン素子７７が得た検知データ及び状態データは、常に、バウンダリスキャン素子群５５ｄ→５５ｃ→５５ｂ→５５ａの方向に転送される。
次に、係る構成からなる通信装置１ｂの作用について説明する。
通信装置１ｂでは、通信線５６の断線の無い通常の通信処理においては、バウンダリスキャン素子群５５ａ〜５５ｄのバウンダリスキャン素子７６及び７７のうち、バウンダリスキャン素子７６のみを駆動して通信処理を行なう。
すなわち、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄを駆動する命令が送出されると、通信コントローラ装置５７ではその命令に応じた制御データが作成される。そして、通信コントローラ装置２は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、各バウンダリスキャン素子７６及び７７を必要な動作モードに切換えると共に、制御データを右回り側出力端子５７ａから右回り通信線６４及び６５を介して各バウンダリスキャン素子７６に送出し、これにより各バウンダリスキャン素子７６に制御データがセットされる。
次に、通信コントローラ装置５７がＴＭＳ端子５７ｅ又はｆから制御データの出力指令を示すモード信号を出力し、これにより各バウンダリスキャン素子７６にセットされていた制御データが対応するセンサ装置４ａ〜４ｄへ送出される。
センサ装置４ａ〜４ｄは、受け取った制御データの内容に応じて、測定動作或は監視動作等を実行する。また、制御データの内容に応じて、測定データ、監視データ或はセンサ装置４ａ〜４ｄ自体の状態データ等を対応するバウンダリスキャン素子７６へ出力する。
次に、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄの測定データ等を収集する命令が送出されると、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、各バウンダリスキャン素子７６を必要な動作モードに切換え、各バウンダリスキャン素子７６に対応するセンサ装置４ａ〜４ｄから測定データ等の検知データ等がセットされ、その後、各バウンダリスキャン素子７６にセットされていた検知データ等が右回り通信線６５及び６６を介して通信コントローラ装置５７の右回り側入力端子５７ｂへ転送される。その後、ホストコンピュータ装置６又は通信コントローラ装置５７は、受け取った検知データ等の解析等を行なう。
一方、バウンダリスキャン素子７６のみを駆動した上述した通信処理を行なっている途中で、通信線５６の一部、例えば、バウンダリスキャン素子群５５ｂと５５ｃとの間で、通信線５６が断線した場合、通信コントローラ装置５７は、センサ装置４ｃ及び４ｄに対しては制御データの送出が不能となり、また、センサ装置４ａ及び４ｂからの検知データ或は状態データの受け取りは不能となる。
この場合、通信コントローラ装置５７は、右回り側入力端子５７ｂから受け取った通信データにセンサ装置４ａ及び４ｂからの検知データ或は状態データが含まれていないことに基づいて、断線の有無、及び、断線箇所を特定できる。
ここで、バウンダリスキャン素子７７は、通信データの転送方向がバウンダリスキャン素子７６とは逆になっているので、通信コントローラ装置５７は、このバウンダリスキャン素子７７を介して、センサ装置４ａ及び４ｂの検知データ或は状態データの受け取りと、センサ装置４ａ及び４ｄへの通信データの転送とは可能である。
そこで、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、バウンダリスキャン素子７６ではなく、バウンダリスキャン素子７７を駆動し、これにより、各バウンダリスキャン素子７７に、センサ装置４ａ及び４ｂの検知データ或は状態データをセットさせる。そして、各バウンダリスキャン素子７７にセットされたセンサ装置４ａ及び４ｂの検知データ等が左回り通信線６８及び６９を介して通信コントローラ装置５７の左回り側入力端子５７ｄへ転送される。
また、同様に通信コントローラ装置５７は、左回り側出力端子５７ｃから左回り通信線６７及び６８を介して、バウンダリスキャン素子群５５ｄ及び５５ｃのバウンダリスキャン素子７７へ新たな制御データを送出することにより、センサ装置４ｄ及び４ｃに新たな制御データを送出することもできる。
従って、通信コントローラ装置５７は、通信線５６の一部に断線が生じた場合でも、全てのセンサ装置４ａ〜４ｄと通信データの送受信が可能となる。
このように、通信装置１ｂでは、各センサ装置４ａ〜４ｄに、２つのバウンダリスキャン素子７６及び７７を備えたバウンダリスキャン素子群５５ａ〜５５ｄを接続し、且つ、各バウンダリスキャン素子７６及び７７の通信データの転送方向を逆にしたので、通信線５６が断線した場合でも、各センサ装置４ａ〜４ｄへ通信データを送出し、また、各センサ装置４ａ〜４ｄから通信データを受け取ることができる。
本発明は、バウンダリスキャン素子を介して端末器を制御する通信装置に関し、特に、通信線の断線に対応し得る通信装置に関する。
発明の背景
プリント配線が形成された配線基板上に複数のＩＣチップを配置した状態で、各ＩＣチップと各プリント配線との接続が正しく行われているかどうか、各プリント配線が断線していないかどうかなどを検査する方法の１つとして、バウンダリスキャンテスト法が提案されている。
このバウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれた集積回路（ＩＣチップ）に対して実行することができる。バウンダリスキャン素子とは、例えば、第５図に示すとおり、集積回路２１０の本来の機能を実現するための内部ロジック回路２１１の入出力端子と集積回路２１０の入力端子２１２及び出力端子２１３との間に個別に設けられた複数のバウンダリセル２１４と、バウンダリセル２１４へのデータの入出力を制御するためのＴＡＰコントローラ（ＴＡＰ回路）２１９と、テストデータを受信するためのＴＤＩ端子２２０と、テストデータを送信するためのＴＤＯ端子２２１と、クロック信号が入力されるＴＣＫ端子１２２と、ＴＡＰコントローラ２１９の動作モードを切換えるためのモード信号を受信するためのＴＭＳ端子２２３と、からなるものであり、更に、必要に応じて、バイパスレジスタ２１５、ＩＤＣＯＤＥレジスタ２１６、インストラクションレジスタ２１７或はリセット信号を受信するためのＴＲＳ端子２２４などが設けられたものである。バイパスレジスタ２１５は、通信データをバウンダリセルを通さずに転送するためのものであり、ＩＤＣＯＤＥレジスタ２１６は、個別に付されたＩＤＣＯＤＥを出力することにより、通信データの出所を識別するためのものであり、更に、インストラクションレジスタ２１７は、通信データのうち、特定のデータをデコードして、ＴＭＳ信号とは別に、動作モードの移行等を行なうためのものである。なお、バイパスレジスタ２１５〜インストラクションレジスタ２１７は、バウンダリスキャンレジスタ（１１８）と呼ばれる。
各端子或は各端子において入出力される信号を詳細に説明にすれば、ＴＤＩ（Test Data In)は、テストロジックに対して、命令やデータをシリアル入力する信号で、ＴＣＫの立ち上がりエッジでサンプリングされる。ＴＤＯ（Test Data Out）は、テストロジックからのデータをシリアル出力する信号で、出力値の変更はＴＣＫの立ち下がりエッジで行なう。ＴＣＫ（Test Clock）は、テストロジックにクロックを供給する。シリアルテストデータ経路を、コンポーネント固有のシステムクロックと独立して使用できるようにする専用入力である。ＴＭＳ（Test Mode Select）は、テスト動作を制御する信号で、ＴＣＫの立ち上がりエッジでサンプリングされる。この信号は、ＴＡＰコントローラがデコードする。ＴＲＳＴ（Test Reset）は、ＴＡＰコントローラを非同期に初期化する負論理記号で、オプションである。
このようなバウンダリスキャン素子が組み込まれた集積回路２１０は、その動作状態およびこの集積回路２１０と外部機器との接続関係を、以下に述べる手順でテストすることができる。
まず、集積回路２１０の内部ロジック２１１の良否をチェックする場合には、集積回路２１０のＴＤＩ端子２２０にシリアルデータ（テストデータ）を入力しながら、これをシフトさせて、各入力端子２１２に対応する各バウンダリセル２１４にテストデータをセットする。この状態で、集積回路２１０を動作させた後、各出力端子２１３に対応する各バウンダリセル２１４にセットされているデータをシフトさせてＴＤＯ端子２２１から出力させ、これによって得られたシリアルデータ（テスト結果データ）と、この集積回路２１０に入力したテストデータとの対応関係に基づき、集積回路２１０の内部ロジック２１１が良好かどうかをテストする。
また、バウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれていれば、複数の集積回路に対しても実行することができる。
例えば、第６図に示すような基板２２６に搭載された複数の集積回路２１０に対しては、集積回路２１０自体のテストの他、集積回路２１０間のプリントパターンの断線等も併せてテストすることができる。
この場合、複数の集積回路２１０に組み込まれた各バウンダリスキャン素子は直列に接続される。具体的には、１つ目の集積回路２１０（図の左側）のＴＤＯ端子２２１と、２つの目の集積回路２１０（図の右側）のＴＤＩ端子２２０とを接続するとともに、ホストコンピュータ装置２２７などに設けられたバウンダリスキャンコントローラボード２２８の出力端子２２９と、１つ目の集積回路２１０のＴＤＩ端子２２０とを接続し、さらにバウンダリスキャンコントローラボード２２８の入力端子２３０と、２つ目の集積回路２１０のＴＤＯ端子２２１とを接続する。テストの手順は以下の通りである。
プリントパターンの断線、短絡等をテストする場合は、テストデータ作成ツール２３１などを使用してテストデータ（シリアルデータ）を作成し、これをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらこれをシフトさせて、この集積回路２１０の各出力端子２１３に対応する各バウンダリセル２１４にテストデータをセットする。この状態で、第７図に示す如く１つ目の集積回路２１０に設けられている各出力端子２１３から、これら各バウンダリセル２１４に格納されているデータを出力させるとともに、システムバスなどを構成する各プリントパターン２３３を介して、２つ目の集積回路２１０の各入力端子２１２に入力させ、更に、これらの各入力端子２１２に対応する各バウンダリセル２１４に取り込ませる。
この後、これらの各集積回路２１０の各バウンダリセル２１４に格納されているデータをシフトさせて、バウンダリスキャンコントローラボード２２８の入力端子２３０で、これを取込みながら、テスト結果解析ツール２３２などを使用して、これを解析することにより、集積回路２１０間を接続するプリントパターン２３３などのテスト範囲２３５において、断線、短絡等がないかをテストすることができる。
次に、各集積回路２１０の内部ロジック２１１を検査する場合には、テストデータをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらこれをシフトさせて、第８図に示す如くこの集積回路２１０の各入力端子２１２に対応する各バウンダリセル２１４にセットする。
次いで、この集積回路２１０を動作させて、これによって得られたデータを各出力端子２１３に対応する各バウンダリセル２１４に取り込ませた後、これらの各バウンダリセル２１４に格納されているデータをシフトさせて、１つの目の集積回路２１０のＴＤＯ端子２２１から出力させる。この時、バウンダリスキャンコントローラボード２２８によって、２つ目の集積回路２１０を、第７図に示す如くパイパス状態にすることにより、ＴＤＯ端子２２１から出力されたデータを２つ目の集積回路２１０をバイパスさせて、バウンダリスキャンコントローラボード２２８の入力端子２３０で取込む。そして、テスト解析ツール２３２などを使用して、取り込んだデータを解析することにより、１つ目の集積回路２１０が正しく動作するかどうかをテストすることができる。
次に、２つ目の集積回路２１０を検査する場合には、同様に、バウンダリスキャンコントローラボード２２８によって、１つ目の集積回路２１０を、第８図に示す如くパイパス状態にした後、テストデータをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０をバイパスさせる。そして、テストデータを２つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらシフトさせ、第９図に示す如くこの集積回路２１０の各入力端子２１２に対応する各バウンダリセル２１４にセットする。次いで、この集積回路２１０を動作させて、これによって得られたデータを各出力端子２１３に対応する各バウンダリセル２１４に取り込ませる。その後、各バウンダリセル２１４に格納されているデータをシフトさせて、ＴＤＯ端子２２１から出力し、更に、バウンダリスキャンコントローラボード２２８の入力端子２３０で、これを取込む。そして、取り込んだデータをテスト結果解析ツール２３２などを使用して解析することにより、２つ目の集積回路２１０が正しく動作するかどうかをテストすることができる。
このように、バウンダリスキャン素子が組み込まれた集積回路２１０を使用している基板２２６であれば、バウンダリスキャンテスト法を実行することにより、各集積回路２１０自体の良否、集積回路２１０間の接続関係などをテストすることができる。
ところで、本発明者は、このようなバウンダリスキャン素子が組み込まれた集積回路を使用してセンサモジュールの基板などを構成したとき、通信用集積回路などを使用することなく、基板２２６上に搭載されている各集積回路に対し、２０Ｍｂｐｓ程度の速度で、シリアルデータの入出力を行なうことができることを発見した。
そして、バウンダリスキャン素子を応用して、通信デバイスなどを使用することなくホストコンピュータ装置等と通信を行なう通信装置を提案した。
第１０図は、バウンダリスキャン素子を応用した通信装置の一例を示すブロック図である。
この図に示す通信装置２４０は、通信データの送出、収集などを行なう通信コントローラ装置２４１と、監視対象物の監視などを行なう複数のセンサ装置２４２ａ〜２４２ｃと、これらの各センサ装置２４２ａ〜２４２ｃ毎に配置され、前記通信コントローラ装置２４１から出力される制御データを取り込んで、これを各センサ装置２４２ａ〜２４２ｃに供給する処理、及び、これらの各センサ装置２４２ａ〜２４２ｃから出力される検知データ等を取り込んで、前記通信コントローラ装置２４１に供給する処理、等を行なう複数のバウンダリスキャン素子２４３ａ〜２４３ｃと、これらの各バウンダリスキャン素子２４３ａ〜２４３ｃと前記通信コントローラ装置２４１とを接続する通信線２４４とを備えている。
各バウンダリスキャン素子２４３ａ〜２４３ｃは、通信コントローラ装置２４１に直列に接続されている。具体的には、通信コントローラ装置２４１の出力端子２４１ａは、バウンダリスキャン素子２４３ａのＴＤＩ端子に、バウンダリスキャン素子２４３ａのＴＤＯ端子は、次のバウンダリスキャン素子２４３ｂのＴＤＩ端子に、というように接続され、バウンダリスキャン素子２４３ｃのＴＤＯ端子は、通信コントローラ装置２４１の入力端子２４１ｂに接続される。
この通信装置２４０の作用は以下の通りである。
各バウンダリスキャン素子２４３ａ〜２４３ｃは、通信コントローラ装置２４１のＴＣＫ端子２４１ｄから送出されるクロック信号に同期して機能し、また、通信コントローラ装置２４１のＴＭＳ端子２４１ｃから送出されるＴＭＳ信号によって、各々のＴＡＰコントローラの動作モードが切換えられる。
そして、ホストコンピュータ装置２４５からの指示に基づいて、各センサ装置２４２ａ〜２４２ｃを駆動する場合には、通信コントローラ装置２４１の出力端子２４１ａから制御データ（シリアルデータ）を出力させて、これを各バウンダリスキャン素子２４３ａ〜２４３ｃに供給し、出力端子に対応したバウンダリセルにセットする。そして、セットされた制御データを出力端子から出力し、各バウンダリスキャン素子２４３ａ〜２４３ｃに対応する各センサ装置２４２ａ〜２４２ｃへ供給することによりこれらを駆動する。
また、ホストコンピュータ装置２４５からの指示に基いて、各センサ装置２４２ａ〜２４２ｃから検知データ等を収集する場合には、各センサ装置２４２ａ〜２４２ｃの検知データ等を、対応する各バウンダリスキャン素子２４３ａ〜２４３ｃの入力端子に対応したバウンダリセルに一旦セットする。そして、これらをＴＤＯ端子からシリアルデータとして出力させ、通信コントローラ装置２４１の入力端子２４１ｂでこれを取り込む。
このような通信装置２４０では、各バウンダリスキャン素子２４３ａ〜２４３ｃに制御データをセットする場合や各バウンダリスキャン素子２４３ａ〜２４３ｃから検知データ等を出力させる場合に、データ転送速度を最大で、２０Ｍｂｐｓとすることができ、従来の通信装置より通信データの高速転送を可能にしている。
しかし、通信装置２４０では、通信線２４４がどこかで断線した場合、例えば、バウンダリスキャン素子２４３ｂと、バウンダリスキャン素子２４３ｃとの間で、通信線２４４が断線した場合に、通信コントローラ装置２４１は、全てのバウンダリスキャン素子２４３ａ〜２４３ｃからの通信データを得られないこととなり、また、断線個所を特定することも容易ではない。
発明の開示
本発明の目的は、通信線の断線に対応し得るバウンダリスキャン素子を用いた通信装置を提供することにある。
本発明によれば、各入力端子及び出力端子に個別に割り当てられた複数のバウンダリセルと、当該バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、を備えた複数のバウンダリスキャン素子と、前記バウンダリスキャン素子に接続され又はこれが組み込まれたＩＣを有する複数の端末器と、前記端末器を個別に制御するための通信データを前記バウンダリスキャン素子を介して送受信するための通信コントローラと、からなる通信装置であって、各々の前記端末器は、前記入力端子及び前記出力端子がそれぞれ並列に接続された２つのバウンダリスキャン素子からなるバウンダリスキャン素子群が接続され又はこれが組み込まれたＩＣを有し、前記通信コントローラは、前記バウンダリスキャン素子に通信データを送出するための通信データ出力端子と前記バウンダリスキャン素子から通信データを受け取るための通信データ入力端子とからなる端子部を２つ備え、いずれか一方の前記端子部に前記バウンダリスキャン素子群のいずれか一方の前記バウンダリスキャン素子が、また、他方の前記端子部に前記バウンダリスキャン素子群の他方の前記バウンダリスキャン素子が、それぞれ直列に、かつ、通信データの転送方向が逆になるように接続されたことを特徴とする通信装置が提供される（請求項１）。
この発明では、各前記端末器に２つの前記バウンダリスキャン素子を割り当て、かつ、各々の前記バウンダリスキャン素子は、その通信データの転送方向が逆になるように前記通信コントローラに接続されている。従って、通常は、一方の前記バウンダリスキャン素子のみを使用して通信処理を行ない、通信線の一部が断線した場合には、他方の前記バウンダリスキャン素子を使用して通信処理を行なうことにより、全ての前記端末器への通信データの入出力が可能となる。
本発明の通信装置において、前記端末器としては、各種のセンサ装置、例えば、監視カメラ装置等がある。そして、当該端末器と前記バウンダリスキャン素子の接続においては、前記出力端子は、前記端末器の入力端子に、前記入力端子は、前記端末器の出力端子に、それぞれ接続され、これにより前記バウンダリセルのデータが当該端末器に出力され、また、逆に前記バウンダリセルへデータが入力される。
前記通信データとは、前記端末器を制御するために当該端末器へ送出される制御データの他、前記端末器から送出される当該端末器が検出したデータや、当該端末器が正常に駆動しているか否か等の状態データも含まれる。
【図面の簡単な説明】
第１図は、本発明の通信装置の第１形態を示すブロック図である。
第２図は、本発明の通信装置の第２形態を示すブロック図である。
第３図は、バウンダリスキャン素子群５５ａ〜５５ｄのブロック図である。
第４図は、従来のバウンダリスキャン素子のブロック図である。
第５図は、第４図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示すブロック図である。
第６図は、第４図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第７図は、第４図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第８図は、第４図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第９図は、バウンダリスキャン素子を応用した従来の通信装置の一例を示すブロック図である。
発明を実施するための最良の形態
《第１形態の内容》
第１図は、本発明の通信装置１ａを示すブロック図である。
通信装置１ａは、複数のバウンダリスキャン素子３ａ〜３ｄと、各々のバウンダリスキャン素子３ａ〜３ｄに接続されたセンサ装置（端末器）４ａ〜４ｄと、バウンダリスキャン素子３ａ〜３ｄを介して、センサ装置４ａ〜４ｄを制御するための通信コントローラ装置２と、通信コントローラ装置２とバウンダリスキャン素子３ａとの間、及び、隣接するバウンダリスキャン素子３ａ〜３ｄ間を接続するための通信線（ケーブル）５と、を備え、更に、通信コントローラ装置２にはホストコンピュータ装置６が接続される。
バウンダリスキャン素子３ａ〜３ｄは、第４図に示したものと同様の構成のものであり、通信線５を介して、通信コントローラ装置２に直列に接続されている。
また、バウンダリスキャン素子３ａ〜３ｄの出力端子及び入力端子は、それぞれ対応するセンサ装置４ａ〜４ｄの入力端子及び出力端子（図示しない）に接続されており、これによりバウンダリセルにセットされた通信データがセンサ装置４ａ〜４ｄへ送出され、また、センサ装置４ａ〜４ｄからの通信データがバウンダリセルへ送出され、セットされる。
センサ装置４ａ〜４ｄは、監視対象物に対応する位置に配置され、温度、圧力等を測定する各種のセンサ、或は監視対象となるＣＰＵ回路の動作状態を監視する監視回路等を備える。そして、バウンダリスキャン素子３ａ〜３ｄを介して与えられた制御データ等で指定された測定条件や監視条件等に応じて、測定動作或は監視動作を実行すると共に、それにより得た測定結果や監視結果等をバウンダリスキャン素子３ａ〜３ｄを介して通信コントローラ装置２へ送出する。
通信コントローラ装置２は、ハードウェア回路やマイクロプロセッサ回路などを備えており、ホストコンピュータ装置６から出力された指示内容に基づいて、ＴＭＳ端子２ｃ及びＴＣＫ端子２ｄからバウンダリスキャン素子３ａ〜３ｄを駆動するのに必要な信号を送出する。また、出力端子２ａからセンサ装置４ａ〜４ｄを制御するための制御データを送出し、更に、センサ装置４ａ〜４ｄが得たデータを入力端子２ｂから受け取り、これをホストコンピュータ装置６に供給する処理等を行なう。
通信線５は、ＴＣＫ用通信線１１とＴＭＳ用通信線１０と往路側通信線７と帰路側通信線８及び９とを一つに束ねたケーブルである。
ＴＣＫ用通信線１１は、通信コントローラ装置２のＴＣＫ端子２ｄと各バウンダリスキャン素子３ａ〜３ｄのＴＣＫ端子とを接続し、これにより各バウンダリスキャン素子３ａ〜３ｄが同期して機能する。ＴＭＳ用通信線１０は、通信コントローラ装置２のＴＭＳ端子２ｃと各バウンダリスキャン素子３ａ〜３ｄのＴＭＳ端子とを接続する。
帰路側通信線９は、通信コントローラ２の入力端子２ｂと、通信線５を介して通信コントローラ２に直接接続されたバウンダリスキャン素子３ａのＴＤＯ端子との間を接続し、帰路側通信線８は、隣接する各バウンダリスキャン素子３ａ〜３ｄのＴＤＯ端子とＴＤＩ端子との間をそれぞれ接続する。
往路側通信線７は、通信コントローラ２のデータ出力端子２ａと、通信コントローラ２に直列に接続されたバウンダリスキャン素子３ａ〜３ｄのうち、通信コントローラ２から見て最後方に位置するバウンダリスキャン素子３ｄのＴＤＩ端子とを接続する。
次に、係る構成からなる通信装置１ａの作用について説明する。
ホストコンピュータ装置６からセンサ装置４ａ〜４ｄを駆動する命令が送出されると、通信コントローラ装置２ではその命令に応じた制御データが作成される。そして、通信コントローラ装置２は、ＴＭＳ端子２ｃからモード信号を送出して各バウンダリスキャン素子３ａ〜３ｄを必要な動作モードに切換えると共に制御データを往路側通信線７に送出し、これにより各バウンダリスキャン素子３ａ〜３ｄのバウンダリセルに制御データがセットされる。
次に、通信コントローラ装置２がＴＭＳ端子２ｃから制御データの出力指令を示すモード信号を出力し、これにより各バウンダリスキャン素子３ａ〜３ｄのバウンダリセルにセットされた制御データが対応するセンサ装置４ａ〜４ｄへ送出される。
センサ装置４ａ〜４ｄは、受け取った制御データの内容に応じて、測定動作或は監視動作等を実行する。また、制御データの内容に応じて、測定データ、監視データ或はセンサ装置４ａ〜４ｄ自体の状態データ等を対応するバウンダリスキャン素子３ａ〜３ｄへ出力する。
次に、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄの測定データ等を収集する命令が送出されると、通信コントローラ装置２は、ＴＭＳ端子２ｃからモード信号を送出して各バウンダリスキャン素子３ａ〜３ｄを必要な動作モードに切換え、これにより各バウンダリスキャン素子３ａ〜３ｄのバウンダリセルに対応するセンサ装置４ａ〜４ｄから測定データ等の検知データ等がセットされる。そして、通信コントローラ装置２がＴＭＳ端子２ｃから通信データの転送指令を示すモード信号を出力し、これにより各バウンダリスキャン素子３ａ〜３ｄのバウンダリセルにセットされた検知データ等が通信コントローラ装置２へ転送される。その後、ホストコンピュータ装置６又は通信コントローラ装置２は、受け取った検知データ等の解析等を行なう。
一方、通信の途中で、通信線５が断線した場合、例えば、バウンダリスキャン素子３ｃと３ｄとの間で通信線５が断線した場合には、バウンダリスキャン素子３ｄにはクロック信号が供給されないので、バウンダリスキャン素子３ｄは停止する。しかし、他のバウンダリスキャン素子３ａ〜３ｃには、クロック信号及びＴＭＳ信号が供給され、かつ、バウンダリスキャン素子３ａと３ｃ間の帰路側通信線８が接続されているので、バウンダリスキャン素子３ａ〜３ｃにセットされている通信データを通信コントローラ装置２に転送することはできる。通信コントローラ装置２は、受け取った通信データの中にバウンダリスキャン素子３ｄのデータが無いことを識別し、断線の有無、及び、おおよその断線個所が判明する。
同様に、バウンダリスキャン素子３ｂと３ｃとの間に断線が生じた場合には、バウンダリスキャン素子３ａと３ｂにセットされている通信データを受け取ることにより、或は、バウンダリスキャン素子３ａと３ｂとの間に断線が生じた場合には、バウンダリスキャン素子３ａにセットされている通信データを受け取ることにより、通信コントローラ装置２は、断線の有無、断線個所を識別することができる。
このように本発明の通信装置１ａは、従来の通信装置と同様の構成ながら、その配線に工夫を施したことにより、断線の有無、断線個所を識別することができる。
《第２形態の内容》
第２図は、本発明の他の通信装置１ｂを示すブロック図である。
通信装置１ｂは、複数のバウンダリスキャン素子群５５ａ〜５５ｄと、各々のバウンダリスキャン素子群５５ａ〜５５ｄに接続されたセンサ装置４ａ〜４ｄと、バウンダリスキャン素子群５５ａ〜５５ｄを介して、センサ装置４ａ〜４ｄを制御するための通信コントローラ装置５７と、を備え、更に、通信コントローラ装置５７にはホストコンピュータ装置６が接続される。
各バウンダリスキャン素子群５５ａ〜５５ｄは、第３図に示す通り、２つのバウンダリスキャン素子７６及び７７と、センサ装置４ａ〜４ｄの入力端子及び出力端子（図示しない）に各々接続される出力端子７３及び入力端子７５と、右回り側ＴＤＩ端子５８及びＴＤＯ端子５９と、左回り側ＴＤＩ端子６０及びＴＤＯ端子６１と、ＴＭＳ端子６２と、ＴＣＫ端子６３と、を備えた一つのパッケージのものである。
バウンダリスキャン素子７６及び７７は、それぞれ図４に示したものと同様の構成のものであって、それぞれの出力端子８３及び９０、入力端子８４及び９１、ＴＭＳ端子７９及び８６、及び、ＴＣＫ端子８０及び８７が、バウンダリスキャン素子群５５ａ〜５５ｄの対応する各端子（出力端子７３、入力端子７５、ＴＭＳ端子６２及びＴＣＫ端子６３）に並列に接続されている。
従って、バウンダリスキャン素子７６及び７７は、いずれも対応するセンサ装置４ａ〜４ｄに対して通信データの入出力が可能であり、また、同期して駆動する。
そして、バウンダリスキャン素子７６のＴＤＩ端子８１は、バウンダリスキャン素子群の右回り側ＴＤＩ端子５８に、ＴＤＯ端子８２は、右回り側ＴＤＯ端子５９に接続されており、バウンダリスキャン素子７６は、右回り通信線６４、６５及び６６からのみ通信データを受け取り、また、これに通信データを送出する。ている。同様に、バウンダリスキャン素子７７のＴＤＩ端子８８は、左回り側ＴＤＩ端子６０に、ＴＤＯ端子８９は、左回り側ＴＤＯ端子６１に接続されており、バウンダリスキャン素子７７は、左回り通信線６７、６８及び６９からのみ通信データを受け取り、また、これに通信データを送出する。
センサ装置４ａ〜４ｄは、上述した通信装置１ａのものと構成及び機能が同様のものである。
通信コントローラ装置５７は、ハードウエア回路やマイクロプロセッサ回路等を備えており、ホストコンピュータ装置６から出力された指示内容に基づいて、ＴＭＳ端子５７ｅ又はｆと、ＴＣＫ端子５７ｇ又はｈとからＴＭＳ用通信線７０又はＴＣＫ用通信線７１を介して各バウンダリスキャン素子群５５ａ〜５５ｄのＴＭＳ端子６２及びＴＣＫ端子６３へ必要な信号を送出し、これに内蔵された各々のバウンダリスキャン素子７６及び７７を駆動する。
また、通信コントローラ装置５７は、右回り側出力端子５７ａと右回り側入力端子５７ｂとからなる端子部と、左回り側出力端子５７ｃと左回り側入力端子５７ｄとからなる端子部と、を備え、右回り側出力端子５７ａ及び左回り側出力端子５７ｃから各センサ装置４ａ〜４ｄを制御するための制御データを送出し、また、各センサ装置４ａ〜４ｄの検出データ或は状態データを右回り側入力端子５７ｂ及び左回り側入力端子５７ｄから受け取り、これをホストコンピュータ装置６に供給する処理等を行う。
ここで、通信装置１ｂでは、各バウンダリスキャン素子群５５ａ〜５５ｄに内蔵された各バウンダリスキャン素子７６と、各バウンダリスキャン素子７７とが、それぞれの通信データの転送方向が逆行するように通信コントローラ装置５７に接続されている。
具体的には、まず、全てのバウンダリスキャン素子７６は、右回り通信線６４及び６５及び６６を介して、通信コントローラ装置５７に直列に接続されており、全てのバウンダリスキャン素子７７は、左回り通信線６７及び６８及び６９を介して、通信コントローラ装置５７に直列に接続されている。
そして、通信コントローラ装置５７の右回り側出力端子５７ａは、右回り通信線６４を介してバウンダリスキャン素子群５５ａの右回り側ＴＤＩ端子５８に接続され、また、バウンダリスキャン素子群５５ａ〜５５ｄ間の各右回り側ＴＤＯ端子５９と各右回り側ＴＤＩ端子５８とは、右回り通信線６５を介して接続され、最後に、バウンダリスキャン素子群５５ｄの右回り側ＴＤＯ端子５９は、通信コントローラ装置５７の右回り側入力端子５７ｂに右回り通信線６６を介して接続されている。このため、通信コントローラ装置５７の右回り側出力端子５７ａから各バウンダリスキャン素子７６へ送出された制御データ、或は、各センサ装置４ａ〜４ｂから各バウンダリスキャン素子７６が得た検知データ及び状態データは、常に、バウンダリスキャン素子群５５ａ→５５ｂ→５５ｃ→５５ｄの方向に転送される。
一方、通信コントローラ装置５７の左回り側出力端子５７ｃは、左回り通信線６７を介してバウンダリスキャン素子群５５ｄの左回り側ＴＤＩ端子６０に接続され、また、バウンダリスキャン素子群５５ｄ〜５５ａ間の各左回り側ＴＤＯ端子６１と各左回り側ＴＤＩ端子６０とは、左回り通信線６８を介して接続され、最後に、バウンダリスキャン素子群５５ａの左回り側ＴＤＯ端子６１は、通信コントローラ装置５７の左回り側入力端子５７ｄに左回り通信線６９を介して接続されている。このため、通信コントローラ装置５７の左回り側出力端子５７ｃから各バウンダリスキャン素子７７へ送出された制御データ、或は、各センサ装置４ａ〜４ｂから各バウンダリスキャン素子７７が得た検知データ及び状態データは、常に、バウンダリスキャン素子群５５ｄ→５５ｃ→５５ｂ→５５ａの方向に転送される。
次に、係る構成からなる通信装置１ｂの作用について説明する。
通信装置１ｂでは、通信線５６の断線の無い通常の通信処理においては、バウンダリスキャン素子群５５ａ〜５５ｄのバウンダリスキャン素子７６及び７７のうち、バウンダリスキャン素子７６のみを駆動して通信処理を行なう。
すなわち、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄを駆動する命令が送出されると、通信コントローラ装置５７ではその命令に応じた制御データが作成される。そして、通信コントローラ装置２は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、各バウンダリスキャン素子７６及び７７を必要な動作モードに切換えると共に、制御データを右回り側出力端子５７ａから右回り通信線６４及び６５を介して各バウンダリスキャン素子７６に送出し、これにより各バウンダリスキャン素子７６に制御データがセットされる。
次に、通信コントローラ装置５７がＴＭＳ端子５７ｅ又はｆから制御データの出力指令を示すモード信号を出力し、これにより各バウンダリスキャン素子７６にセットされていた制御データが対応するセンサ装置４ａ〜４ｄへ送出される。
センサ装置４ａ〜４ｄは、受け取った制御データの内容に応じて、測定動作或は監視動作等を実行する。また、制御データの内容に応じて、測定データ、監視データ或はセンサ装置４ａ〜４ｄ自体の状態データ等を対応するバウンダリスキャン素子７６へ出力する。
次に、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄの測定データ等を収集する命令が送出されると、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、各バウンダリスキャン素子７６を必要な動作モードに切換え、各バウンダリスキャン素子７６に対応するセンサ装置４ａ〜４ｄから測定データ等の検知データ等がセットされ、その後、各バウンダリスキャン素子７６にセットされていた検知データ等が右回り通信線６５及び６６を介して通信コントローラ装置５７の右回り側入力端子５７ｂへ転送される。その後、ホストコンピュータ装置６又は通信コントローラ装置５７は、受け取った検知データ等の解析等を行なう。
一方、バウンダリスキャン素子７６のみを駆動した上述した通信処理を行なっている途中で、通信線５６の一部、例えば、バウンダリスキャン素子群５５ｂと５５ｃとの間で、通信線５６が断線した場合、通信コントローラ装置５７は、センサ装置４ｃ及び４ｄに対しては制御データの送出が不能となり、また、センサ装置４ａ及び４ｂからの検知データ或は状態データの受け取りは不能となる。
この場合、通信コントローラ装置５７は、右回り側入力端子５７ｂから受け取った通信データにセンサ装置４ａ及び４ｂからの検知データ或は状態データが含まれていないことに基づいて、断線の有無、及び、断線箇所を特定できる。
ここで、バウンダリスキャン素子７７は、通信データの転送方向がバウンダリスキャン素子７６とは逆になっているので、通信コントローラ装置５７は、このバウンダリスキャン素子７７を介して、センサ装置４ａ及び４ｂの検知データ或は状態データの受け取りと、センサ装置４ａ及び４ｄへの通信データの転送とは可能である。
そこで、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、バウンダリスキャン素子７６ではなく、バウンダリスキャン素子７７を駆動し、これにより、各バウンダリスキャン素子７７に、センサ装置４ａ及び４ｂの検知データ或は状態データをセットさせる。そして、各バウンダリスキャン素子７７にセットされたセンサ装置４ａ及び４ｂの検知データ等が左回り通信線６８及び６９を介して通信コントローラ装置５７の左回り側入力端子５７ｄへ転送される。
また、同様に通信コントローラ装置５７は、左回り側出力端子５７ｃから左回り通信線６７及び６８を介して、バウンダリスキャン素子群５５ｄ及び５５ｃのバウンダリスキャン素子７７へ新たな制御データを送出することにより、センサ装置４ｄ及び４ｃに新たな制御データを送出することもできる。
従って、通信コントローラ装置５７は、通信線５６の一部に断線が生じた場合でも、全てのセンサ装置４ａ〜４ｄと通信データの送受信が可能となる。
このように、通信装置１ｂでは、各センサ装置４ａ〜４ｄに、２つのバウンダリスキャン素子７６及び７７を備えたバウンダリスキャン素子群５５ａ〜５５ｄを接続し、且つ、各バウンダリスキャン素子７６及び７７の通信データの転送方向を逆にしたので、通信線５６が断線した場合でも、各センサ装置４ａ〜４ｄへ通信データを送出し、また、各センサ装置４ａ〜４ｄから通信データを受け取ることができる。
Claims (1)
- 各入力端子及び出力端子に個別に割り当てられた複数のバウンダリセルと、当該バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、を備えた複数のバウンダリスキャン素子と、
前記バウンダリスキャン素子に接続され又はこれが組み込まれたＩＣを有する複数の端末器と、
前記端末器を個別に制御するための制御データを前記バウンダリスキャン素子を介して送受信するための通信コントローラと、からなる通信装置であって、
各々の前記端末器は、前記入力端子及び前記出力端子がそれぞれ並列に接続された２つのバウンダリスキャン素子からなるバウンダリスキャン素子群が接続され又はこれが組み込まれたＩＣを有し、
前記通信コントローラは、前記バウンダリスキャン素子に通信データを送出するための通信データ出力端子と前記バウンダリスキャン素子から通信データを受け取るための通信データ入力端子とからなる端子部を２つ備え、
いずれか一方の前記端子部に前記バウンダリスキャン素子群のいずれか一方の前記バウンダリスキャン素子が、また、他方の前記端子部に前記バウンダリスキャン素子群の他方の前記バウンダリスキャン素子が、それぞれ直列に、かつ、通信データの転送方向が逆になるように接続されたことを特徴とする通信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14380497 | 1997-06-02 | ||
| PCT/JP1998/002404 WO1998058317A1 (en) | 1997-06-02 | 1998-06-01 | Communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3984300B2 true JP3984300B2 (ja) | 2007-10-03 |
Family
ID=15347376
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50204099A Expired - Fee Related JP4012577B2 (ja) | 1997-06-02 | 1998-05-29 | バウンダリスキャン素子及びこれを用いた通信装置 |
| JP50411699A Expired - Lifetime JP3984300B2 (ja) | 1997-06-02 | 1998-06-01 | 通信装置 |
| JP50205099A Expired - Fee Related JP3936747B2 (ja) | 1997-06-02 | 1998-06-02 | バウンダリスキャン素子及びこれを用いた通信装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50204099A Expired - Fee Related JP4012577B2 (ja) | 1997-06-02 | 1998-05-29 | バウンダリスキャン素子及びこれを用いた通信装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50205099A Expired - Fee Related JP3936747B2 (ja) | 1997-06-02 | 1998-06-02 | バウンダリスキャン素子及びこれを用いた通信装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6658614B1 (ja) |
| EP (3) | EP0987632B1 (ja) |
| JP (3) | JP4012577B2 (ja) |
| KR (3) | KR100454989B1 (ja) |
| CA (4) | CA2291681C (ja) |
| DE (3) | DE69832605T2 (ja) |
| WO (3) | WO1998055926A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3401523B2 (ja) * | 1999-01-11 | 2003-04-28 | デュアキシズ株式会社 | 通信素子及びこれを用いた通信装置 |
| US7058862B2 (en) * | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
| US7003707B2 (en) * | 2000-04-28 | 2006-02-21 | Texas Instruments Incorporated | IC tap/scan test port access with tap lock circuitry |
| US20010037479A1 (en) * | 2000-04-28 | 2001-11-01 | Whetsel Lee D. | Selectable dual mode test access port method and apparatus |
| US6934898B1 (en) * | 2001-11-30 | 2005-08-23 | Koninklijke Philips Electronics N.V. | Test circuit topology reconfiguration and utilization techniques |
| US7852796B2 (en) * | 2002-05-13 | 2010-12-14 | Xudong Wang | Distributed multichannel wireless communication |
| US20050201340A1 (en) * | 2002-05-13 | 2005-09-15 | Xudong Wang | Distributed TDMA for wireless mesh network |
| US7835372B2 (en) * | 2002-05-13 | 2010-11-16 | Weilin Wang | System and method for transparent wireless bridging of communication channel segments |
| US20050201346A1 (en) * | 2003-05-13 | 2005-09-15 | Weilin Wang | Systems and methods for broadband data communication in a wireless mesh network |
| US7941149B2 (en) | 2002-05-13 | 2011-05-10 | Misonimo Chi Acquistion L.L.C. | Multi-hop ultra wide band wireless network communication |
| US7069483B2 (en) | 2002-05-13 | 2006-06-27 | Kiyon, Inc. | System and method for identifying nodes in a wireless mesh network |
| US7957356B2 (en) | 2002-05-13 | 2011-06-07 | Misomino Chi Acquisitions L.L.C. | Scalable media access control for multi-hop high bandwidth communications |
| US20040229566A1 (en) * | 2003-05-13 | 2004-11-18 | Weilin Wang | Systems and methods for congestion control in a wireless mesh network |
| US8780770B2 (en) | 2002-05-13 | 2014-07-15 | Misonimo Chi Acquisition L.L.C. | Systems and methods for voice and video communication over a wireless network |
| DE60330275D1 (de) * | 2003-01-28 | 2010-01-07 | Nxp Bv | Boundary scan schaltung mit integriertem sensor für die messung physikalischer operations-parameter |
| US8175613B2 (en) * | 2006-08-04 | 2012-05-08 | Misonimo Chi Acquisitions L.L.C. | Systems and methods for determining location of devices within a wireless network |
| EP2092664A4 (en) * | 2006-12-07 | 2013-10-16 | Misonimo Chi Acquisition L L C | SYSTEMS AND METHODS FOR TIME WINDOW AND CHANNEL ALLOCATION |
| GB0712373D0 (en) * | 2007-06-26 | 2007-08-01 | Astrium Ltd | Embedded test system and method |
| US7992064B2 (en) * | 2008-07-29 | 2011-08-02 | Texas Instruments Incorporated | Selecting a scan topology |
| US8331163B2 (en) * | 2010-09-07 | 2012-12-11 | Infineon Technologies Ag | Latch based memory device |
| US9208571B2 (en) | 2011-06-06 | 2015-12-08 | Microsoft Technology Licensing, Llc | Object digitization |
| CN110659037B (zh) * | 2019-09-25 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种基于jtag的烧录装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690260B2 (ja) * | 1986-05-30 | 1994-11-14 | 三菱電機株式会社 | 論理回路試験装置 |
| JPS6468843A (en) * | 1987-09-10 | 1989-03-14 | Matsushita Electric Ind Co Ltd | Test mode setting circuit |
| JPH01229982A (ja) | 1988-03-10 | 1989-09-13 | Fujitsu Ltd | スキャン試験方式 |
| US4989209A (en) * | 1989-03-24 | 1991-01-29 | Motorola, Inc. | Method and apparatus for testing high pin count integrated circuits |
| US5130988A (en) * | 1990-09-17 | 1992-07-14 | Northern Telecom Limited | Software verification by fault insertion |
| US5132635A (en) * | 1991-03-05 | 1992-07-21 | Ast Research, Inc. | Serial testing of removable circuit boards on a backplane bus |
| JPH04281691A (ja) * | 1991-03-11 | 1992-10-07 | Sony Corp | デジタル信号処理回路の自己診断装置 |
| US5325368A (en) * | 1991-11-27 | 1994-06-28 | Ncr Corporation | JTAG component description via nonvolatile memory |
| US5377198A (en) * | 1991-11-27 | 1994-12-27 | Ncr Corporation (Nka At&T Global Information Solutions Company | JTAG instruction error detection |
| US5400345A (en) | 1992-03-06 | 1995-03-21 | Pitney Bowes Inc. | Communications system to boundary-scan logic interface |
| JPH05273311A (ja) * | 1992-03-24 | 1993-10-22 | Nec Corp | 論理集積回路 |
| US5617420A (en) * | 1992-06-17 | 1997-04-01 | Texas Instrument Incorporated | Hierarchical connection method, apparatus, and protocol |
| JP2960261B2 (ja) | 1992-07-04 | 1999-10-06 | 三洋化成工業株式会社 | 汚泥脱水剤 |
| US5450415A (en) * | 1992-11-25 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Boundary scan cell circuit and boundary scan test circuit |
| US5333139A (en) * | 1992-12-30 | 1994-07-26 | Intel Corporation | Method of determining the number of individual integrated circuit computer chips or the like in a boundary scan test chain and the length of the chain |
| AU6250794A (en) * | 1993-02-25 | 1994-09-14 | Reticular Systems, Inc. | Real-time rule based processing system |
| JPH06300821A (ja) * | 1993-04-14 | 1994-10-28 | Nec Corp | コントローラ内蔵のｌｓｉ |
| US5544309A (en) * | 1993-04-22 | 1996-08-06 | International Business Machines Corporation | Data processing system with modified planar for boundary scan diagnostics |
| US5535222A (en) | 1993-12-23 | 1996-07-09 | At&T Corp. | Method and apparatus for controlling a plurality of systems via a boundary-scan port during testing |
| JPH08233904A (ja) * | 1995-02-27 | 1996-09-13 | Nec Eng Ltd | バウンダリスキャン回路 |
| US5487074A (en) * | 1995-03-20 | 1996-01-23 | Cray Research, Inc. | Boundary scan testing using clocked signal |
| JPH0915299A (ja) * | 1995-06-27 | 1997-01-17 | Nec Eng Ltd | バウンダリスキャン回路およびこれを用いた集積 回路 |
| US5862152A (en) * | 1995-11-13 | 1999-01-19 | Motorola, Inc. | Hierarchically managed boundary-scan testable module and method |
-
1998
- 1998-05-29 CA CA002291681A patent/CA2291681C/en not_active Expired - Fee Related
- 1998-05-29 EP EP98921883A patent/EP0987632B1/en not_active Expired - Lifetime
- 1998-05-29 DE DE69832605T patent/DE69832605T2/de not_active Expired - Fee Related
- 1998-05-29 US US09/424,454 patent/US6658614B1/en not_active Expired - Fee Related
- 1998-05-29 WO PCT/JP1998/002383 patent/WO1998055926A1/ja active IP Right Grant
- 1998-05-29 CA CA002485309A patent/CA2485309A1/en not_active Abandoned
- 1998-05-29 JP JP50204099A patent/JP4012577B2/ja not_active Expired - Fee Related
- 1998-05-29 KR KR10-1999-7011187A patent/KR100454989B1/ko not_active IP Right Cessation
- 1998-06-01 US US09/424,453 patent/US6671840B1/en not_active Expired - Fee Related
- 1998-06-01 WO PCT/JP1998/002404 patent/WO1998058317A1/ja active IP Right Grant
- 1998-06-01 DE DE69833320T patent/DE69833320T2/de not_active Expired - Fee Related
- 1998-06-01 CA CA002292771A patent/CA2292771C/en not_active Expired - Fee Related
- 1998-06-01 JP JP50411699A patent/JP3984300B2/ja not_active Expired - Lifetime
- 1998-06-01 EP EP98923061A patent/EP0987633B8/en not_active Expired - Lifetime
- 1998-06-01 KR KR1019997010996A patent/KR100316000B1/ko not_active IP Right Cessation
- 1998-06-02 CA CA002291682A patent/CA2291682C/en not_active Expired - Fee Related
- 1998-06-02 WO PCT/JP1998/002432 patent/WO1998055927A1/ja active IP Right Grant
- 1998-06-02 KR KR1019997011188A patent/KR100315999B1/ko not_active IP Right Cessation
- 1998-06-02 DE DE69835517T patent/DE69835517T2/de not_active Expired - Fee Related
- 1998-06-02 JP JP50205099A patent/JP3936747B2/ja not_active Expired - Fee Related
- 1998-06-02 US US09/424,455 patent/US6701475B1/en not_active Expired - Fee Related
- 1998-06-02 EP EP98923083A patent/EP0987634B1/en not_active Expired - Lifetime
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3984300B2 (ja) | 通信装置 | |
| EP2024833B1 (en) | Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores | |
| WO2001073459A2 (en) | System and method for testing signal interconnections using built-in self test | |
| US7676698B2 (en) | Apparatus and method for coupling a plurality of test access ports to external test and debug facility | |
| KR100335354B1 (ko) | 통신 소자 및 이것을 사용한 통신 장치 | |
| JP4953005B2 (ja) | 半導体試験装置 | |
| JP3121365U (ja) | 境界走査試験機能付き周辺装置連接装置 | |
| JP3984299B2 (ja) | 通信装置 | |
| JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
| JP3005622B2 (ja) | 通信システム | |
| KR20240059116A (ko) | 피시험 장치를 테스트하는 장치 및 시스템 | |
| JP2003315423A (ja) | 半導体集積回路 | |
| JP2003162456A (ja) | 半導体集積回路及び電子機器 | |
| JPH0316770A (ja) | プリンタ | |
| JP2003114258A (ja) | 電気基板の試験方法と被試験電気基板の構造 |