JP3936747B2 - バウンダリスキャン素子及びこれを用いた通信装置 - Google Patents
バウンダリスキャン素子及びこれを用いた通信装置 Download PDFInfo
- Publication number
- JP3936747B2 JP3936747B2 JP50205099A JP50205099A JP3936747B2 JP 3936747 B2 JP3936747 B2 JP 3936747B2 JP 50205099 A JP50205099 A JP 50205099A JP 50205099 A JP50205099 A JP 50205099A JP 3936747 B2 JP3936747 B2 JP 3936747B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- boundary
- boundary scan
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Communication Control (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
技術分野
本発明は、バウンダリスキャンテスト法に使用されるバウンダリスキャン素子及びこれを応用して通信素子として用いた通信装置に関し、特に、処理の高速化を可能とするバウンダリスキャン素子及びこれを用いた通信装置に関する。
発明の背景
プリント配線が形成された配線基板上に複数のＩＣチップを配置した状態で、各ＩＣチップと各プリント配線との接続が正しく行われているかどうか、各プリント配線が断線していないかどうかなどを検査する方法の１つとして、バウンダリスキャンテスト法が提案されている。
このバウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれた集積回路（ＩＣチップ）に対して実行することができる。バウンダリスキャン素子とは、例えば、第３図に示すとおり、集積回路２１０の本来の機能を実現するための内部ロジック回路２１１の入出力端子と集積回路２１０の入力端子２１２及び出力端子２１３との間に個別に設けられた複数のバウンダリセル２１４と、バウンダリセル２１４へのデータの入出力を制御するためのＴＡＰコントローラ（ＴＡＰ回路）２１９と、テストデータを受信するためのＴＤＩ端子２２０と、テストデータを送信するためのＴＤＯ端子２２１と、クロック信号が入力されるＴＣＫ端子１２２と、ＴＡＰコントローラ２１９の動作モードを切換えるためのモード信号を受信するためのＴＭＳ端子２２３と、からなるものであり、更に、必要に応じて、バイパスレジスタ２１５、ＩＤＣＯＤＥレジスタ２１６、インストラクションレジスタ２１７或はリセット信号を受信するためのＴＲＳ端子２２４などが設けられたものである。バイパスレジスタ２１５は、通信データをバウンダリセルを通さずに転送するためのものであり、ＩＤＣＯＤＥレジスタ２１６は、個別に付されたＩＤＣＯＤＥを出力することにより、通信データの出所を識別するためのものであり、更に、インストラクションレジスタ２１７は、通信データのうち、特定のデータをデコードして、ＴＭＳ信号とは別に、動作モードの移行等を行なうためのものである。なお、バイパスレジスタ２１５〜インストラクションレジスタ２１７は、バウンダリスキャンレジスタ（１１８）と呼ばれる。
各端子或は各端子において入出力される信号を詳細に説明にすれば、ＴＤＩ(Test Data In)は、テストロジックに対して、命令やデータをシリアル入力する信号で、ＴＣＫの立ち上がりエッジでサンプリングされる。ＴＤＯ(Test Data Out)は、テストロジックからのデータをシリアル出力する信号で、出力値の変更はＴＣＫの立ち下がりエッジで行なう。ＴＣＫ(Test Clock)は、テストロジックにクロックを供給する。シリアルテストデータ経路を、コンポーネント固有のシステムクロックと独立して使用できるようにする専用入力である。ＴＭＳ(Test Mode Select)は、テスト動作を制御する信号で、ＴＣＫの立ち上がりエッジでサンプリングされる。この信号は、ＴＡＰコントローラがデコードする。ＴＲＳＴ(Test Reset)は、ＴＡＰコントローラを非同期に初期化する負論理記号で、オプションである。
このようなバウンダリスキャン素子が組み込まれた集積回路２１０は、その動作状態およびこの集積回路２１０と外部機器との接続関係を、以下に述べる手順でテストすることができる。
まず、集積回路２１０の内部ロジック２１１の良否をチェックする場合には、集積回路２１０のＴＤＩ端子２２０にシリアルデータ（テストデータ）を入力しながら、これをシフトさせて、各入力端子２１２に対応する各バウンダリセル２１４にテストデータをセットする。この状態で、集積回路２１０を動作させた後、各出力端子２１３に対応する各バウンダリセル２１４にセットされているデータをシフトさせてＴＤＯ端子２２１から出力させ、これによって得られたシリアルデータ（テスト結果データ）と、この集積回路２１０に入力したテストデータとの対応関係に基づき、集積回路２１０の内部ロジック２１１が良好かどうかをテストする。
また、バウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれていれば、複数の集積回路に対しても実行することができる。
例えば、第４図に示すような基板２２６に搭載された複数の集積回路２１０に対しては、集積回路２１０自体のテストの他、集積回路２１０間のプリントパターンの断線等も併せてテストすることができる。
この場合、複数の集積回路２１０に組み込まれた各バウンダリスキャン素子は直列に接続される。具体的には、１つ目の集積回路２１０（図の左側）のＴＤＯ端子２２１と、２つの目の集積回路２１０（図の右側）のＴＤＩ端子２２０とを接続するとともに、ホストコンピュータ装置２２７などに設けられたバウンダリスキャンコントローラボード２２８の出力端子２２９と、１つ目の集積回路２１０のＴＤＩ端子２２０とを接続し、さらにバウンダリスキャンコントローラボード２２８の入力端子２３０と、２つ目の集積回路２１０のＴＤＯ端子２２１とを接続する。テストの手順は以下の通りである。
プリントパターンの断線、短絡等をテストする場合は、テストデータ作成ツール２３１などを使用してテストデータ（シリアルデータ）を作成し、これをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらこれをシフトさせて、この集積回路２１０の各出力端子２１３に対応する各バウンダリセル２１４にテストデータをセットする。この状態で、第５図に示す如く１つ目の集積回路２１０に設けられている各出力端子２１３から、これら各バウンダリセル２１４に格納されているデータを出力させるとともに、システムバスなどを構成する各プリントパターン２３３を介して、２つ目の集積回路２１０の各入力端子２１２に入力させ、更に、これらの各入力端子２１２に対応する各バウンダリセル２１４に取り込ませる。
この後、これらの各集積回路２１０の各バウンダリセル２１４に格納されているデータをシフトさせて、バウンダリスキャンコントローラボード２２８の入力端子２３０で、これを取込みながら、テスト結果解析ツール２３２などを使用して、これを解析することにより、集積回路２１０間を接続するプリントパターン２３３などのテスト範囲２３５において、断線、短絡等がないかをテストすることができる。
次に、各集積回路２１０の内部ロジック２１１を検査する場合には、テストデータをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらこれをシフトさせて、第７図に示す如くこの集積回路２１０の各入力端子２１２に対応する各バウンダリセル２１４にセットする。
次いで、この集積回路２１０を動作させて、これによって得られたデータを各出力端子２１３に対応する各バウンダリセル２１４に取り込ませた後、これらの各バウンダリセル２１４に格納されているデータをシフトさせて、１つの目の集積回路２１０のＴＤＯ端子２２１から出力させる。この時、バウンダリスキャンコントローラボード２２８によって、２つ目の集積回路２１０を、第６図に示す如くバイパス状態にすることにより、ＴＤＯ端子２２１から出力されたデータを２つ目の集積回路２１０をバイパスさせて、バウンダリスキャンコントローラボード２２８の入力端子２３０で取込む。そして、テスト解析ツール２３２などを使用して、取り込んだデータを解析することにより、１つ目の集積回路２１０が正しく動作するかどうかをテストすることができる。
次に、２つ目の集積回路２１０を検査する場合には、同様に、バウンダリスキャンコントローラボード２２８によって、１つ目の集積回路２１０を、第６図に示す如くバイパス状態にした後、テストデータをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０をバイパスさせる。そして、テストデータを２つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらシフトさせ、第９図に示す如くこの集積回路２１０の各入力端子２１２に対応する各バウンダリセル２１４にセットする。次いで、この集積回路２１０を動作させて、これによって得られたデータを各出力端子２１３に対応する各バウンダリセル２１４に取り込ませる。その後、各バウンダリセル２１４に格納されているデータをシフトさせて、ＴＤＯ端子２２１から出力し、更に、バウンダリスキャンコントローラボード２２８の入力端子２３０で、これを取込む。そして、取り込んだデータをテスト結果解析ツール２３２などを使用して解析することにより、２つ目の集積回路２１０が正しく動作するかどうかをテストすることができる。
このように、バウンダリスキャン素子が組み込まれた集積回路２１０を使用している基板２２６であれば、バウンダリスキャンテスト法を実行することにより、各集積回路２１０自体の良否、集積回路２１０間の接続関係などをテストすることができる。
ところで、本発明者は、このようなバウンダリスキャン素子が組み込まれた集積回路を使用してセンサモジュールの基板などを構成したとき、通信用集積回路などを使用することなく、基板２２６上に搭載されている各集積回路に対し、２０Ｍｂｐｓ程度の速度で、シリアルデータの入出力を行なうことができることを発見した。
そして、バウンダリスキャン素子を応用して、通信デバイスなどを使用することなくホストコンピュータ装置等と通信を行なう通信装置を提案した。
第８図は、バウンダリスキャン素子を応用した通信装置の一例を示すブロック図である。
この図に示す通信装置２４０は、通信データの送出、収集などを行なう通信コントローラ装置２４１と、監視対象物の監視などを行なう複数のセンサ装置２４２ａ〜２４２ｃと、これらの各センサ装置２４２ａ〜２４２ｃ毎に配置され、前記通信コントローラ装置２４１から出力される制御データを取り込んで、これを各センサ装置２４２ａ〜２４２ｃに供給する処理、及び、これらの各センサ装置２４２ａ〜２４２ｃから出力される検知データ等を取り込んで、前記通信コントローラ装置２４１に供給する処理、等を行なう複数のバウンダリスキャン素子２４３ａ〜２４３ｃと、これらの各バウンダリスキャン素子２４３ａ〜２４３ｃと前記通信コントローラ装置２４１とを接続する通信線２４４とを備えている。
各バウンダリスキャン素子２４３ａ〜２４３ｃは、通信コントローラ装置２４１に直列に接続されている。具体的には、通信コントローラ装置２４１の出力端子２４１ａは、バウンダリスキャン素子２４３ａのＴＤＩ端子に、バウンダリスキャン素子２４３ａのＴＤＯ端子は、次のバウンダリスキャン素子２４３ｂのＴＤＩ端子に、というように接続され、バウンダリスキャン素子２４３ｃのＴＤＯ端子は、通信コントローラ装置２４１の入力端子２４１ｂに接続される。
この通信装置２４０の作用は以下の通りである。
各バウンダリスキャン素子２４３ａ〜２４３ｃは、通信コントローラ装置２４１のＴＣＫ端子２４１ｄから送出されるクロック信号に同期して機能し、また、通信コントローラ装置２４１のＴＭＳ端子２４１ｃから送出されるＴＭＳ信号によって、各々のＴＡＰコントローラの動作モードが切換えられる。
そして、ホストコンピュータ装置２４５からの指示に基づいて、各センサ装置２４２ａ〜２４２ｃを駆動する場合には、通信コントローラ装置２４１の出力端子２４１ａから制御データ（シリアルデータ）を出力させて、これを各バウンダリスキャン素子２４３ａ〜２４３ｃに供給し、出力端子に対応したバウンダリセルにセットする。そして、セットされた制御データを出力端子から出力し、各バウンダリスキャン素子２４３ａ〜２４３ｃに対応する各センサ装置２４２ａ〜２４２ｃへ供給することによりこれらを駆動する。
また、ホストコンピュータ装置２４５からの指示に基いて、各センサ装置２４２ａ〜２４２ｃから検知データ等を収集する場合には、各センサ装置２４２ａ〜２４２ｃの検知データ等を、対応する各バウンダリスキャン素子２４３ａ〜２４３ｃの入力端子に対応したバウンダリセルに一旦セットする。そして、これらをＴＤＯ端子からシリアルデータとして出力させ、通信コントローラ装置２４１の入力端子２４１ｂでこれを取り込む。
このような通信装置２４０では、各バウンダリスキャン素子２４３ａ〜２４３ｃに制御データをセットする場合や各バウンダリスキャン素子２４３ａ〜２４３ｃから検知データ等を出力させる場合に、データ転送速度を最大で、２０Ｍｂｐｓとすることができ、従来の通信装置より通信データの高速転送を可能にしている。
しかし、従来のバウンダリスキャン素子では、１つの集積回路に対して２つの集積回路が並列に接続されている回路等に対して、バウンダリスキャンテスト法を実行する場合には、当該２つの集積回路に個別のテストを並行して実行することができないため、一連の処理を円滑に行なえない場合があった。
また、従来のバウンダリスキャン素子では、全てのバウンダリセルが直列に接続されているので、例えば、出力端子側のバウンダリセルにデータを転送したい場合でも、入力端子側のバウンダリセルを経由してデータをシフトさせなければならず、転送速度が遅い場合があった。
発明の開示
本発明の目的は、上述したような処理の高速化を可能とするバウンダリスキャン素子及びこれを用いた通信装置を提供することにある。
本発明によれば、各入力端子に個別に割り当てられ、かつ、直列に接続された複数の入力端子側バウンダリセルと、各出力端子に個別に割り当てられ、かつ、直列に接続された複数の出力端子側バウンダリセルと、前記入力端子側及び出力端子側バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、からなり、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルがそれぞれ前記ＴＤＩ端子と前記ＴＤＯ端子との間に並列に接続されたバウンダリスキャン素子であって、
前記入力端子側バウンダリセルと前記出力端子側バウンダリセルと前記ＴＤＩ端子と前記ＴＤＯ端子と前記ＴＡＰ回路からなる組合せを２組備えたことを特徴とするバウンダリスキャン素子が提供される（請求項１）。
本発明のバウンダリスキャン素子では、前記入力端子側バウンダリセルと前記出力端子側バウンダリセルと前記ＴＤＩ端子と前記ＴＤＯ端子と前記ＴＡＰ回路からなる組合せを２組備えたので、それぞれの組合せ毎にテストデータ等を入出力することができる。従って、１つの集積回路に対して２つの集積回路が並列に接続されている回路等に対して、バウンダリスキャンテスト法を実行する場合であっても、当該２つの集積回路に個別のテストを並行して実行することが可能となり、一連の処理を円滑に行ない得る。
また、本発明のバウンダリスキャン素子では、従来のバウンダリスキャン素子のように全てのバウンダリセルが直列に接続されておらず、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルがそれぞれ前記ＴＤＩ端子と前記ＴＤＯ端子との間に並列に接続されている。
従って、前記入力端子側バウンダリセル又は前記出力端子側バウンダリセルに対して、直接データの入出力が可能になり、データの転送速度を向上できる。
また、本発明によれば、各入力端子に個別に割り当てられ、かつ、直列に接続された複数の入力端子側バウンダリセルと、各出力端子に個別に割り当てられ、かつ、直列に接続された複数の出力端子側バウンダリセルと、前記入力端子側及び出力端子側バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、からなり、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルがそれぞれ前記ＴＤＩ端子と前記ＴＤＯ端子との間に並列に接続された複数のバウンダリスキャン素子と、各々の前記バウンダリスキャン素子に接続され又はこれが組み込まれたＩＣを有する複数の端末器と、前記端末器を個別に制御するための通信データを前記バウンダリスキャン素子を介して送受信するための通信コントローラと、からなる通信装置であって、前記バウンダリスキャン素子が、前記入力端子側バウンダリセルと前記出力端子側バウンダリセルと前記ＴＤＩ端子と前記ＴＤＯ端子と前記ＴＡＰ回路とからなる組合せを２組備え、前記通信コントローラが、前記バウンダリスキャン素子に通信データを送出するための通信データ出力端子と前記バウンダリスキャン素子から通信データを受け取るための通信データ入力端子とからなる端子部を２つ備え、いずれか一方の前記端子部に前記バウンダリスキャン素子のいずれか一方の前記組合せが、また、他方の前記端子部に前記バウンダリスキャン素子の他方の前記組合せが、それぞれ直列に、かつ、通信データの転送方向が逆になるように接続されたことを特徴とする通信装置が提供される（請求項２）。
この発明は、上述した本発明のバウンダリスキャン素子を用いた通信装置であって、特に各構成を接続するための通信線の断線に対応し得る通信装置である。
この発明では、各前記端末器に通信処理を独自に行なえる前記組合せを２組備えた前記バウンダリスキャン素子を接続し、かつ、各々の前記組合せは、その通信データの転送方向が逆になるように前記通信コントローラに接続されている。
従って、通常は、一方の前記組合せのみを使用して通信処理を行ない、通信線の一部が断線した場合には、他方の前記組合せを使用して通信処理を行なうことにより、全ての前記端末器への通信データの入出力が可能となる。
本発明の通信装置において、前記端末器としては、各種のセンサ装置、例えば、監視カメラ装置等がある。そして、当該端末器と前記バウンダリスキャン素子の接続においては、前記出力端子は、前記端末器の入力端子に、前記入力端子は、前記端末器の出力端子に、それぞれ接続され、これにより前記バウンダリセルのデータが当該端末器に出力され、また、逆に前記バウンダリセルへデータが入力される。
前記通信データとは、前記端末器を制御するために当該端末器へ送出される制御データの他、前記端末器から送出される当該端末器が検出したデータや、当該端末器が正常に駆動しているか否か等の状態データも含まれる。
【図面の簡単な説明】
第１図は、本発明の通信装置の第１形態を示すブロック図である。
第２図は、通信装置１のバウンダリスキャン素子１００ａ〜ｄのブロック図である。
第３図は、従来のバウンダリスキャン素子のブロック図である。
第４図は、第３図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示すブロック図である。
第５図は、第３図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第６図は、第３図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第７図は、第３図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第８図は、バウンダリスキャン素子を応用した従来の通信装置の一例を示すブロック図である。
発明を実施するための最良の形態
《第１形態の内容》
第１図は、本発明の通信装置１を示すブロック図である。
通信装置１は、複数の本発明のバウンダリスキャン素子１００ａ〜１００ｄと、各々のバウンダリスキャン素子１００ａ〜１００ｄに接続されたセンサ装置（端末器）４ａ〜４ｄと、バウンダリスキャン素子１００ａ〜１００ｄを介して、センサ装置４ａ〜４ｄを制御するための通信コントローラ装置５７と、を備え、更に、通信コントローラ装置５７にはホストコンピュータ装置６が接続される。
各バウンダリスキャン素子１００ａ〜１００ｄは、第２図に示す通り、各入力端子１０５に個別に割り当てられ、かつ、直列に接続された複数の入力セル（入力端子側バウンダリセル）１１１及び１２０と、各出力端子１０４に個別に割り当てられ、かつ、直列に接続された複数の出力セル（出力端子側バウンダリセル）１１０及び１１９と、入力セル１１１及び１２０、及び、出力セル１１０及び１１９への通信データの入出力を制御するためのＴＡＰコントローラ（ＴＡＰ回路）１１６及び１２５と、入力セル１１１及び１２０、及び、出力セル１１９及び１１０に与えるためのシリアルデータを入力するためのＴＤＩ端子１０６及び１１７と、入力セル１１１及び１２０、及び、出力セル１１０及び１１９の通信データをシリアルデータとして出力するためのＴＤＯ端子１０７及び１１８と、クロック信号が入力されるＴＣＫ端子１０９と、ＴＡＰコントローラ１１６及び１２５の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子１０８と、からなる一つのパッケージのものであり、また、必要に応じて、バイパスレジスタ１１２又は１２１と、ＩＤコードレジスタ１１３又は１２２と、インストラクションレジスタ１１４又は１２３と、からなるバウンダリスキャンレジスタ１１５又は１２４を備えるものである。
なお、バウンダリスキャン素子１００ａ〜１００ｄの入力端子１０５及び出力端子１０４は、それぞれ対応するセンサ装置４ａ〜４ｄの出力端子及び入力端子（図示しない）に接続されており、これにより出力セル１１０又は１１９にセットされた通信データがセンサ装置４ａ〜４ｄへ送出され、また、センサ装置４ａ〜４ｄからの通信データが入力セル１１１又は１２０へ送出され、セットされる。
ここで、バウンダリスキャン素子１００ａ〜１００ｄは、バウンダリセルとＴＤＩ端子とＴＤＯ端子とＴＡＰコントローラとからなる組合せを２組備えるものである。その組合せとは、具体的には、右回り側入力セル１１１と右回り側出力セル１１０と右回り側ＴＤＩ端子１０６と右回り側ＴＤＯ端子１０７と右回り側ＴＡＰコントローラ１１６とからなる組合せ（以下、右回りの組合せという）と、左回り側入力セル１２０と左回り側出力セル１１９と左回り側ＴＤＩ端子１１７と左回り側ＴＤＯ端子１１８と左回り側ＴＡＰコントローラ１２５とからなる組合せ（以下、左回りの組合せという）と、である。
各入力セル１１１又は１２０と、各出力セル１１０又は１１９とは、各々の組み合わせにおけるＴＤＩ端子１０６又は１１７と、ＴＤＯ端子１０７又は１１８との間に並列に接続されており、これによりＴＤＩ端子１０６又は１１７から、各入力セル１１１又は１２０及び各出力セル１１０又は１１９へ直接通信データを転送でき、また、各入力セル１１１又は１２０及び各出力セル１１０又は１１９の通信データをＴＤＯ端子１０７又は１１８から直接出力することができる。
従って、バウンダリスキャン素子１００ａ〜１００ｄは、全てのバウンダリセルが直列に接続された従来のバウンダリスキャン素子より、各入力セル１１１及び１２０又は出力セル１１０及び１１９に関するデータの転送速度を向上することができる。
なお、第２図の例では、各入力セル１１１及び１２０、或は、各出力セル１１０及び１１９が、入力端子１０５或は出力端子１０４に、それぞれ直列に接続されているが、それぞれ並列に接続してもよい。
ＴＡＰコントローラ１１６及び１２５は、ＴＭＳ端子１０８及びＴＣＫ端子１０９にそれぞれ並列に接続されており、同期して機能するものである。また、右回り側ＴＡＰコントローラ１１６は、右回りの組合せに関する通信データの入出力を制御し、左回り側ＴＡＰコントローラ１２５は、左回りの組合せに関する通信データの入出力を制御するものである。
また、バウンダリスキャンレジスタを設ける場合には、各組合せ毎に設ける。具体的には、第２図に示す通り、右回り側バウンダリスキャンレジスタ１１５は、右回り側ＴＤＩ端子１０６と右回り側ＴＤＯ端子１０７との間に接続され、左回り側バウンダリスキャンレジスタ１２４は、左回り側ＴＤＩ端子１１７と左回り側ＴＤＯ端子１１８との間に接続される。
係る構成からなるバウンダリスキャン素子１００ａ〜１００ｄでは、上述した２つの組合せが、それぞれ独立して通信処理を行なうことができる。
従って、例えば、１つの集積回路に対して２つの集積回路が並列に接続されている回路等に対して、バウンダリスキャンテスト法を実行する場合でも、このバウンダリスキャン素子１００ａ〜１００ｄの各組合せにそれぞれ並列に接続されている集積回路を接続することにより、当該２つの集積回路に個別のテストを並行して実行することができる。
次に、センサ装置４ａ〜４ｄは、監視対象物に対応する位置に配置され、温度、圧力等を測定する各種のセンサ、或は監視対象となるＣＰＵ回路の動作状態を監視する監視回路等を備える。そして、バウンダリスキャン素子１００ａ〜１００ｄを介して与えられた制御データ等で指定された測定条件や監視条件等に応じて、測定動作或は監視動作を実行すると共に、それにより得た測定結果や監視結果等をバウンダリスキャン素子１００ａ〜１００ｄを介して通信コントローラ装置５７へ送出する。
通信コントローラ装置５７は、ハードウエア回路やマイクロプロセッサ回路等を備えており、ホストコンピュータ装置６から出力された指示内容に基づいて、ＴＭＳ端子５７ｅ又はｆと、ＴＣＫ端子５７ｇ又はｈとから、ＴＭＳ用通信線７０とＴＣＫ用通信線７１と介して各バウンダリスキャン素子１００ａ〜１００ｄのＴＭＳ端子１０８及びＴＣＫ端子１０９へ必要な信号を送出し、各バウンダリスキャン素子１００ａ〜１００ｄを駆動する。
また、通信コントローラ装置５７は、右回り側出力端子（通信データ出力端子）５７ａと右回り側入力端子（通信データ入力端子）５７ｂとからなる端子部と、左回り側出力端子（通信データ出力端子）５７ｃと左回り側入力端子（通信データ入力端子）５７ｄとからなる端子部と、を備え、右回り側出力端子５７ａ及び左回り側出力端子５７ｃから各センサ装置４ａ〜４ｄを制御するための制御データを送出し、また、各センサ装置４ａ〜４ｄからの検出データ或は状態データを右回り側入力端子５７ｂ及び左回り側入力端子５７ｄから受け取り、これをホストコンピュータ装置６に供給する処理等を行う。
ここで、通信装置１では、各バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せにおける通信データの転送方向と、左回りの組合せにおける通信データの転送方向と、が逆行するように通信コントローラ装置５７とこれらの組合せとが接続されている。
具体的には、まず、全てのバウンダリスキャン素子１００ａ〜１００ｄにおける右回りの組合せは、右回り通信線６４及び６５及び６６を介して、通信コントローラ装置５７に直列に接続されており、また、全てのバウンダリスキャン素子１００ａ〜１００ｄにおける左回りの組合せは、左回り通信線６７及び６８及び６９を介して、通信コントローラ装置５７に直列に接続されている。
そして、通信コントローラ装置５７の右回り側出力端子５７ａは、右回り通信線６４を介してバウンダリスキャン素子１００ａの右回り側ＴＤＩ端子１０６に接続され、また、バウンダリスキャン素子１００ａ〜１００ｄ間の各右回り側ＴＤＯ端子１０７と各右回り側ＴＤＩ端子１０６とは、右回り通信線６５を介して各々接続され、最後に、バウンダリスキャン素子１００ｄの右回り側ＴＤＯ端子１０７は、通信コントローラ装置５７の右回り側入力端子５７ｂに右回り通信線６６を介して接続されている。
このため、通信コントローラ装置５７の右回り側出力端子５７ａから各バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せへ送出された制御データ、或は、各センサ装置４ａ〜４ｂから右回りの組合せが得た検知データ及び状態データは、常に、バウンダリスキャン素子１００ａ→１００ｂ→１００ｃ→１００ｄの方向に転送される。
一方、通信コントローラ装置５７の左回り側出力端子５７ｃは、左回り通信線６７を介してバウンダリスキャン素子１００ｄの左回り側ＴＤＩ端子１１７に接続され、また、バウンダリスキャン素子１００ｄ〜１００ａ間の各左回り側ＴＤＯ端子１１８と各左回り側ＴＤＩ端子１１７とは、左回り通信線６８を介して各々接続され、最後に、バウンダリスキャン素子１００ａの左回り側ＴＤＯ端子１１８は、通信コントローラ装置５７の左回り側入力端子５７ｄに左回り通信線６９を介して接続されている。
このため、通信コントローラ装置５７の左回り側出力端子５７ｃから各バウンダリスキャン素子１００ｄ〜１００ａの左回りの組合せへ送出された制御データ、或は、各センサ装置４ａ〜４ｂから左回りの組合せが得た検知データ及び状態データは、常に、バウンダリスキャン素子１００ｄ→１００ｃ→１００ｂ→１００ａの方向に転送される。
このように通信コントローラ装置５７と、各バウンダリスキャン素子１００ａ〜１００ｄとを接続したのは、通信線５６が断線等した場合に対応するためである。以下、この点を中心に、係る構成からなる通信装置１の作用について説明する。
通信装置１では、通信線５６の断線の無い通常の通信処理においては、バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せのみを駆動して通信処理を行なう。
すなわち、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄを駆動する命令が送出されると、通信コントローラ装置５７ではその命令に応じた制御データが作成される。そして、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、各バウンダリスキャン素子１００ａ〜１００ｄを必要な動作モードに切換えると共に、制御データを右回り側出力端子５７ａから右回り通信線６４及び６５を介して各バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せに送出し、これにより各バウンダリスキャン素子１００ａ〜１００ｄの右回り側出力セル１１０に制御データがセットされる。
次に、通信コントローラ装置５７がＴＭＳ端子５７ｅ又はｆから制御データの出力指令を示すモード信号を出力し、これによりに各右回り側出力セル１１０にセットされていた制御データが出力端子１０４から対応するセンサ装置４ａ〜４ｄへ送出される。
センサ装置４ａ〜４ｄは、受け取った制御データの内容に応じて、測定動作或は監視動作等を実行する。また、制御データの内容に応じて、測定データ、監視データ或はセンサ装置４ａ〜４ｄ自体の状態データ等を対応するバウンダリスキャン素子１００ａ〜１００ｄへ出力する。
次に、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄの測定データ等を収集する命令が送出されると、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、各バウンダリスキャン素子１００ａ〜１００ｄを必要な動作モードに切換え、対応するセンサ装置４ａ〜４ｄから測定データ等の検知データ等が各バウンダリスキャン素子１００ａ〜１００ｄの入力端子１０５を介して、各右回り側入力セル１１１にセットされる。その後、各右回り側入力セル１１１にセットされていた検知データ等が右回り通信線６５及び６６を介して通信コントローラ装置５７の右回り側入力端子５７ｂへ転送される。ホストコンピュータ装置６又は通信コントローラ装置５７は、受け取った検知データ等の解析等を行なう。
一方、各バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せのみを駆動した上述した通信処理を行なっている途中で、通信線５６の一部、例えば、バウンダリスキャン素子１００ｂと１００ｃとの間で、通信線５６が断線した場合、通信コントローラ装置５７は、センサ装置４ｃ及び４ｄに対しては制御データの送出が不能となり、また、センサ装置４ａ及び４ｂからの検知データ或は状態データの受け取りは不能となる。
この場合、通信コントローラ装置５７は、右回り側入力端子５７ｂから受け取った通信データにセンサ装置４ａ及び４ｂからの検知データ或は状態データが含まれていないことに基づいて、断線の有無、及び、断線箇所を特定できる。
ここで、各バウンダリスキャン素子１００ａ〜１００ｄの左回りの組合せは、通信データの転送方向が右回りの組合せとは逆になっているので、通信コントローラ装置５７は、この左回りの組合せを制御することにより、センサ装置４ａ及び４ｂの検知データ或は状態データの受け取りと、センサ装置４ｃ及び４ｄへの通信データの転送とは可能である。
そこで、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せではなく、左回りの組合せを駆動し、これにより、各左回り側入力セル１２０に、未だ通信コントローラ装置５７が受け取っていないセンサ装置４ａ及び４ｂの検知データ或は状態データをセットされる。そして、各左回り側入力セル１２０にセットされたセンサ装置４ａ及び４ｂの検知データ等が左回り通信線６８及び６９を介して通信コントローラ装置５７の左回り側入力端子５７ｄへ転送される。
また、同様に通信コントローラ装置５７は、左回り側出力端子５７ｃから左回り通信線６７及び６８を介して、バウンダリスキャン素子１００ｃ及び１００ｄの各左回り側出力セル１１９へ新たな制御データを送出することにより、出力端子１０４を介してセンサ装置４ｄ及び４ｃに新たな制御データを送出することもできる。
従って、通信コントローラ装置５７は、通信線５６の一部に断線が生じた場合でも、全てのセンサ装置４ａ〜４ｄと通信データの送受信が可能となる。
このように、通信装置１では、各センサ装置４ａ〜４ｄに、各々独立して通信処理を行ない得る２つの上述した組合せを備えるバウンダリスキャン素子１００ａ〜１００ｄを接続し、且つ、各組合せの通信データの転送方向を逆にしたので、通信線５６が断線した場合でも、各センサ装置４ａ〜４ｄへ通信データを送出し、また、各センサ装置４ａ〜４ｄから通信データを受け取ることができる。
本発明は、バウンダリスキャンテスト法に使用されるバウンダリスキャン素子及びこれを応用して通信素子として用いた通信装置に関し、特に、処理の高速化を可能とするバウンダリスキャン素子及びこれを用いた通信装置に関する。
発明の背景
プリント配線が形成された配線基板上に複数のＩＣチップを配置した状態で、各ＩＣチップと各プリント配線との接続が正しく行われているかどうか、各プリント配線が断線していないかどうかなどを検査する方法の１つとして、バウンダリスキャンテスト法が提案されている。
このバウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれた集積回路（ＩＣチップ）に対して実行することができる。バウンダリスキャン素子とは、例えば、第３図に示すとおり、集積回路２１０の本来の機能を実現するための内部ロジック回路２１１の入出力端子と集積回路２１０の入力端子２１２及び出力端子２１３との間に個別に設けられた複数のバウンダリセル２１４と、バウンダリセル２１４へのデータの入出力を制御するためのＴＡＰコントローラ（ＴＡＰ回路）２１９と、テストデータを受信するためのＴＤＩ端子２２０と、テストデータを送信するためのＴＤＯ端子２２１と、クロック信号が入力されるＴＣＫ端子１２２と、ＴＡＰコントローラ２１９の動作モードを切換えるためのモード信号を受信するためのＴＭＳ端子２２３と、からなるものであり、更に、必要に応じて、バイパスレジスタ２１５、ＩＤＣＯＤＥレジスタ２１６、インストラクションレジスタ２１７或はリセット信号を受信するためのＴＲＳ端子２２４などが設けられたものである。バイパスレジスタ２１５は、通信データをバウンダリセルを通さずに転送するためのものであり、ＩＤＣＯＤＥレジスタ２１６は、個別に付されたＩＤＣＯＤＥを出力することにより、通信データの出所を識別するためのものであり、更に、インストラクションレジスタ２１７は、通信データのうち、特定のデータをデコードして、ＴＭＳ信号とは別に、動作モードの移行等を行なうためのものである。なお、バイパスレジスタ２１５〜インストラクションレジスタ２１７は、バウンダリスキャンレジスタ（１１８）と呼ばれる。
各端子或は各端子において入出力される信号を詳細に説明にすれば、ＴＤＩ(Test Data In)は、テストロジックに対して、命令やデータをシリアル入力する信号で、ＴＣＫの立ち上がりエッジでサンプリングされる。ＴＤＯ(Test Data Out)は、テストロジックからのデータをシリアル出力する信号で、出力値の変更はＴＣＫの立ち下がりエッジで行なう。ＴＣＫ(Test Clock)は、テストロジックにクロックを供給する。シリアルテストデータ経路を、コンポーネント固有のシステムクロックと独立して使用できるようにする専用入力である。ＴＭＳ(Test Mode Select)は、テスト動作を制御する信号で、ＴＣＫの立ち上がりエッジでサンプリングされる。この信号は、ＴＡＰコントローラがデコードする。ＴＲＳＴ(Test Reset)は、ＴＡＰコントローラを非同期に初期化する負論理記号で、オプションである。
このようなバウンダリスキャン素子が組み込まれた集積回路２１０は、その動作状態およびこの集積回路２１０と外部機器との接続関係を、以下に述べる手順でテストすることができる。
まず、集積回路２１０の内部ロジック２１１の良否をチェックする場合には、集積回路２１０のＴＤＩ端子２２０にシリアルデータ（テストデータ）を入力しながら、これをシフトさせて、各入力端子２１２に対応する各バウンダリセル２１４にテストデータをセットする。この状態で、集積回路２１０を動作させた後、各出力端子２１３に対応する各バウンダリセル２１４にセットされているデータをシフトさせてＴＤＯ端子２２１から出力させ、これによって得られたシリアルデータ（テスト結果データ）と、この集積回路２１０に入力したテストデータとの対応関係に基づき、集積回路２１０の内部ロジック２１１が良好かどうかをテストする。
また、バウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれていれば、複数の集積回路に対しても実行することができる。
例えば、第４図に示すような基板２２６に搭載された複数の集積回路２１０に対しては、集積回路２１０自体のテストの他、集積回路２１０間のプリントパターンの断線等も併せてテストすることができる。
この場合、複数の集積回路２１０に組み込まれた各バウンダリスキャン素子は直列に接続される。具体的には、１つ目の集積回路２１０（図の左側）のＴＤＯ端子２２１と、２つの目の集積回路２１０（図の右側）のＴＤＩ端子２２０とを接続するとともに、ホストコンピュータ装置２２７などに設けられたバウンダリスキャンコントローラボード２２８の出力端子２２９と、１つ目の集積回路２１０のＴＤＩ端子２２０とを接続し、さらにバウンダリスキャンコントローラボード２２８の入力端子２３０と、２つ目の集積回路２１０のＴＤＯ端子２２１とを接続する。テストの手順は以下の通りである。
プリントパターンの断線、短絡等をテストする場合は、テストデータ作成ツール２３１などを使用してテストデータ（シリアルデータ）を作成し、これをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらこれをシフトさせて、この集積回路２１０の各出力端子２１３に対応する各バウンダリセル２１４にテストデータをセットする。この状態で、第５図に示す如く１つ目の集積回路２１０に設けられている各出力端子２１３から、これら各バウンダリセル２１４に格納されているデータを出力させるとともに、システムバスなどを構成する各プリントパターン２３３を介して、２つ目の集積回路２１０の各入力端子２１２に入力させ、更に、これらの各入力端子２１２に対応する各バウンダリセル２１４に取り込ませる。
この後、これらの各集積回路２１０の各バウンダリセル２１４に格納されているデータをシフトさせて、バウンダリスキャンコントローラボード２２８の入力端子２３０で、これを取込みながら、テスト結果解析ツール２３２などを使用して、これを解析することにより、集積回路２１０間を接続するプリントパターン２３３などのテスト範囲２３５において、断線、短絡等がないかをテストすることができる。
次に、各集積回路２１０の内部ロジック２１１を検査する場合には、テストデータをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらこれをシフトさせて、第７図に示す如くこの集積回路２１０の各入力端子２１２に対応する各バウンダリセル２１４にセットする。
次いで、この集積回路２１０を動作させて、これによって得られたデータを各出力端子２１３に対応する各バウンダリセル２１４に取り込ませた後、これらの各バウンダリセル２１４に格納されているデータをシフトさせて、１つの目の集積回路２１０のＴＤＯ端子２２１から出力させる。この時、バウンダリスキャンコントローラボード２２８によって、２つ目の集積回路２１０を、第６図に示す如くバイパス状態にすることにより、ＴＤＯ端子２２１から出力されたデータを２つ目の集積回路２１０をバイパスさせて、バウンダリスキャンコントローラボード２２８の入力端子２３０で取込む。そして、テスト解析ツール２３２などを使用して、取り込んだデータを解析することにより、１つ目の集積回路２１０が正しく動作するかどうかをテストすることができる。
次に、２つ目の集積回路２１０を検査する場合には、同様に、バウンダリスキャンコントローラボード２２８によって、１つ目の集積回路２１０を、第６図に示す如くバイパス状態にした後、テストデータをバウンダリスキャンコントローラボード２２８の出力端子２２９から出力させ、１つ目の集積回路２１０をバイパスさせる。そして、テストデータを２つ目の集積回路２１０のＴＤＩ端子２２０に入力させながらシフトさせ、第９図に示す如くこの集積回路２１０の各入力端子２１２に対応する各バウンダリセル２１４にセットする。次いで、この集積回路２１０を動作させて、これによって得られたデータを各出力端子２１３に対応する各バウンダリセル２１４に取り込ませる。その後、各バウンダリセル２１４に格納されているデータをシフトさせて、ＴＤＯ端子２２１から出力し、更に、バウンダリスキャンコントローラボード２２８の入力端子２３０で、これを取込む。そして、取り込んだデータをテスト結果解析ツール２３２などを使用して解析することにより、２つ目の集積回路２１０が正しく動作するかどうかをテストすることができる。
このように、バウンダリスキャン素子が組み込まれた集積回路２１０を使用している基板２２６であれば、バウンダリスキャンテスト法を実行することにより、各集積回路２１０自体の良否、集積回路２１０間の接続関係などをテストすることができる。
ところで、本発明者は、このようなバウンダリスキャン素子が組み込まれた集積回路を使用してセンサモジュールの基板などを構成したとき、通信用集積回路などを使用することなく、基板２２６上に搭載されている各集積回路に対し、２０Ｍｂｐｓ程度の速度で、シリアルデータの入出力を行なうことができることを発見した。
そして、バウンダリスキャン素子を応用して、通信デバイスなどを使用することなくホストコンピュータ装置等と通信を行なう通信装置を提案した。
第８図は、バウンダリスキャン素子を応用した通信装置の一例を示すブロック図である。
この図に示す通信装置２４０は、通信データの送出、収集などを行なう通信コントローラ装置２４１と、監視対象物の監視などを行なう複数のセンサ装置２４２ａ〜２４２ｃと、これらの各センサ装置２４２ａ〜２４２ｃ毎に配置され、前記通信コントローラ装置２４１から出力される制御データを取り込んで、これを各センサ装置２４２ａ〜２４２ｃに供給する処理、及び、これらの各センサ装置２４２ａ〜２４２ｃから出力される検知データ等を取り込んで、前記通信コントローラ装置２４１に供給する処理、等を行なう複数のバウンダリスキャン素子２４３ａ〜２４３ｃと、これらの各バウンダリスキャン素子２４３ａ〜２４３ｃと前記通信コントローラ装置２４１とを接続する通信線２４４とを備えている。
各バウンダリスキャン素子２４３ａ〜２４３ｃは、通信コントローラ装置２４１に直列に接続されている。具体的には、通信コントローラ装置２４１の出力端子２４１ａは、バウンダリスキャン素子２４３ａのＴＤＩ端子に、バウンダリスキャン素子２４３ａのＴＤＯ端子は、次のバウンダリスキャン素子２４３ｂのＴＤＩ端子に、というように接続され、バウンダリスキャン素子２４３ｃのＴＤＯ端子は、通信コントローラ装置２４１の入力端子２４１ｂに接続される。
この通信装置２４０の作用は以下の通りである。
各バウンダリスキャン素子２４３ａ〜２４３ｃは、通信コントローラ装置２４１のＴＣＫ端子２４１ｄから送出されるクロック信号に同期して機能し、また、通信コントローラ装置２４１のＴＭＳ端子２４１ｃから送出されるＴＭＳ信号によって、各々のＴＡＰコントローラの動作モードが切換えられる。
そして、ホストコンピュータ装置２４５からの指示に基づいて、各センサ装置２４２ａ〜２４２ｃを駆動する場合には、通信コントローラ装置２４１の出力端子２４１ａから制御データ（シリアルデータ）を出力させて、これを各バウンダリスキャン素子２４３ａ〜２４３ｃに供給し、出力端子に対応したバウンダリセルにセットする。そして、セットされた制御データを出力端子から出力し、各バウンダリスキャン素子２４３ａ〜２４３ｃに対応する各センサ装置２４２ａ〜２４２ｃへ供給することによりこれらを駆動する。
また、ホストコンピュータ装置２４５からの指示に基いて、各センサ装置２４２ａ〜２４２ｃから検知データ等を収集する場合には、各センサ装置２４２ａ〜２４２ｃの検知データ等を、対応する各バウンダリスキャン素子２４３ａ〜２４３ｃの入力端子に対応したバウンダリセルに一旦セットする。そして、これらをＴＤＯ端子からシリアルデータとして出力させ、通信コントローラ装置２４１の入力端子２４１ｂでこれを取り込む。
このような通信装置２４０では、各バウンダリスキャン素子２４３ａ〜２４３ｃに制御データをセットする場合や各バウンダリスキャン素子２４３ａ〜２４３ｃから検知データ等を出力させる場合に、データ転送速度を最大で、２０Ｍｂｐｓとすることができ、従来の通信装置より通信データの高速転送を可能にしている。
しかし、従来のバウンダリスキャン素子では、１つの集積回路に対して２つの集積回路が並列に接続されている回路等に対して、バウンダリスキャンテスト法を実行する場合には、当該２つの集積回路に個別のテストを並行して実行することができないため、一連の処理を円滑に行なえない場合があった。
また、従来のバウンダリスキャン素子では、全てのバウンダリセルが直列に接続されているので、例えば、出力端子側のバウンダリセルにデータを転送したい場合でも、入力端子側のバウンダリセルを経由してデータをシフトさせなければならず、転送速度が遅い場合があった。
発明の開示
本発明の目的は、上述したような処理の高速化を可能とするバウンダリスキャン素子及びこれを用いた通信装置を提供することにある。
本発明によれば、各入力端子に個別に割り当てられ、かつ、直列に接続された複数の入力端子側バウンダリセルと、各出力端子に個別に割り当てられ、かつ、直列に接続された複数の出力端子側バウンダリセルと、前記入力端子側及び出力端子側バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、からなり、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルがそれぞれ前記ＴＤＩ端子と前記ＴＤＯ端子との間に並列に接続されたバウンダリスキャン素子であって、
前記入力端子側バウンダリセルと前記出力端子側バウンダリセルと前記ＴＤＩ端子と前記ＴＤＯ端子と前記ＴＡＰ回路からなる組合せを２組備えたことを特徴とするバウンダリスキャン素子が提供される（請求項１）。
本発明のバウンダリスキャン素子では、前記入力端子側バウンダリセルと前記出力端子側バウンダリセルと前記ＴＤＩ端子と前記ＴＤＯ端子と前記ＴＡＰ回路からなる組合せを２組備えたので、それぞれの組合せ毎にテストデータ等を入出力することができる。従って、１つの集積回路に対して２つの集積回路が並列に接続されている回路等に対して、バウンダリスキャンテスト法を実行する場合であっても、当該２つの集積回路に個別のテストを並行して実行することが可能となり、一連の処理を円滑に行ない得る。
また、本発明のバウンダリスキャン素子では、従来のバウンダリスキャン素子のように全てのバウンダリセルが直列に接続されておらず、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルがそれぞれ前記ＴＤＩ端子と前記ＴＤＯ端子との間に並列に接続されている。
従って、前記入力端子側バウンダリセル又は前記出力端子側バウンダリセルに対して、直接データの入出力が可能になり、データの転送速度を向上できる。
また、本発明によれば、各入力端子に個別に割り当てられ、かつ、直列に接続された複数の入力端子側バウンダリセルと、各出力端子に個別に割り当てられ、かつ、直列に接続された複数の出力端子側バウンダリセルと、前記入力端子側及び出力端子側バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、からなり、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルがそれぞれ前記ＴＤＩ端子と前記ＴＤＯ端子との間に並列に接続された複数のバウンダリスキャン素子と、各々の前記バウンダリスキャン素子に接続され又はこれが組み込まれたＩＣを有する複数の端末器と、前記端末器を個別に制御するための通信データを前記バウンダリスキャン素子を介して送受信するための通信コントローラと、からなる通信装置であって、前記バウンダリスキャン素子が、前記入力端子側バウンダリセルと前記出力端子側バウンダリセルと前記ＴＤＩ端子と前記ＴＤＯ端子と前記ＴＡＰ回路とからなる組合せを２組備え、前記通信コントローラが、前記バウンダリスキャン素子に通信データを送出するための通信データ出力端子と前記バウンダリスキャン素子から通信データを受け取るための通信データ入力端子とからなる端子部を２つ備え、いずれか一方の前記端子部に前記バウンダリスキャン素子のいずれか一方の前記組合せが、また、他方の前記端子部に前記バウンダリスキャン素子の他方の前記組合せが、それぞれ直列に、かつ、通信データの転送方向が逆になるように接続されたことを特徴とする通信装置が提供される（請求項２）。
この発明は、上述した本発明のバウンダリスキャン素子を用いた通信装置であって、特に各構成を接続するための通信線の断線に対応し得る通信装置である。
この発明では、各前記端末器に通信処理を独自に行なえる前記組合せを２組備えた前記バウンダリスキャン素子を接続し、かつ、各々の前記組合せは、その通信データの転送方向が逆になるように前記通信コントローラに接続されている。
従って、通常は、一方の前記組合せのみを使用して通信処理を行ない、通信線の一部が断線した場合には、他方の前記組合せを使用して通信処理を行なうことにより、全ての前記端末器への通信データの入出力が可能となる。
本発明の通信装置において、前記端末器としては、各種のセンサ装置、例えば、監視カメラ装置等がある。そして、当該端末器と前記バウンダリスキャン素子の接続においては、前記出力端子は、前記端末器の入力端子に、前記入力端子は、前記端末器の出力端子に、それぞれ接続され、これにより前記バウンダリセルのデータが当該端末器に出力され、また、逆に前記バウンダリセルへデータが入力される。
前記通信データとは、前記端末器を制御するために当該端末器へ送出される制御データの他、前記端末器から送出される当該端末器が検出したデータや、当該端末器が正常に駆動しているか否か等の状態データも含まれる。
【図面の簡単な説明】
第１図は、本発明の通信装置の第１形態を示すブロック図である。
第２図は、通信装置１のバウンダリスキャン素子１００ａ〜ｄのブロック図である。
第３図は、従来のバウンダリスキャン素子のブロック図である。
第４図は、第３図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示すブロック図である。
第５図は、第３図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第６図は、第３図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第７図は、第３図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第８図は、バウンダリスキャン素子を応用した従来の通信装置の一例を示すブロック図である。
発明を実施するための最良の形態
《第１形態の内容》
第１図は、本発明の通信装置１を示すブロック図である。
通信装置１は、複数の本発明のバウンダリスキャン素子１００ａ〜１００ｄと、各々のバウンダリスキャン素子１００ａ〜１００ｄに接続されたセンサ装置（端末器）４ａ〜４ｄと、バウンダリスキャン素子１００ａ〜１００ｄを介して、センサ装置４ａ〜４ｄを制御するための通信コントローラ装置５７と、を備え、更に、通信コントローラ装置５７にはホストコンピュータ装置６が接続される。
各バウンダリスキャン素子１００ａ〜１００ｄは、第２図に示す通り、各入力端子１０５に個別に割り当てられ、かつ、直列に接続された複数の入力セル（入力端子側バウンダリセル）１１１及び１２０と、各出力端子１０４に個別に割り当てられ、かつ、直列に接続された複数の出力セル（出力端子側バウンダリセル）１１０及び１１９と、入力セル１１１及び１２０、及び、出力セル１１０及び１１９への通信データの入出力を制御するためのＴＡＰコントローラ（ＴＡＰ回路）１１６及び１２５と、入力セル１１１及び１２０、及び、出力セル１１９及び１１０に与えるためのシリアルデータを入力するためのＴＤＩ端子１０６及び１１７と、入力セル１１１及び１２０、及び、出力セル１１０及び１１９の通信データをシリアルデータとして出力するためのＴＤＯ端子１０７及び１１８と、クロック信号が入力されるＴＣＫ端子１０９と、ＴＡＰコントローラ１１６及び１２５の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子１０８と、からなる一つのパッケージのものであり、また、必要に応じて、バイパスレジスタ１１２又は１２１と、ＩＤコードレジスタ１１３又は１２２と、インストラクションレジスタ１１４又は１２３と、からなるバウンダリスキャンレジスタ１１５又は１２４を備えるものである。
なお、バウンダリスキャン素子１００ａ〜１００ｄの入力端子１０５及び出力端子１０４は、それぞれ対応するセンサ装置４ａ〜４ｄの出力端子及び入力端子（図示しない）に接続されており、これにより出力セル１１０又は１１９にセットされた通信データがセンサ装置４ａ〜４ｄへ送出され、また、センサ装置４ａ〜４ｄからの通信データが入力セル１１１又は１２０へ送出され、セットされる。
ここで、バウンダリスキャン素子１００ａ〜１００ｄは、バウンダリセルとＴＤＩ端子とＴＤＯ端子とＴＡＰコントローラとからなる組合せを２組備えるものである。その組合せとは、具体的には、右回り側入力セル１１１と右回り側出力セル１１０と右回り側ＴＤＩ端子１０６と右回り側ＴＤＯ端子１０７と右回り側ＴＡＰコントローラ１１６とからなる組合せ（以下、右回りの組合せという）と、左回り側入力セル１２０と左回り側出力セル１１９と左回り側ＴＤＩ端子１１７と左回り側ＴＤＯ端子１１８と左回り側ＴＡＰコントローラ１２５とからなる組合せ（以下、左回りの組合せという）と、である。
各入力セル１１１又は１２０と、各出力セル１１０又は１１９とは、各々の組み合わせにおけるＴＤＩ端子１０６又は１１７と、ＴＤＯ端子１０７又は１１８との間に並列に接続されており、これによりＴＤＩ端子１０６又は１１７から、各入力セル１１１又は１２０及び各出力セル１１０又は１１９へ直接通信データを転送でき、また、各入力セル１１１又は１２０及び各出力セル１１０又は１１９の通信データをＴＤＯ端子１０７又は１１８から直接出力することができる。
従って、バウンダリスキャン素子１００ａ〜１００ｄは、全てのバウンダリセルが直列に接続された従来のバウンダリスキャン素子より、各入力セル１１１及び１２０又は出力セル１１０及び１１９に関するデータの転送速度を向上することができる。
なお、第２図の例では、各入力セル１１１及び１２０、或は、各出力セル１１０及び１１９が、入力端子１０５或は出力端子１０４に、それぞれ直列に接続されているが、それぞれ並列に接続してもよい。
ＴＡＰコントローラ１１６及び１２５は、ＴＭＳ端子１０８及びＴＣＫ端子１０９にそれぞれ並列に接続されており、同期して機能するものである。また、右回り側ＴＡＰコントローラ１１６は、右回りの組合せに関する通信データの入出力を制御し、左回り側ＴＡＰコントローラ１２５は、左回りの組合せに関する通信データの入出力を制御するものである。
また、バウンダリスキャンレジスタを設ける場合には、各組合せ毎に設ける。具体的には、第２図に示す通り、右回り側バウンダリスキャンレジスタ１１５は、右回り側ＴＤＩ端子１０６と右回り側ＴＤＯ端子１０７との間に接続され、左回り側バウンダリスキャンレジスタ１２４は、左回り側ＴＤＩ端子１１７と左回り側ＴＤＯ端子１１８との間に接続される。
係る構成からなるバウンダリスキャン素子１００ａ〜１００ｄでは、上述した２つの組合せが、それぞれ独立して通信処理を行なうことができる。
従って、例えば、１つの集積回路に対して２つの集積回路が並列に接続されている回路等に対して、バウンダリスキャンテスト法を実行する場合でも、このバウンダリスキャン素子１００ａ〜１００ｄの各組合せにそれぞれ並列に接続されている集積回路を接続することにより、当該２つの集積回路に個別のテストを並行して実行することができる。
次に、センサ装置４ａ〜４ｄは、監視対象物に対応する位置に配置され、温度、圧力等を測定する各種のセンサ、或は監視対象となるＣＰＵ回路の動作状態を監視する監視回路等を備える。そして、バウンダリスキャン素子１００ａ〜１００ｄを介して与えられた制御データ等で指定された測定条件や監視条件等に応じて、測定動作或は監視動作を実行すると共に、それにより得た測定結果や監視結果等をバウンダリスキャン素子１００ａ〜１００ｄを介して通信コントローラ装置５７へ送出する。
通信コントローラ装置５７は、ハードウエア回路やマイクロプロセッサ回路等を備えており、ホストコンピュータ装置６から出力された指示内容に基づいて、ＴＭＳ端子５７ｅ又はｆと、ＴＣＫ端子５７ｇ又はｈとから、ＴＭＳ用通信線７０とＴＣＫ用通信線７１と介して各バウンダリスキャン素子１００ａ〜１００ｄのＴＭＳ端子１０８及びＴＣＫ端子１０９へ必要な信号を送出し、各バウンダリスキャン素子１００ａ〜１００ｄを駆動する。
また、通信コントローラ装置５７は、右回り側出力端子（通信データ出力端子）５７ａと右回り側入力端子（通信データ入力端子）５７ｂとからなる端子部と、左回り側出力端子（通信データ出力端子）５７ｃと左回り側入力端子（通信データ入力端子）５７ｄとからなる端子部と、を備え、右回り側出力端子５７ａ及び左回り側出力端子５７ｃから各センサ装置４ａ〜４ｄを制御するための制御データを送出し、また、各センサ装置４ａ〜４ｄからの検出データ或は状態データを右回り側入力端子５７ｂ及び左回り側入力端子５７ｄから受け取り、これをホストコンピュータ装置６に供給する処理等を行う。
ここで、通信装置１では、各バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せにおける通信データの転送方向と、左回りの組合せにおける通信データの転送方向と、が逆行するように通信コントローラ装置５７とこれらの組合せとが接続されている。
具体的には、まず、全てのバウンダリスキャン素子１００ａ〜１００ｄにおける右回りの組合せは、右回り通信線６４及び６５及び６６を介して、通信コントローラ装置５７に直列に接続されており、また、全てのバウンダリスキャン素子１００ａ〜１００ｄにおける左回りの組合せは、左回り通信線６７及び６８及び６９を介して、通信コントローラ装置５７に直列に接続されている。
そして、通信コントローラ装置５７の右回り側出力端子５７ａは、右回り通信線６４を介してバウンダリスキャン素子１００ａの右回り側ＴＤＩ端子１０６に接続され、また、バウンダリスキャン素子１００ａ〜１００ｄ間の各右回り側ＴＤＯ端子１０７と各右回り側ＴＤＩ端子１０６とは、右回り通信線６５を介して各々接続され、最後に、バウンダリスキャン素子１００ｄの右回り側ＴＤＯ端子１０７は、通信コントローラ装置５７の右回り側入力端子５７ｂに右回り通信線６６を介して接続されている。
このため、通信コントローラ装置５７の右回り側出力端子５７ａから各バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せへ送出された制御データ、或は、各センサ装置４ａ〜４ｂから右回りの組合せが得た検知データ及び状態データは、常に、バウンダリスキャン素子１００ａ→１００ｂ→１００ｃ→１００ｄの方向に転送される。
一方、通信コントローラ装置５７の左回り側出力端子５７ｃは、左回り通信線６７を介してバウンダリスキャン素子１００ｄの左回り側ＴＤＩ端子１１７に接続され、また、バウンダリスキャン素子１００ｄ〜１００ａ間の各左回り側ＴＤＯ端子１１８と各左回り側ＴＤＩ端子１１７とは、左回り通信線６８を介して各々接続され、最後に、バウンダリスキャン素子１００ａの左回り側ＴＤＯ端子１１８は、通信コントローラ装置５７の左回り側入力端子５７ｄに左回り通信線６９を介して接続されている。
このため、通信コントローラ装置５７の左回り側出力端子５７ｃから各バウンダリスキャン素子１００ｄ〜１００ａの左回りの組合せへ送出された制御データ、或は、各センサ装置４ａ〜４ｂから左回りの組合せが得た検知データ及び状態データは、常に、バウンダリスキャン素子１００ｄ→１００ｃ→１００ｂ→１００ａの方向に転送される。
このように通信コントローラ装置５７と、各バウンダリスキャン素子１００ａ〜１００ｄとを接続したのは、通信線５６が断線等した場合に対応するためである。以下、この点を中心に、係る構成からなる通信装置１の作用について説明する。
通信装置１では、通信線５６の断線の無い通常の通信処理においては、バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せのみを駆動して通信処理を行なう。
すなわち、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄを駆動する命令が送出されると、通信コントローラ装置５７ではその命令に応じた制御データが作成される。そして、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、各バウンダリスキャン素子１００ａ〜１００ｄを必要な動作モードに切換えると共に、制御データを右回り側出力端子５７ａから右回り通信線６４及び６５を介して各バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せに送出し、これにより各バウンダリスキャン素子１００ａ〜１００ｄの右回り側出力セル１１０に制御データがセットされる。
次に、通信コントローラ装置５７がＴＭＳ端子５７ｅ又はｆから制御データの出力指令を示すモード信号を出力し、これによりに各右回り側出力セル１１０にセットされていた制御データが出力端子１０４から対応するセンサ装置４ａ〜４ｄへ送出される。
センサ装置４ａ〜４ｄは、受け取った制御データの内容に応じて、測定動作或は監視動作等を実行する。また、制御データの内容に応じて、測定データ、監視データ或はセンサ装置４ａ〜４ｄ自体の状態データ等を対応するバウンダリスキャン素子１００ａ〜１００ｄへ出力する。
次に、ホストコンピュータ装置６からセンサ装置４ａ〜４ｄの測定データ等を収集する命令が送出されると、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、各バウンダリスキャン素子１００ａ〜１００ｄを必要な動作モードに切換え、対応するセンサ装置４ａ〜４ｄから測定データ等の検知データ等が各バウンダリスキャン素子１００ａ〜１００ｄの入力端子１０５を介して、各右回り側入力セル１１１にセットされる。その後、各右回り側入力セル１１１にセットされていた検知データ等が右回り通信線６５及び６６を介して通信コントローラ装置５７の右回り側入力端子５７ｂへ転送される。ホストコンピュータ装置６又は通信コントローラ装置５７は、受け取った検知データ等の解析等を行なう。
一方、各バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せのみを駆動した上述した通信処理を行なっている途中で、通信線５６の一部、例えば、バウンダリスキャン素子１００ｂと１００ｃとの間で、通信線５６が断線した場合、通信コントローラ装置５７は、センサ装置４ｃ及び４ｄに対しては制御データの送出が不能となり、また、センサ装置４ａ及び４ｂからの検知データ或は状態データの受け取りは不能となる。
この場合、通信コントローラ装置５７は、右回り側入力端子５７ｂから受け取った通信データにセンサ装置４ａ及び４ｂからの検知データ或は状態データが含まれていないことに基づいて、断線の有無、及び、断線箇所を特定できる。
ここで、各バウンダリスキャン素子１００ａ〜１００ｄの左回りの組合せは、通信データの転送方向が右回りの組合せとは逆になっているので、通信コントローラ装置５７は、この左回りの組合せを制御することにより、センサ装置４ａ及び４ｂの検知データ或は状態データの受け取りと、センサ装置４ｃ及び４ｄへの通信データの転送とは可能である。
そこで、通信コントローラ装置５７は、ＴＭＳ端子５７ｅ又はｆからモード信号を送出して、バウンダリスキャン素子１００ａ〜１００ｄの右回りの組合せではなく、左回りの組合せを駆動し、これにより、各左回り側入力セル１２０に、未だ通信コントローラ装置５７が受け取っていないセンサ装置４ａ及び４ｂの検知データ或は状態データをセットされる。そして、各左回り側入力セル１２０にセットされたセンサ装置４ａ及び４ｂの検知データ等が左回り通信線６８及び６９を介して通信コントローラ装置５７の左回り側入力端子５７ｄへ転送される。
また、同様に通信コントローラ装置５７は、左回り側出力端子５７ｃから左回り通信線６７及び６８を介して、バウンダリスキャン素子１００ｃ及び１００ｄの各左回り側出力セル１１９へ新たな制御データを送出することにより、出力端子１０４を介してセンサ装置４ｄ及び４ｃに新たな制御データを送出することもできる。
従って、通信コントローラ装置５７は、通信線５６の一部に断線が生じた場合でも、全てのセンサ装置４ａ〜４ｄと通信データの送受信が可能となる。
このように、通信装置１では、各センサ装置４ａ〜４ｄに、各々独立して通信処理を行ない得る２つの上述した組合せを備えるバウンダリスキャン素子１００ａ〜１００ｄを接続し、且つ、各組合せの通信データの転送方向を逆にしたので、通信線５６が断線した場合でも、各センサ装置４ａ〜４ｄへ通信データを送出し、また、各センサ装置４ａ〜４ｄから通信データを受け取ることができる。
Claims (2)
- 各入力端子に個別に割り当てられ、かつ、直列に接続された複数の入力端子側バウンダリセルと、各出力端子に個別に割り当てられ、かつ、直列に接続された複数の出力端子側バウンダリセルと、前記入力端子側及び出力端子側バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、からなり、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルがそれぞれ前記ＴＤＩ端子と前記ＴＤＯ端子との間に並列に接続されたバウンダリスキャン素子であって、
前記入力端子側バウンダリセルと前記出力端子側バウンダリセルと前記ＴＤＩ端子と前記ＴＤＯ端子と前記ＴＡＰ回路からなる組合せを２組備えたことを特徴とするバウンダリスキャン素子。 - 各入力端子に個別に割り当てられ、かつ、直列に接続された複数の入力端子側バウンダリセルと、各出力端子に個別に割り当てられ、かつ、直列に接続された複数の出力端子側バウンダリセルと、前記入力端子側及び出力端子側バウンダリセルへのデータの入出力を制御するためのＴＡＰ回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのＴＤＩ端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのＴＤＯ端子と、クロック信号が入力されるＴＣＫ端子と、前記ＴＡＰ回路の動作モードを切換えるためのモード信号が入力されるＴＭＳ端子と、からなり、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルがそれぞれ前記ＴＤＩ端子と前記ＴＤＯ端子との間に並列に接続された複数のバウンダリスキャン素子と、
各々の前記バウンダリスキャン素子に接続され又はこれが組み込まれたＩＣを有する複数の端末器と、
前記端末器を個別に制御するための通信データを前記バウンダリスキャン素子を介して送受信するための通信コントローラと、からなる通信装置であって、
前記バウンダリスキャン素子が、前記入力端子側バウンダリセルと前記出力端子側バウンダリセルと前記ＴＤＩ端子と前記ＴＤＯ端子と前記ＴＡＰ回路とからなる組合せを２組備え、
前記通信コントローラが、前記バウンダリスキャン素子に通信データを送出するための通信データ出力端子と前記バウンダリスキャン素子から通信データを受け取るための通信データ入力端子とからなる端子部を２つ備え、
いずれか一方の前記端子部に前記バウンダリスキャン素子のいずれか一方の前記組合せが、また、他方の前記端子部に前記バウンダリスキャン素子の他方の前記組合せが、それぞれ直列に、かつ、通信データの転送方向が逆になるように接続されたことを特徴とする通信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14380497 | 1997-06-02 | ||
| PCT/JP1998/002432 WO1998055927A1 (en) | 1997-06-02 | 1998-06-02 | Boundary scanning element and communication equipment using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3936747B2 true JP3936747B2 (ja) | 2007-06-27 |
Family
ID=15347376
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50204099A Expired - Fee Related JP4012577B2 (ja) | 1997-06-02 | 1998-05-29 | バウンダリスキャン素子及びこれを用いた通信装置 |
| JP50411699A Expired - Lifetime JP3984300B2 (ja) | 1997-06-02 | 1998-06-01 | 通信装置 |
| JP50205099A Expired - Fee Related JP3936747B2 (ja) | 1997-06-02 | 1998-06-02 | バウンダリスキャン素子及びこれを用いた通信装置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50204099A Expired - Fee Related JP4012577B2 (ja) | 1997-06-02 | 1998-05-29 | バウンダリスキャン素子及びこれを用いた通信装置 |
| JP50411699A Expired - Lifetime JP3984300B2 (ja) | 1997-06-02 | 1998-06-01 | 通信装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6658614B1 (ja) |
| EP (3) | EP0987632B1 (ja) |
| JP (3) | JP4012577B2 (ja) |
| KR (3) | KR100454989B1 (ja) |
| CA (4) | CA2291681C (ja) |
| DE (3) | DE69832605T2 (ja) |
| WO (3) | WO1998055926A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3401523B2 (ja) * | 1999-01-11 | 2003-04-28 | デュアキシズ株式会社 | 通信素子及びこれを用いた通信装置 |
| US7058862B2 (en) * | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
| US7003707B2 (en) * | 2000-04-28 | 2006-02-21 | Texas Instruments Incorporated | IC tap/scan test port access with tap lock circuitry |
| US20010037479A1 (en) * | 2000-04-28 | 2001-11-01 | Whetsel Lee D. | Selectable dual mode test access port method and apparatus |
| US6934898B1 (en) * | 2001-11-30 | 2005-08-23 | Koninklijke Philips Electronics N.V. | Test circuit topology reconfiguration and utilization techniques |
| US7852796B2 (en) * | 2002-05-13 | 2010-12-14 | Xudong Wang | Distributed multichannel wireless communication |
| US20050201340A1 (en) * | 2002-05-13 | 2005-09-15 | Xudong Wang | Distributed TDMA for wireless mesh network |
| US7835372B2 (en) * | 2002-05-13 | 2010-11-16 | Weilin Wang | System and method for transparent wireless bridging of communication channel segments |
| US20050201346A1 (en) * | 2003-05-13 | 2005-09-15 | Weilin Wang | Systems and methods for broadband data communication in a wireless mesh network |
| US7941149B2 (en) | 2002-05-13 | 2011-05-10 | Misonimo Chi Acquistion L.L.C. | Multi-hop ultra wide band wireless network communication |
| US7069483B2 (en) | 2002-05-13 | 2006-06-27 | Kiyon, Inc. | System and method for identifying nodes in a wireless mesh network |
| US7957356B2 (en) | 2002-05-13 | 2011-06-07 | Misomino Chi Acquisitions L.L.C. | Scalable media access control for multi-hop high bandwidth communications |
| US20040229566A1 (en) * | 2003-05-13 | 2004-11-18 | Weilin Wang | Systems and methods for congestion control in a wireless mesh network |
| US8780770B2 (en) | 2002-05-13 | 2014-07-15 | Misonimo Chi Acquisition L.L.C. | Systems and methods for voice and video communication over a wireless network |
| DE60330275D1 (de) * | 2003-01-28 | 2010-01-07 | Nxp Bv | Boundary scan schaltung mit integriertem sensor für die messung physikalischer operations-parameter |
| US8175613B2 (en) * | 2006-08-04 | 2012-05-08 | Misonimo Chi Acquisitions L.L.C. | Systems and methods for determining location of devices within a wireless network |
| EP2092664A4 (en) * | 2006-12-07 | 2013-10-16 | Misonimo Chi Acquisition L L C | SYSTEMS AND METHODS FOR TIME WINDOW AND CHANNEL ALLOCATION |
| GB0712373D0 (en) * | 2007-06-26 | 2007-08-01 | Astrium Ltd | Embedded test system and method |
| US7992064B2 (en) * | 2008-07-29 | 2011-08-02 | Texas Instruments Incorporated | Selecting a scan topology |
| US8331163B2 (en) * | 2010-09-07 | 2012-12-11 | Infineon Technologies Ag | Latch based memory device |
| US9208571B2 (en) | 2011-06-06 | 2015-12-08 | Microsoft Technology Licensing, Llc | Object digitization |
| CN110659037B (zh) * | 2019-09-25 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种基于jtag的烧录装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690260B2 (ja) * | 1986-05-30 | 1994-11-14 | 三菱電機株式会社 | 論理回路試験装置 |
| JPS6468843A (en) * | 1987-09-10 | 1989-03-14 | Matsushita Electric Ind Co Ltd | Test mode setting circuit |
| JPH01229982A (ja) | 1988-03-10 | 1989-09-13 | Fujitsu Ltd | スキャン試験方式 |
| US4989209A (en) * | 1989-03-24 | 1991-01-29 | Motorola, Inc. | Method and apparatus for testing high pin count integrated circuits |
| US5130988A (en) * | 1990-09-17 | 1992-07-14 | Northern Telecom Limited | Software verification by fault insertion |
| US5132635A (en) * | 1991-03-05 | 1992-07-21 | Ast Research, Inc. | Serial testing of removable circuit boards on a backplane bus |
| JPH04281691A (ja) * | 1991-03-11 | 1992-10-07 | Sony Corp | デジタル信号処理回路の自己診断装置 |
| US5325368A (en) * | 1991-11-27 | 1994-06-28 | Ncr Corporation | JTAG component description via nonvolatile memory |
| US5377198A (en) * | 1991-11-27 | 1994-12-27 | Ncr Corporation (Nka At&T Global Information Solutions Company | JTAG instruction error detection |
| US5400345A (en) | 1992-03-06 | 1995-03-21 | Pitney Bowes Inc. | Communications system to boundary-scan logic interface |
| JPH05273311A (ja) * | 1992-03-24 | 1993-10-22 | Nec Corp | 論理集積回路 |
| US5617420A (en) * | 1992-06-17 | 1997-04-01 | Texas Instrument Incorporated | Hierarchical connection method, apparatus, and protocol |
| JP2960261B2 (ja) | 1992-07-04 | 1999-10-06 | 三洋化成工業株式会社 | 汚泥脱水剤 |
| US5450415A (en) * | 1992-11-25 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Boundary scan cell circuit and boundary scan test circuit |
| US5333139A (en) * | 1992-12-30 | 1994-07-26 | Intel Corporation | Method of determining the number of individual integrated circuit computer chips or the like in a boundary scan test chain and the length of the chain |
| AU6250794A (en) * | 1993-02-25 | 1994-09-14 | Reticular Systems, Inc. | Real-time rule based processing system |
| JPH06300821A (ja) * | 1993-04-14 | 1994-10-28 | Nec Corp | コントローラ内蔵のｌｓｉ |
| US5544309A (en) * | 1993-04-22 | 1996-08-06 | International Business Machines Corporation | Data processing system with modified planar for boundary scan diagnostics |
| US5535222A (en) | 1993-12-23 | 1996-07-09 | At&T Corp. | Method and apparatus for controlling a plurality of systems via a boundary-scan port during testing |
| JPH08233904A (ja) * | 1995-02-27 | 1996-09-13 | Nec Eng Ltd | バウンダリスキャン回路 |
| US5487074A (en) * | 1995-03-20 | 1996-01-23 | Cray Research, Inc. | Boundary scan testing using clocked signal |
| JPH0915299A (ja) * | 1995-06-27 | 1997-01-17 | Nec Eng Ltd | バウンダリスキャン回路およびこれを用いた集積 回路 |
| US5862152A (en) * | 1995-11-13 | 1999-01-19 | Motorola, Inc. | Hierarchically managed boundary-scan testable module and method |
-
1998
- 1998-05-29 CA CA002291681A patent/CA2291681C/en not_active Expired - Fee Related
- 1998-05-29 EP EP98921883A patent/EP0987632B1/en not_active Expired - Lifetime
- 1998-05-29 DE DE69832605T patent/DE69832605T2/de not_active Expired - Fee Related
- 1998-05-29 US US09/424,454 patent/US6658614B1/en not_active Expired - Fee Related
- 1998-05-29 WO PCT/JP1998/002383 patent/WO1998055926A1/ja active IP Right Grant
- 1998-05-29 CA CA002485309A patent/CA2485309A1/en not_active Abandoned
- 1998-05-29 JP JP50204099A patent/JP4012577B2/ja not_active Expired - Fee Related
- 1998-05-29 KR KR10-1999-7011187A patent/KR100454989B1/ko not_active IP Right Cessation
- 1998-06-01 US US09/424,453 patent/US6671840B1/en not_active Expired - Fee Related
- 1998-06-01 WO PCT/JP1998/002404 patent/WO1998058317A1/ja active IP Right Grant
- 1998-06-01 DE DE69833320T patent/DE69833320T2/de not_active Expired - Fee Related
- 1998-06-01 CA CA002292771A patent/CA2292771C/en not_active Expired - Fee Related
- 1998-06-01 JP JP50411699A patent/JP3984300B2/ja not_active Expired - Lifetime
- 1998-06-01 EP EP98923061A patent/EP0987633B8/en not_active Expired - Lifetime
- 1998-06-01 KR KR1019997010996A patent/KR100316000B1/ko not_active IP Right Cessation
- 1998-06-02 CA CA002291682A patent/CA2291682C/en not_active Expired - Fee Related
- 1998-06-02 WO PCT/JP1998/002432 patent/WO1998055927A1/ja active IP Right Grant
- 1998-06-02 KR KR1019997011188A patent/KR100315999B1/ko not_active IP Right Cessation
- 1998-06-02 DE DE69835517T patent/DE69835517T2/de not_active Expired - Fee Related
- 1998-06-02 JP JP50205099A patent/JP3936747B2/ja not_active Expired - Fee Related
- 1998-06-02 US US09/424,455 patent/US6701475B1/en not_active Expired - Fee Related
- 1998-06-02 EP EP98923083A patent/EP0987634B1/en not_active Expired - Lifetime
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3936747B2 (ja) | バウンダリスキャン素子及びこれを用いた通信装置 | |
| EP0470803A2 (en) | Event qualified test architecture | |
| US7818641B2 (en) | Interface to full and reduce pin JTAG devices | |
| US7269770B1 (en) | AC coupled line testing using boundary scan test methodology | |
| EP0849678B1 (en) | A system and method for testing electronic devices | |
| JP4953005B2 (ja) | 半導体試験装置 | |
| JP3984299B2 (ja) | 通信装置 | |
| JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
| US6411115B2 (en) | Apparatus for testing a semiconductor and process for the same | |
| JP2003513287A (ja) | スキャンテストポイント監視システムおよび方法 | |
| JPH10160805A (ja) | 外部スキャンパス回路 | |
| Chenoweth et al. | Embedding virtual test points in PCBs | |
| JP2003315423A (ja) | 半導体集積回路 | |
| JPH04105077A (ja) | Ｌｓｉ回路方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |