JP2003315423A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2003315423A JP2003315423A JP2002126274A JP2002126274A JP2003315423A JP 2003315423 A JP2003315423 A JP 2003315423A JP 2002126274 A JP2002126274 A JP 2002126274A JP 2002126274 A JP2002126274 A JP 2002126274A JP 2003315423 A JP2003315423 A JP 2003315423A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- scan
- wiring
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩとプリント基板との配線チェック結果
の信頼性の向上を図る。 【解決手段】 所定の機能を実現するためのロジック回
路（３１）と、上記ロジック回路と外部との間で信号の
やり取りを可能とする複数の外部端子（６１〜６４）
と、プリント基板（２０）に実装された状態で、上記プ
リント基板の配線及びそれに結合された上記外部端子を
介して信号伝達経路が形成されるときに上記信号伝達経
路を介して伝達されるテストデータを順次シフトして外
部出力することにより当該テストデータの外部モニタを
可能とするスキャンチェーン（３２）を設け、実製品で
上記プリント基板の配線と上記外部端子との結合状態の
チェックを行えるようにすることで接続チェック結果の
信頼性の向上を達成する。
の信頼性の向上を図る。 【解決手段】 所定の機能を実現するためのロジック回
路（３１）と、上記ロジック回路と外部との間で信号の
やり取りを可能とする複数の外部端子（６１〜６４）
と、プリント基板（２０）に実装された状態で、上記プ
リント基板の配線及びそれに結合された上記外部端子を
介して信号伝達経路が形成されるときに上記信号伝達経
路を介して伝達されるテストデータを順次シフトして外
部出力することにより当該テストデータの外部モニタを
可能とするスキャンチェーン（３２）を設け、実製品で
上記プリント基板の配線と上記外部端子との結合状態の
チェックを行えるようにすることで接続チェック結果の
信頼性の向上を達成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路
（ＬＳＩ）、さらにはそれにおけるテスト技術に関す
る。
（ＬＳＩ）、さらにはそれにおけるテスト技術に関す
る。
【０００２】
【従来の技術】例えばＣＳＰ（Chip Size Package / Ch
ip Scale Package）タイプのＬＳＩのように、ＬＳＩを
プリント基板に実装した場合において、ＬＳＩの外部端
子とプリント基板との接続状況を目視によって簡単に確
認することができない場合には、そのようなＬＳＩをプ
リント基板に実装する前に、プリント基板の配線チェッ
ク専用のサンプル「ディジチェーンサンプル」という）
を用いて、プリント基板の配線チェックが行われる。こ
の場合に用いられるプリント基板は、当該ディジチェー
ンサンプルがプリント基板に実装された際に、ディジチ
ェーンサンプルにおける複数の外部端子が互いに直列接
続されるような配線構造になっている。例えばディジチ
ェーンサンプルがプリント基板に実装された際に、プリ
ント基板の配線と非接触の外部端子が存在する場合に
は、ディジチェーンサンプルにおける複数の外部端子の
直列接続経路が形成されない。従って、ディジチェーン
サンプルをプリント基板に実装することによって、プリ
ント基板における配線の電気的な接続チェックを行うこ
とができる。
ip Scale Package）タイプのＬＳＩのように、ＬＳＩを
プリント基板に実装した場合において、ＬＳＩの外部端
子とプリント基板との接続状況を目視によって簡単に確
認することができない場合には、そのようなＬＳＩをプ
リント基板に実装する前に、プリント基板の配線チェッ
ク専用のサンプル「ディジチェーンサンプル」という）
を用いて、プリント基板の配線チェックが行われる。こ
の場合に用いられるプリント基板は、当該ディジチェー
ンサンプルがプリント基板に実装された際に、ディジチ
ェーンサンプルにおける複数の外部端子が互いに直列接
続されるような配線構造になっている。例えばディジチ
ェーンサンプルがプリント基板に実装された際に、プリ
ント基板の配線と非接触の外部端子が存在する場合に
は、ディジチェーンサンプルにおける複数の外部端子の
直列接続経路が形成されない。従って、ディジチェーン
サンプルをプリント基板に実装することによって、プリ
ント基板における配線の電気的な接続チェックを行うこ
とができる。
【０００３】尚、ＣＳＰタイプのＬＳＩについて記載さ
れた文献の例としては、特許公開２０００−１５０６９
７号公報がある。
れた文献の例としては、特許公開２０００−１５０６９
７号公報がある。
【０００４】
【発明が解決しようとする課題】ディジチェーンサンプ
ルは、外形形状の点では実製品と同じではあるが、パッ
ケージに内蔵されるチップは、基本的には隣接する外部
端子同士を導通させるための配線層が形成されているだ
けであるため、チップそれ自体は実製品と大幅に異な
る。このため、ディジチェーンサンプルを使用した場合
の配線チェックの結果は信頼性の点で十分とはいえな
い。配線チェック結果の信頼性の点から実チップを用い
るのが望ましいが、実チップでは、隣接する外部端子同
士を導通させるための配線が無いため、ディジチェーン
サンプルを用いた場合のような配線チェックは不可能と
される。
ルは、外形形状の点では実製品と同じではあるが、パッ
ケージに内蔵されるチップは、基本的には隣接する外部
端子同士を導通させるための配線層が形成されているだ
けであるため、チップそれ自体は実製品と大幅に異な
る。このため、ディジチェーンサンプルを使用した場合
の配線チェックの結果は信頼性の点で十分とはいえな
い。配線チェック結果の信頼性の点から実チップを用い
るのが望ましいが、実チップでは、隣接する外部端子同
士を導通させるための配線が無いため、ディジチェーン
サンプルを用いた場合のような配線チェックは不可能と
される。
【０００５】本発明の目的は、ＬＳＩとプリント基板と
の配線チェック結果の信頼性の向上を図るための技術を
提供することにある。
の配線チェック結果の信頼性の向上を図るための技術を
提供することにある。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００８】すなわち、所定の機能を実現するためのロ
ジック回路と、上記ロジック回路と外部との間で信号の
やり取りを可能とする複数の外部端子とを含んで半導体
集積回路が構成されるとき、プリント基板に実装された
状態で、上記プリント基板の配線及びそれに結合された
上記外部端子を介して信号伝達経路が形成されるとき、
上記信号伝達経路を介して伝達されるテストデータを順
次シフトして外部出力することにより当該テストデータ
の外部モニタを可能とするスキャンチェーンを設ける。
ジック回路と、上記ロジック回路と外部との間で信号の
やり取りを可能とする複数の外部端子とを含んで半導体
集積回路が構成されるとき、プリント基板に実装された
状態で、上記プリント基板の配線及びそれに結合された
上記外部端子を介して信号伝達経路が形成されるとき、
上記信号伝達経路を介して伝達されるテストデータを順
次シフトして外部出力することにより当該テストデータ
の外部モニタを可能とするスキャンチェーンを設ける。
【０００９】上記の手段によれば、スキャンチェーン
は、上記プリント基板の配線及びそれに結合された上記
外部端子を介して信号伝達経路が形成されるとき、上記
信号伝達経路を介して伝達されるテストデータを順次シ
フトして外部出力する。これにより、上記プリント基板
の配線と上記外部端子との結合状態のチェックが可能と
される。上記半導体集積回路は、所定の機能を実現する
ためのロジック回路と、上記ロジック回路と外部との間
で信号のやり取りを可能とする複数の外部端子とを含む
実製品とされ、この実製品で上記プリント基板の配線と
上記外部端子との結合状態のチェックを行うようにして
おり、配線チェック専用のディジチェーンサンプルを使
用した場合の配線チェックの結果に比べて配線チェック
結果の信頼性の向上を達成する。
は、上記プリント基板の配線及びそれに結合された上記
外部端子を介して信号伝達経路が形成されるとき、上記
信号伝達経路を介して伝達されるテストデータを順次シ
フトして外部出力する。これにより、上記プリント基板
の配線と上記外部端子との結合状態のチェックが可能と
される。上記半導体集積回路は、所定の機能を実現する
ためのロジック回路と、上記ロジック回路と外部との間
で信号のやり取りを可能とする複数の外部端子とを含む
実製品とされ、この実製品で上記プリント基板の配線と
上記外部端子との結合状態のチェックを行うようにして
おり、配線チェック専用のディジチェーンサンプルを使
用した場合の配線チェックの結果に比べて配線チェック
結果の信頼性の向上を達成する。
【００１０】また、プリント基板に実装された状態で、
上記プリント基板の配線及びそれに結合された上記外部
端子を介して形成された信号伝達経路を介して伝達され
るテストデータを順次シフトして外部出力することによ
り、上記プリント基板の配線と上記外部端子との結合状
態の外部モニタを可能とするディジチェーンモードと、
上記外部端子の論理状態を順次シフトして外部出力する
ことにより上記外部端子の論理状態の外部モニタを可能
とするバウンダリスキャンモードとを実現可能なスキャ
ンチェーンを設けることができる。
上記プリント基板の配線及びそれに結合された上記外部
端子を介して形成された信号伝達経路を介して伝達され
るテストデータを順次シフトして外部出力することによ
り、上記プリント基板の配線と上記外部端子との結合状
態の外部モニタを可能とするディジチェーンモードと、
上記外部端子の論理状態を順次シフトして外部出力する
ことにより上記外部端子の論理状態の外部モニタを可能
とするバウンダリスキャンモードとを実現可能なスキャ
ンチェーンを設けることができる。
【００１１】このとき、上記プリント基板の配線及びそ
れに結合された上記外部端子を含む信号伝達経路を上記
スキャン経路に含めることで上記ディジチェーンモード
を形成し、上記プリント基板の配線及びそれに結合され
た上記外部端子を含む信号伝達経路を上記スキャン経路
から外すことで上記バウンダリスキャンモードを形成す
るマルチプレクサを設けることができる。さらに、ホス
トシステムから供給される信号に基づいて上記マルチプ
レクサの動作制御信号を形成するコントローラを設ける
ことができる。
れに結合された上記外部端子を含む信号伝達経路を上記
スキャン経路に含めることで上記ディジチェーンモード
を形成し、上記プリント基板の配線及びそれに結合され
た上記外部端子を含む信号伝達経路を上記スキャン経路
から外すことで上記バウンダリスキャンモードを形成す
るマルチプレクサを設けることができる。さらに、ホス
トシステムから供給される信号に基づいて上記マルチプ
レクサの動作制御信号を形成するコントローラを設ける
ことができる。
【００１２】
【発明の実施の形態】図１には本発明にかかる半導体集
積回路の一例であるマイクロコンピュータを実装して成
るボードシステムが示される。
積回路の一例であるマイクロコンピュータを実装して成
るボードシステムが示される。
【００１３】このボードシステム１は、特に制限されな
いが、信号配線が形成されたプリント基板２００にマイ
クロコンピュータ２０１，２０２が実装されて成る。
いが、信号配線が形成されたプリント基板２００にマイ
クロコンピュータ２０１，２０２が実装されて成る。
【００１４】マイクロコンピュータ２０１，２０２は、
それぞれ内部ロジック３１，４１と、対応する内部ロジ
ック３１，４１の動作テストや、外部配線との接続状態
のチェックを可能とするためのスキャンチェーン３２，
４２と、このスキャンチェーン３２，４２の動作を制御
するためのテストアクセスポート（「ＴＡＰ」と略記す
る）コントローラ２０３，２０４を含み、公知の半導体
集積回路製造技術により単結晶シリコン基板などの一つ
の半導体基板に実チップとして形成されている。上記ス
キャンチェーン３２，４２は、それぞれクロック信号に
同期してテストデータを順次スキャン可能な複数のスキ
ャン回路９１〜１０６を含んで成る。
それぞれ内部ロジック３１，４１と、対応する内部ロジ
ック３１，４１の動作テストや、外部配線との接続状態
のチェックを可能とするためのスキャンチェーン３２，
４２と、このスキャンチェーン３２，４２の動作を制御
するためのテストアクセスポート（「ＴＡＰ」と略記す
る）コントローラ２０３，２０４を含み、公知の半導体
集積回路製造技術により単結晶シリコン基板などの一つ
の半導体基板に実チップとして形成されている。上記ス
キャンチェーン３２，４２は、それぞれクロック信号に
同期してテストデータを順次スキャン可能な複数のスキ
ャン回路９１〜１０６を含んで成る。
【００１５】ボードシステム１には、そのテストのため
にホストシステム１０が結合される。ホストシステム１
０は、特に制限されないが、ボードシステム１に供給す
るためのテストデータを作成するテストデータ作成ツー
ル１１と、ボードシステム１のテスト結果を解析するた
めのテスト結果解析ツール１２とを含む。ホストシステ
ム１０からは、テストデータＴＤ、テストクロック信号
（ＴＣＫ）、テストモードセレクト信号（ＴＭＳ）が出
力される。テストクロック信号（ＴＣＫ）、テストモー
ドセレクト信号（ＴＭＳ）はマイクロコンピュータ２０
１，２０２へ伝達される。テストデータ作成ツール１１
によって作成されたテストデータＴＤは、シリアル形式
でスキャンチェーン３２のスキャン入力端子３３に伝達
される。スキャンチェーン３２のスキャン出力端子３４
が次段のスキャンチェーン４２のスキャン入力端子４３
に結合されることにより、シリアル形式でスキャンチェ
ーン３２のデータを次段のスキャンチェーン４２へ伝達
することができる。スキャンチェーン４２のスキャン出
力端子４４がホストシステム１０に結合されることによ
り、スキャンチェーン４２から出力されたテストデータ
ＴＤをホストシステム１０へ伝達することができる。ス
キャンチェーン４２の出力データはテスト結果解析ツー
ル１２によって解析される。ＴＡＰコントローラ２０３
は、ホストシステム１０からのテストクロック（ＴＣ
Ｋ）に同期して、スキャンチェーン３２の動作を制御す
る。ＴＡＰコントローラ２０４は、ホストシステム１０
からのテストクロック（ＴＣＫ）に同期して、スキャン
チェーン４２の動作を制御する。ＴＡＰコントローラ２
０３，２０４のステートには、データの取り込み、シフ
ト、及び更新などがあり、それらはホストシステム１０
からのテストモードセレクト（ＴＭＳ）によって選択さ
れる。また、このマイクロコンピュータ２０１，２０２
においては、上記スキャンチェーン３２，４２のテスト
状態を、ディジチェーンモードとバウンダリスキャンモ
ードとに切り換えることができる。この切り換えは、特
に制限されないが、ホストシステム１０から供給される
ディジチェーンモードセレクト信号ＤＳＥＬの論理によ
って可能とされる。例えばマイクロコンピュータ２０
１，２０２は、ディジチェーンモードセレクト信号ＤＳ
ＥＬの入力端子を有し、この入力端子に与えられるディ
ジチェーンモードセレクト信号ＤＳＥＬがハイレベルの
場合にディジチェーンモードが設定され、上記ディジチ
ェーンモードセレクト信号ＤＳＥＬがローレベルの場合
にバウンダリスキャンモードが設定される。ディジチェ
ーンモードでは、プリント基板２０の配線とマイクロコ
ンピュータ２０１，２０２の外部端子との接続チェック
を行うことができ、バウンダリスキャンモードでは、マ
イクロコンピュータ２０１，２０２にける全ての外部端
子の論理をチェックすることができる。マイクロコンピ
ュータ２０１，２０２は、特に制限されないが、ＣＳＰ
タイプとされ、互いに同一構成とされるため、以下の説
明では、主としてマイクロコンピュータ２０１について
のみ詳述する。
にホストシステム１０が結合される。ホストシステム１
０は、特に制限されないが、ボードシステム１に供給す
るためのテストデータを作成するテストデータ作成ツー
ル１１と、ボードシステム１のテスト結果を解析するた
めのテスト結果解析ツール１２とを含む。ホストシステ
ム１０からは、テストデータＴＤ、テストクロック信号
（ＴＣＫ）、テストモードセレクト信号（ＴＭＳ）が出
力される。テストクロック信号（ＴＣＫ）、テストモー
ドセレクト信号（ＴＭＳ）はマイクロコンピュータ２０
１，２０２へ伝達される。テストデータ作成ツール１１
によって作成されたテストデータＴＤは、シリアル形式
でスキャンチェーン３２のスキャン入力端子３３に伝達
される。スキャンチェーン３２のスキャン出力端子３４
が次段のスキャンチェーン４２のスキャン入力端子４３
に結合されることにより、シリアル形式でスキャンチェ
ーン３２のデータを次段のスキャンチェーン４２へ伝達
することができる。スキャンチェーン４２のスキャン出
力端子４４がホストシステム１０に結合されることによ
り、スキャンチェーン４２から出力されたテストデータ
ＴＤをホストシステム１０へ伝達することができる。ス
キャンチェーン４２の出力データはテスト結果解析ツー
ル１２によって解析される。ＴＡＰコントローラ２０３
は、ホストシステム１０からのテストクロック（ＴＣ
Ｋ）に同期して、スキャンチェーン３２の動作を制御す
る。ＴＡＰコントローラ２０４は、ホストシステム１０
からのテストクロック（ＴＣＫ）に同期して、スキャン
チェーン４２の動作を制御する。ＴＡＰコントローラ２
０３，２０４のステートには、データの取り込み、シフ
ト、及び更新などがあり、それらはホストシステム１０
からのテストモードセレクト（ＴＭＳ）によって選択さ
れる。また、このマイクロコンピュータ２０１，２０２
においては、上記スキャンチェーン３２，４２のテスト
状態を、ディジチェーンモードとバウンダリスキャンモ
ードとに切り換えることができる。この切り換えは、特
に制限されないが、ホストシステム１０から供給される
ディジチェーンモードセレクト信号ＤＳＥＬの論理によ
って可能とされる。例えばマイクロコンピュータ２０
１，２０２は、ディジチェーンモードセレクト信号ＤＳ
ＥＬの入力端子を有し、この入力端子に与えられるディ
ジチェーンモードセレクト信号ＤＳＥＬがハイレベルの
場合にディジチェーンモードが設定され、上記ディジチ
ェーンモードセレクト信号ＤＳＥＬがローレベルの場合
にバウンダリスキャンモードが設定される。ディジチェ
ーンモードでは、プリント基板２０の配線とマイクロコ
ンピュータ２０１，２０２の外部端子との接続チェック
を行うことができ、バウンダリスキャンモードでは、マ
イクロコンピュータ２０１，２０２にける全ての外部端
子の論理をチェックすることができる。マイクロコンピ
ュータ２０１，２０２は、特に制限されないが、ＣＳＰ
タイプとされ、互いに同一構成とされるため、以下の説
明では、主としてマイクロコンピュータ２０１について
のみ詳述する。
【００１６】図２には上記マイクロコンピュータ２０１
における主要部の詳細な構成例が示される。
における主要部の詳細な構成例が示される。
【００１７】外部端子６１，６３は、それぞれバッファ
８１，８３を介して信号の外部出力を可能とする。バッ
ファ８１，８３の前段にはそれぞれ対応するマルチプレ
クサ７１，７３が配置される。このマルチプレクサ７
１，７３は、ディジチェーンモードセレクト信号ＤＳＥ
Ｌがハイレベルにアサートされると、論理値“１”端子
の入力信号を選択的に対応するバッファ８１，８３に伝
達する。また、このマルチプレクサ７１，７３は、ディ
ジチェーンモードセレクト信号ＤＳＥＬがローレベルに
ネゲートされると、論理値“０”端子の入力信号を選択
的に対応するバッファ８１，８３に伝達する。
８１，８３を介して信号の外部出力を可能とする。バッ
ファ８１，８３の前段にはそれぞれ対応するマルチプレ
クサ７１，７３が配置される。このマルチプレクサ７
１，７３は、ディジチェーンモードセレクト信号ＤＳＥ
Ｌがハイレベルにアサートされると、論理値“１”端子
の入力信号を選択的に対応するバッファ８１，８３に伝
達する。また、このマルチプレクサ７１，７３は、ディ
ジチェーンモードセレクト信号ＤＳＥＬがローレベルに
ネゲートされると、論理値“０”端子の入力信号を選択
的に対応するバッファ８１，８３に伝達する。
【００１８】外部端子６２，６４は、プリント基板２０
から伝達された信号をそれぞれ対応するバッファ８２，
８４に伝達することによって外部信号の取り込みを可能
とする。バッファ８２，８４の後段には、それぞれ対応
するマルチプレクサ７１，７３が配置される。マルチプ
レクサ７２，７４は、ディジチェーンモードセレクト信
号ＤＳＥＬがハイレベルにアサートされると、論理値
“１”端子の入力信号を選択的に対応するシフトレジス
タ９２２，９４２に伝達する。また、このマルチプレク
サ７２，７４は、ディジチェーンモードセレクト信号Ｄ
ＳＥＬがローレベルにネゲートされると論理値“０”端
子の入力信号を選択的に対応するシフトレジスタ９２
２，９４２に伝達する。
から伝達された信号をそれぞれ対応するバッファ８２，
８４に伝達することによって外部信号の取り込みを可能
とする。バッファ８２，８４の後段には、それぞれ対応
するマルチプレクサ７１，７３が配置される。マルチプ
レクサ７２，７４は、ディジチェーンモードセレクト信
号ＤＳＥＬがハイレベルにアサートされると、論理値
“１”端子の入力信号を選択的に対応するシフトレジス
タ９２２，９４２に伝達する。また、このマルチプレク
サ７２，７４は、ディジチェーンモードセレクト信号Ｄ
ＳＥＬがローレベルにネゲートされると論理値“０”端
子の入力信号を選択的に対応するシフトレジスタ９２
２，９４２に伝達する。
【００１９】内部ロジック３１は、スキャン回路９１，
９３を介して信号の外部出力が可能とされ、また、スキ
ャン回路９２，９４を介して外部信号の取り込みが可能
とされる。
９３を介して信号の外部出力が可能とされ、また、スキ
ャン回路９２，９４を介して外部信号の取り込みが可能
とされる。
【００２０】スキャン回路９１〜９４は、データ取り込
みのためのデータ入力端子ＩＮ、データ出力のためのデ
ータ出力端子ＯＵＴ、テストデータを取り込むためのテ
ストデータ入力端子ＴＤｉ、テストデータを出力するた
めのテストデータ出力端子ＴＤｏを有する。スキャン回
路９１〜９４は互いに同一構成とされ、そのうちの一つ
であるスキャン回路９１の構成例が図２に示される。特
に制限されないが、スキャン回路９１は、マルチプレク
サ９０１，９０４、及びフリップフロップ（ＦＦ）回路
９０２，９０３を含んで成る。マルチプレクサ９１０
は、入力端子ＩＮに伝達されたデータと、テストデータ
入力端子ＴＤｉに伝達されたデータとを、ＴＡＰコント
ローラ２０３から供給されるインプットモード制御信号
ＩＭＣＯＮに基づいて選択的に後段のフリップフロップ
回路９０２へ伝達する。マルチプレクサ９０１によって
入力端子ＩＮが選択された場合、この入力端子ＩＮを介
して伝達されたデータがフリップフロップ回路９０２に
保持される。また、マルチプレクサ９０１によってテス
トデータ入力端子ＴＤｉが選択された場合、このテスト
データ入力端子ＴＤｉを介して伝達されたテストデータ
がフリップフロップ回路９０２に保持される。フリップ
フロップ回路９０２の出力データは、後段のフリップフ
ロップ回路９０３に保持される。マルチプレクサ９０４
によって入力端子ＩＮが選択された場合、この入力端子
ＩＮを介して伝達されたデータが出力端子ＯＵＴを介し
て出力される。マルチプレクサ９０４によってフリップ
フロップ回路９０３の出力端子が選択された場合、この
フリップフロップ回路９０３の出力データが出力端子Ｏ
ＵＴを介して出力される。マルチプレクサ９０１とフリ
ップフロップ回路９０２とによってシフトレジスタが形
成され、マルチプレクサ９０１によってテストデータ入
力端子ＴＤｉが選択された場合にはこのテストデータ入
力端子ＴＤｉ介してスキャンインが可能とされ、テスト
データ出力端子ＴＤｏを介してスキャンアウトが可能と
される。上記フリップフロップ回路９０１，９０３は、
テストクロック信号ＴＣＫに同期動作される。
みのためのデータ入力端子ＩＮ、データ出力のためのデ
ータ出力端子ＯＵＴ、テストデータを取り込むためのテ
ストデータ入力端子ＴＤｉ、テストデータを出力するた
めのテストデータ出力端子ＴＤｏを有する。スキャン回
路９１〜９４は互いに同一構成とされ、そのうちの一つ
であるスキャン回路９１の構成例が図２に示される。特
に制限されないが、スキャン回路９１は、マルチプレク
サ９０１，９０４、及びフリップフロップ（ＦＦ）回路
９０２，９０３を含んで成る。マルチプレクサ９１０
は、入力端子ＩＮに伝達されたデータと、テストデータ
入力端子ＴＤｉに伝達されたデータとを、ＴＡＰコント
ローラ２０３から供給されるインプットモード制御信号
ＩＭＣＯＮに基づいて選択的に後段のフリップフロップ
回路９０２へ伝達する。マルチプレクサ９０１によって
入力端子ＩＮが選択された場合、この入力端子ＩＮを介
して伝達されたデータがフリップフロップ回路９０２に
保持される。また、マルチプレクサ９０１によってテス
トデータ入力端子ＴＤｉが選択された場合、このテスト
データ入力端子ＴＤｉを介して伝達されたテストデータ
がフリップフロップ回路９０２に保持される。フリップ
フロップ回路９０２の出力データは、後段のフリップフ
ロップ回路９０３に保持される。マルチプレクサ９０４
によって入力端子ＩＮが選択された場合、この入力端子
ＩＮを介して伝達されたデータが出力端子ＯＵＴを介し
て出力される。マルチプレクサ９０４によってフリップ
フロップ回路９０３の出力端子が選択された場合、この
フリップフロップ回路９０３の出力データが出力端子Ｏ
ＵＴを介して出力される。マルチプレクサ９０１とフリ
ップフロップ回路９０２とによってシフトレジスタが形
成され、マルチプレクサ９０１によってテストデータ入
力端子ＴＤｉが選択された場合にはこのテストデータ入
力端子ＴＤｉ介してスキャンインが可能とされ、テスト
データ出力端子ＴＤｏを介してスキャンアウトが可能と
される。上記フリップフロップ回路９０１，９０３は、
テストクロック信号ＴＣＫに同期動作される。
【００２１】尚、他のスキャン回路９２〜１０６も同様
に構成される。
に構成される。
【００２２】上記の構成において、バウンダリスキャン
は次のように行われる。
は次のように行われる。
【００２３】ディジチェーンモードセレクト信号ＤＳＥ
Ｌがローレベルにネゲートされた状態では、図２に示さ
れるマルチプレクサ７１〜７４は論理値“０”端子の入
力データを選択的に後段回路へ伝達する。例えばスキャ
ン回路９１の出力端子ＯＵＴからの出力データがマルチ
プレクサ７１を介して出力バッファ８１へ伝達可能とさ
れ、スキャン回路９１のテストデータ出力端子ＴＤｏか
らの出力データがマルチプレクサ７２を介してスキャン
回路９２のテストデータ入力端子ＴＤｉへ伝達可能とさ
れる。また、スキャン回路９３の出力端子ＯＵＴからの
出力データがマルチプレクサ７３を介して出力バッファ
８３へ伝達可能とされ、スキャン回路９３のテストデー
タ出力端子ＴＤｏからの出力データがマルチプレクサ７
４を介してスキャン回路９４のテストデータ入力端子Ｔ
Ｄｉへ伝達可能とされる。このディジチェーンモードに
おいては、スキャン回路９１〜１０６の入力端子ＩＮか
ら入力されたデータを、マルチプレクサ９０１を介して
フリップフロップ回路９０２に取り込んだり、このフリ
ップフロップ回路９０２に取り込まれたデータをスキャ
ンチェーン３２，４２を介してホストシステム１０に取
り込むことができる。
Ｌがローレベルにネゲートされた状態では、図２に示さ
れるマルチプレクサ７１〜７４は論理値“０”端子の入
力データを選択的に後段回路へ伝達する。例えばスキャ
ン回路９１の出力端子ＯＵＴからの出力データがマルチ
プレクサ７１を介して出力バッファ８１へ伝達可能とさ
れ、スキャン回路９１のテストデータ出力端子ＴＤｏか
らの出力データがマルチプレクサ７２を介してスキャン
回路９２のテストデータ入力端子ＴＤｉへ伝達可能とさ
れる。また、スキャン回路９３の出力端子ＯＵＴからの
出力データがマルチプレクサ７３を介して出力バッファ
８３へ伝達可能とされ、スキャン回路９３のテストデー
タ出力端子ＴＤｏからの出力データがマルチプレクサ７
４を介してスキャン回路９４のテストデータ入力端子Ｔ
Ｄｉへ伝達可能とされる。このディジチェーンモードに
おいては、スキャン回路９１〜１０６の入力端子ＩＮか
ら入力されたデータを、マルチプレクサ９０１を介して
フリップフロップ回路９０２に取り込んだり、このフリ
ップフロップ回路９０２に取り込まれたデータをスキャ
ンチェーン３２，４２を介してホストシステム１０に取
り込むことができる。
【００２４】次に、ディジチェーンモードについて説明
する。
する。
【００２５】ディジチェーンモードによる配線チェック
が行われる場合、マイクロコンピュータ２０１，２０２
は実製品とされるが、それが実装されるプリント基板２
０は、接続チェック専用とされ、マイクロコンピュータ
の互いに隣接する外部端子同士がプリント基板２０にお
ける配線パターンによって結合されるようになってい
る。例えば、図２に示される例では、マイクロコンピュ
ータ３２の外部端子６１と、それに隣接する外部端子６
２とが、プリント基板２０の配線パターン５１によって
結合され、マイクロコンピュータ３２の外部端子６３
と、それに隣接する外部端子６４とが、プリント基板２
０の配線パターン５２によって結合されるようになって
いる。
が行われる場合、マイクロコンピュータ２０１，２０２
は実製品とされるが、それが実装されるプリント基板２
０は、接続チェック専用とされ、マイクロコンピュータ
の互いに隣接する外部端子同士がプリント基板２０にお
ける配線パターンによって結合されるようになってい
る。例えば、図２に示される例では、マイクロコンピュ
ータ３２の外部端子６１と、それに隣接する外部端子６
２とが、プリント基板２０の配線パターン５１によって
結合され、マイクロコンピュータ３２の外部端子６３
と、それに隣接する外部端子６４とが、プリント基板２
０の配線パターン５２によって結合されるようになって
いる。
【００２６】ディジチェーンモードセレクト信号ＤＳＥ
Ｌがハイレベルにネゲートされた状態では、図２に示さ
れるマルチプレクサ７１〜７４は論理値“１”端子の入
力データを選択的に後段回路へ伝達する。この状態でデ
ィジチェーンモードによる配線チェックが可能とされ
る。例えばスキャン回路９１のテストデータ出力端子Ｔ
Ｄｏからの出力データがマルチプレクサ７１を介してバ
ッファ８１へ伝達可能とされ、バッファ８２の出力デー
タがマルチプレクサ７２を介してスキャン回路９２のテ
ストデータ入力端子ＴＤｉに伝達可能とされ、スキャン
回路９３のテストデータ出力端子ＴＤｏからの出力デー
タがマルチプレクサ７３を介してバッファ８３へ伝達可
能とされ、バッファ８４の出力データがマルチプレクサ
７４を介してスキャン回路９４のテストデータ入力端子
ＴＤｉに伝達可能とされる。このとき、スキャンチェー
ン３２，４２における全てのスキャン回路９１〜１０６
においては、マルチプレクサ９０１によってテストデー
タ入力端子ＴＤｉが選択的にフリップフロップ回路９０
２に結合される。
Ｌがハイレベルにネゲートされた状態では、図２に示さ
れるマルチプレクサ７１〜７４は論理値“１”端子の入
力データを選択的に後段回路へ伝達する。この状態でデ
ィジチェーンモードによる配線チェックが可能とされ
る。例えばスキャン回路９１のテストデータ出力端子Ｔ
Ｄｏからの出力データがマルチプレクサ７１を介してバ
ッファ８１へ伝達可能とされ、バッファ８２の出力デー
タがマルチプレクサ７２を介してスキャン回路９２のテ
ストデータ入力端子ＴＤｉに伝達可能とされ、スキャン
回路９３のテストデータ出力端子ＴＤｏからの出力デー
タがマルチプレクサ７３を介してバッファ８３へ伝達可
能とされ、バッファ８４の出力データがマルチプレクサ
７４を介してスキャン回路９４のテストデータ入力端子
ＴＤｉに伝達可能とされる。このとき、スキャンチェー
ン３２，４２における全てのスキャン回路９１〜１０６
においては、マルチプレクサ９０１によってテストデー
タ入力端子ＴＤｉが選択的にフリップフロップ回路９０
２に結合される。
【００２７】上記のようにマイクロコンピュータの互い
に隣接する外部端子同士がプリント基板２０における配
線パターンによって結合されるようになっているため、
ディジチェーンモードにおいては、プリント基板２０に
おける配線パターンを含んでテストデータＴＤのスキャ
ン経路が形成される。すなわち、スキャン回路９１にお
けるテストデータ入力端子ＴＤｉに入力されたテストデ
ータＴＤは、当該スキャン回路９１におけるテストデー
タ出力端子ＴＤｏ、マルチプレクサ７１、バッファ８
１、外部端子６１、配線パターン５１、外部端子６２、
バッファ８２、マルチプレクサ７２を介してスキャン回
路９２におけるテストデータ入力端子ＴＤｉに伝達され
る。そして、テストデータＴＤは、スキャン回路９２に
おけるテストデータ出力端子ＴＤｏからスキャン回路９
３におけるテストデータ入力端子ＴＤｉに伝達される。
スキャン回路９３におけるテストデータ入力端子ＴＤｉ
に入力されたテストデータＴＤは、当該スキャン回路９
３におけるテストデータ出力端子ＴＤｏ、マルチプレク
サ７７、バッファ８３、外部端子６３、配線パターン５
２、外部端子６４、バッファ８４、マルチプレクサ７４
を介してスキャン回路９４におけるテストデータ入力端
子ＴＤｉに伝達される。このようにプリント基板２０に
おける配線パターンを含んでテストデータＴＤのスキャ
ン経路が形成される結果、例えば図４に示されるような
テスト信号伝達経路が形成される。図４において、３０
２は、マイクロコンピュータ２０１の内部において、マ
ルチプレクサ７２，７３やスキャン回路９２，９３など
によって等価的に形成される信号伝達経路である。
に隣接する外部端子同士がプリント基板２０における配
線パターンによって結合されるようになっているため、
ディジチェーンモードにおいては、プリント基板２０に
おける配線パターンを含んでテストデータＴＤのスキャ
ン経路が形成される。すなわち、スキャン回路９１にお
けるテストデータ入力端子ＴＤｉに入力されたテストデ
ータＴＤは、当該スキャン回路９１におけるテストデー
タ出力端子ＴＤｏ、マルチプレクサ７１、バッファ８
１、外部端子６１、配線パターン５１、外部端子６２、
バッファ８２、マルチプレクサ７２を介してスキャン回
路９２におけるテストデータ入力端子ＴＤｉに伝達され
る。そして、テストデータＴＤは、スキャン回路９２に
おけるテストデータ出力端子ＴＤｏからスキャン回路９
３におけるテストデータ入力端子ＴＤｉに伝達される。
スキャン回路９３におけるテストデータ入力端子ＴＤｉ
に入力されたテストデータＴＤは、当該スキャン回路９
３におけるテストデータ出力端子ＴＤｏ、マルチプレク
サ７７、バッファ８３、外部端子６３、配線パターン５
２、外部端子６４、バッファ８４、マルチプレクサ７４
を介してスキャン回路９４におけるテストデータ入力端
子ＴＤｉに伝達される。このようにプリント基板２０に
おける配線パターンを含んでテストデータＴＤのスキャ
ン経路が形成される結果、例えば図４に示されるような
テスト信号伝達経路が形成される。図４において、３０
２は、マイクロコンピュータ２０１の内部において、マ
ルチプレクサ７２，７３やスキャン回路９２，９３など
によって等価的に形成される信号伝達経路である。
【００２８】上記のようにプリント基板２０における配
線パターンを含んでテストデータＴＤのスキャン経路が
形成されることにより、例えば図２において、プリント
配線５１とマイクロコンピュータ２０１の外部端子６
１，６２との関係や、プリント配線５２とマイクロコン
ピュータ２０１の外部端子６３，６４との関係に代表さ
れるように、プリント基板２０におけるプリント配線
と、マイクロコンピュータ２０１，２０２の外部端子と
の接続状態が適切であれば、ホストシステム１０からス
キャン回路９１に与えられたテストデータＴＤがスキャ
ンチェーン３２，４２を介してホストシステム１０に正
しく伝達される。それに対して、プリント基板２０にお
けるプリント配線と、マイクロコンピュータ２０１，２
０２の外部端子との結合状態に不具合があれば、ホスト
システム１０からスキャン回路９１に与えられたテスト
データＴＤがスキャンチェーン３２，４２を介してホス
トシステム１０に正しく伝達されない。従って、ホスト
システム１０においては、テスト結果解析ツール１２に
よりテストデータの解析を行うことにより、プリント基
板２０におけるプリント配線と、マイクロコンピュータ
２０１，２０２の外部端子との結合状態をチェックする
ことができる。
線パターンを含んでテストデータＴＤのスキャン経路が
形成されることにより、例えば図２において、プリント
配線５１とマイクロコンピュータ２０１の外部端子６
１，６２との関係や、プリント配線５２とマイクロコン
ピュータ２０１の外部端子６３，６４との関係に代表さ
れるように、プリント基板２０におけるプリント配線
と、マイクロコンピュータ２０１，２０２の外部端子と
の接続状態が適切であれば、ホストシステム１０からス
キャン回路９１に与えられたテストデータＴＤがスキャ
ンチェーン３２，４２を介してホストシステム１０に正
しく伝達される。それに対して、プリント基板２０にお
けるプリント配線と、マイクロコンピュータ２０１，２
０２の外部端子との結合状態に不具合があれば、ホスト
システム１０からスキャン回路９１に与えられたテスト
データＴＤがスキャンチェーン３２，４２を介してホス
トシステム１０に正しく伝達されない。従って、ホスト
システム１０においては、テスト結果解析ツール１２に
よりテストデータの解析を行うことにより、プリント基
板２０におけるプリント配線と、マイクロコンピュータ
２０１，２０２の外部端子との結合状態をチェックする
ことができる。
【００２９】上記の例によれば、以下の作用効果を得る
ことができる。
ことができる。
【００３０】（１）マイクロコンピュータ２０１，２０
２は、それぞれ所定の機能を実現するためのロジック回
路３１，４１と、上記ロジック回路３１，４１と外部と
の間で信号のやり取りを可能とする複数の外部端子６
１，６２，６３，６４，…とを含む実製品とされ、この
実製品で上記プリント基板の配線と上記外部端子との接
続状態のチェックを行うようにしているため、配線チェ
ック専用のディジチェーンサンプルを使用した場合の配
線チェックの結果に比べて配線チェック結果の信頼性の
向上を図ることができる。
２は、それぞれ所定の機能を実現するためのロジック回
路３１，４１と、上記ロジック回路３１，４１と外部と
の間で信号のやり取りを可能とする複数の外部端子６
１，６２，６３，６４，…とを含む実製品とされ、この
実製品で上記プリント基板の配線と上記外部端子との接
続状態のチェックを行うようにしているため、配線チェ
ック専用のディジチェーンサンプルを使用した場合の配
線チェックの結果に比べて配線チェック結果の信頼性の
向上を図ることができる。
【００３１】（２）スキャンチェーンが形成されること
で既にバウンダリスキャンが可能とされるＬＳＩにおい
ては、マルチプレクサ７１〜７４などを追加するだけ
で、ディジチェーンモードを簡単に実現することができ
る。
で既にバウンダリスキャンが可能とされるＬＳＩにおい
ては、マルチプレクサ７１〜７４などを追加するだけ
で、ディジチェーンモードを簡単に実現することができ
る。
【００３２】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。
【００３３】例えば、マイクロコンピュータの動作モー
ドが初期化プログラムの実行により決定される場合に
は、この初期化プログラムの実行において、ディジチェ
ーンモードやバウンダリモードの設定を行うようにして
も良い。例えば所定レジスタのフラグ設定状態により、
ディジチェーンモードセレクト信号ＤＳＥＬの論理が決
定されるものとすると、上記初期化プログラムの実行に
よって上記所定レジスタのフラグ設定を行うようにすれ
ば良い。
ドが初期化プログラムの実行により決定される場合に
は、この初期化プログラムの実行において、ディジチェ
ーンモードやバウンダリモードの設定を行うようにして
も良い。例えば所定レジスタのフラグ設定状態により、
ディジチェーンモードセレクト信号ＤＳＥＬの論理が決
定されるものとすると、上記初期化プログラムの実行に
よって上記所定レジスタのフラグ設定を行うようにすれ
ば良い。
【００３４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるマイク
ロコンピュータに適用した場合について説明したが、本
発明はそれに限定されるものではなく、各種半導体集積
回路に広く適用することができる。
なされた発明をその背景となった利用分野であるマイク
ロコンピュータに適用した場合について説明したが、本
発明はそれに限定されるものではなく、各種半導体集積
回路に広く適用することができる。
【００３５】本発明は、少なくとも複数の外部端子を含
むことを条件に適用することができる。
むことを条件に適用することができる。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００３７】すなわち、プリント基板の配線及びそれに
結合された外部端子を介して信号伝達経路が形成される
とき、上記信号伝達経路を介して伝達されるテストデー
タを順次シフトして外部出力することにより、上記プリ
ント基板の配線と上記外部端子との結合状態のチェック
が可能とされる。この半導体集積回路は、所定の機能を
実現するためのロジック回路と、上記ロジック回路と外
部との間で信号のやり取りを可能とする複数の外部端子
とを含む実製品とされ、この実製品で上記プリント基板
の配線と上記外部端子との結合状態のチェックを行うよ
うにしているため、配線チェック専用のディジチェーン
サンプルを使用した場合の配線チェックの結果に比べて
配線チェック結果の信頼性の向上を図ることができる。
結合された外部端子を介して信号伝達経路が形成される
とき、上記信号伝達経路を介して伝達されるテストデー
タを順次シフトして外部出力することにより、上記プリ
ント基板の配線と上記外部端子との結合状態のチェック
が可能とされる。この半導体集積回路は、所定の機能を
実現するためのロジック回路と、上記ロジック回路と外
部との間で信号のやり取りを可能とする複数の外部端子
とを含む実製品とされ、この実製品で上記プリント基板
の配線と上記外部端子との結合状態のチェックを行うよ
うにしているため、配線チェック専用のディジチェーン
サンプルを使用した場合の配線チェックの結果に比べて
配線チェック結果の信頼性の向上を図ることができる。
【図１】本発明にかかる半導体集積回路の一例であるマ
イクロコンピュータを搭載して成るボードシステムの構
成例ブロック図である。
イクロコンピュータを搭載して成るボードシステムの構
成例ブロック図である。
【図２】上記マイクロコンピュータにおける主要部の構
成例ブロック図である。
成例ブロック図である。
【図３】図２に示されるスキャン回路の詳細な構成例ブ
ロック図である。
ロック図である。
【図４】上記マイクロコンピュータにおいて実現される
ディジチェーンモードについての説明図である。
ディジチェーンモードについての説明図である。
１ ボードシステム
１０ ホストシステム
１１ テストデータ作成ツール
１２ テスト結果解析ツール
２０ プリント基板
３１，４１ 内部ロジック
３２，４２ スキャンチェーン
９１〜１０６ スキャン回路
２０１，２０２ マイクロコンピュータ
２０３，２０４ ＴＡＰコントローラ
９０１，９０４ マルチプレクサ
９０２，９０３ フリップフロップ回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2G014 AA01 AB59 AC18
2G132 AA20 AC14 AD15 AK07 AK14
AL11
5F038 DT02 DT03 DT06 DT10 DT15
EZ20
Claims (4)
- 【請求項１】 所定の機能を実現するためのロジック回
路と、上記ロジック回路と外部との間で信号のやり取り
を可能とする複数の外部端子とを含む半導体集積回路で
あって、 プリント基板に実装された状態で、上記プリント基板の
配線及びそれに結合された上記外部端子を介して信号伝
達経路が形成されるとき、上記信号伝達経路を介して伝
達されるテストデータを順次シフトして外部出力するこ
とにより当該テストデータの外部モニタを可能とするス
キャンチェーンを含むことを特徴とする半導体集積回
路。 - 【請求項２】 所定の機能を実現するためのロジック回
路と、上記ロジック回路と外部との間で信号のやり取り
を可能とする複数の外部端子とを含む半導体集積回路で
あって、 プリント基板に実装された状態で、上記プリント基板の
配線及びそれに結合された上記外部端子を介して形成さ
れた信号伝達経路を介して伝達されるテストデータを順
次シフトして外部出力することにより、上記プリント基
板の配線と上記外部端子との結合状態の外部モニタを可
能とするディジチェーンモードと、上記外部端子の論理
状態を順次シフトして外部出力することにより上記外部
端子の論理状態の外部モニタを可能とするバウンダリス
キャンモードと、を実現可能なスキャンチェーンを含む
ことを特徴とする半導体集積回路。 - 【請求項３】 上記プリント基板の配線及びそれに結合
された上記外部端子を含む信号伝達経路を上記スキャン
チェーンによって形成されるスキャン経路に含めること
で上記ディジチェーンモードを形成し、上記プリント基
板の配線及びそれに結合された上記外部端子を含む信号
伝達経路を上記スキャン経路から外すことで上記バウン
ダリスキャンモードを形成するマルチプレクサを含む請
求項２記載の半導体集積回路。 - 【請求項４】 上記プリント基板の外部に配置されたホ
ストシステムから供給される信号に基づいて上記マルチ
プレクサの動作制御信号を形成するコントローラを含む
請求項３記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002126274A JP2003315423A (ja) | 2002-04-26 | 2002-04-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002126274A JP2003315423A (ja) | 2002-04-26 | 2002-04-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003315423A true JP2003315423A (ja) | 2003-11-06 |
Family
ID=29540738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002126274A Withdrawn JP2003315423A (ja) | 2002-04-26 | 2002-04-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003315423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837027B2 (en) | 2014-12-26 | 2017-12-05 | Synaptics Japan Gk | Semiconductor device |
-
2002
- 2002-04-26 JP JP2002126274A patent/JP2003315423A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837027B2 (en) | 2014-12-26 | 2017-12-05 | Synaptics Japan Gk | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5138201B2 (ja) | ２相クロック制御によるタイミング競合バウンダリスキャンレジスタを用いないシフトレジスタ | |
| JP4012577B2 (ja) | バウンダリスキャン素子及びこれを用いた通信装置 | |
| WO2007010493A3 (en) | Testable integrated circuit, system in package and test instruction set | |
| US7743278B2 (en) | Test access control for plural processors of an integrated circuit | |
| JP2006220515A (ja) | Ｊｔａｇ試験方式 | |
| US5786703A (en) | Method and device for testing of an integrated circuit | |
| US6519728B2 (en) | Semiconductor integrated circuit having test circuit | |
| JP2002131390A5 (ja) | ||
| US20050172191A1 (en) | Method and apparatus for transferring hidden signals in a boundary scan test interface | |
| JP2003315423A (ja) | 半導体集積回路 | |
| US7096398B1 (en) | Distributed test control architecture | |
| JP2002373086A (ja) | 半導体集積回路 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JP4278360B2 (ja) | マルチチップパッケージｌｓｉのテスト回路 | |
| JPWO2008053526A1 (ja) | プリント板接続試験装置および方法 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| KR100622143B1 (ko) | 입출력 포트의 다중화 장치 | |
| US6973606B2 (en) | Partially distributed control mechanism for scanout incorporating flexible debug triggering | |
| JP4525125B2 (ja) | マルチチップ型半導体装置 | |
| JP2007114163A (ja) | マルチチップパッケージｌｓｉ | |
| JPH04128666A (ja) | 半導体集積回路 | |
| KR20040057495A (ko) | 테스트 보드 시스템 및 입출력 신호선 분할을 통한 범프형식의 ｊｔａｇ 테스트 방법 | |
| JP2002236142A (ja) | バウンダリスキャンテスト回路 | |
| JP2001051019A (ja) | バウンダリスキャンセル回路 | |
| JP2001235513A (ja) | 半導体集積回路装置及びそのテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |