JPH04281691A - デジタル信号処理回路の自己診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタル化テレビジ
ョンカメラ等に好適な、デジタル信号処理回路の自己診
断装置に関する。

【０００２】

【従来の技術】従来のテレビジョンカメラは、例えば図
３に示すように、撮像部１０，映像信号処理部２０，制
御部３０から主として構成される。撮像部１０の撮像素
子（ＣＣＤ）１１の出力が、撮像信号処理回路１２にお
いて、Ｒ，Ｇ，Ｂの３原色映像信号に変換されて、映像
信号処理部２０に供給される。

【０００３】映像信号処理部２０のプリプロセス回路２
１では、３原色信号Ｒ，Ｇ，Ｂのシェーディング補正や
、クリップレベルの調整などが行なわれ、プロセス回路
２２のマスク処理部２２ｍでは、ポートレート撮影の場
合の肌色調整などの処理が行なわれると共に、イメージ
・エンハンサ部２２ｉでは、輪郭強調などの信号処理が
行なわれる。また、輪郭強調などのための遅延線２３が
、プリプロセス回路２１とプロセス回路２２の間に接続
される。一方、エンコード回路２４においては、上述の
ようなプロセス処理を施された３原色信号Ｒ，Ｇ，Ｂか
ら、輝度信号処理部２４ｙと色信号処理部２４ｃとによ
り、複合映像信号、いわゆるコンポジット信号ＣＭＳや
、輝度信号Ｙと色差信号Ｒ−Ｙ，Ｂ−Ｙから成る、いわ
ゆるコンポネント信号などが形成される。

【０００４】制御部３０は、システム制御回路３１，操
作キー３２に代表される制御パネルと、同期系及び色同
期系の各種タイミング信号Ｓｔｓ及びＳｔｃを発生する
タイミング信号発生回路３３を備える。このタイミング
信号Ｓｔｓ及びＳｔｃは、映像信号処理部２０の各回路
２１〜２３にそれぞれ供給される。

【０００５】

【発明が解決しようとする課題】前述のようなテレビジ
ョンカメラでは、アナログ信号処理のため、例えば、ポ
ートレートの肌色のように、微妙な調整が必要な場合、
ややもすれば、調整状態のばらつきが発生しやすく、カ
メラ毎に肌色が微妙に異なるというような問題があった
。

【０００６】ところで、近時、回路技術，半導体技術の
進展は著しく、前出図３に示すような映像信号処理部の
デジタル化・集積回路化が可能となった。これにより、
数個の大規模集積回路（ＬＳＩ）を用い、デジタル信号
処理することによって、アナログ信号処理に起因する、
前述のような調整状態のばらつきの問題は解消される。

【０００７】一般に、各信号処理回路を搭載したＬＳＩ
は、試験用の冶具に取り付けられ、所定の試験に合格し
たものだけが印刷配線板に実装される。ＬＳＩ単体の試
験には、例えば、スキャンパス試験法が用いられ、テス
トモードにおいて、適宜設定の入力データを外部から供
給すると共に、出力データを観測して、良否が判定され
る。

【０００８】ところが、試験済みのＬＳＩが実装された
印刷配線板を使用して、前述のようなデジタル映像信号
処理回路を構成した場合でも、例えば、半田による配線
パターン間の橋絡（いわゆるブリッジ）や、コネクタの
接触不良など、実際に動作させなければ判らないような
、種々の原因による故障が発生して、正常に動作しない
ことがある。

【０００９】故障が発生した場合、その原因の究明には
、前述のような映像信号処理回路を逐一調べなければな
らないが、デジタル化及びＬＳＩ化により、回路構成が
複雑かつ細密になっているため、故障箇所の発見が一層
困難になるという問題が生ずる。

【００１０】かかる点に鑑み、この発明の目的は、縦続
接続された複数のデジタル信号処理回路の実働中に、所
望のデジタル信号処理部に対して所定の試験を行なうこ
とができて、故障箇所を容易に発見することができる、
デジタル信号処理回路の自己診断装置を提供するところ
にある。

【００１１】

【課題を解決するための手段】第１のこの発明は、入力
側及び出力側にそれぞれスキャンパス手段４２１，５２
１，６２１；４２２，５２２，６２２を伴う複数のデジ
タル信号処理部１１０，２１０，３１０が縦続に接続さ
れたデジタル信号処理回路の自己診断装置であって、複
数のデジタル信号処理部の入力側及び出力側のスキャン
パス手段をそれぞれバイパスするように接続し得る複数
の接続切換え手段４５１，５５１，６５１を設け、この
複数の接続切換え手段中、所望の一つ（５５１）を非バ
イパス状態とすると共に、他（４５１，６５１）を全て
バイパス状態として、非バイパス状態の接続切換え手段
に対応するデジタル信号処理部（２１０）の動作状態を
判別するようにしたデジタル信号処理回路の自己診断装
置である。

【００１２】第２のこの発明は、入力側及び出力側にそ
れぞれスキャンパス手段を伴う複数のデジタル信号処理
部が縦続に接続されたデジタル信号処理回路の自己診断
装置であって、複数のデジタル信号処理部の出力側のス
キャンパス手段（５２２）の動作タイミングをそれぞれ
制御する複数のタイミング制御手段（５３４）を設ける
と共に、この複数のタイミング制御手段に対応して、そ
れぞれ所定の基準タイミング信号ＨＤ，ＣＫを計数する
複数の計数手段（５６１）を設け、所望のデジタル信号
処理部（２１０）に所定のデータを供給すると共に、当
該デジタル信号処理部にそれぞれ対応するタイミング制
御手段を計数手段の出力により制御して、当該デジタル
信号処理部の出力側のスキャンパス手段から所望のタイ
ミングで所定のデータに対応する出力データを得て、こ
の出力データに基づいて、当該デジタル信号処理部の動
作状態を判別するようにしたデジタル信号処理回路の自
己診断装置である。

【００１３】

【作用】かかる構成によれば、縦続接続された複数のデ
ジタル信号処理回路の実働中に、所望のデジタル信号処
理部に対して所定の試験が行なわれて、故障箇所が容易
に発見される。

【００１４】

【実施例】以下、図１及び図２を参照しながら、この発
明によるデジタル信号処理回路の自己診断装置をテレビ
ジョンカメラの映像信号処理部に適用した実施例につい
て説明する。この発明の一実施例の全体の構成を図１に
示し、要部の構成を図２に示す。この図１において、前
出図３に対応する部分には同一の符号を付して重複説明
を省略する。

【００１５】図１において、１００，２００，３００は
、それぞれＬＳＩであって、前述のようなプリプロセス
回路，プロセス回路，エンコード回路が、それぞれデジ
タル化されて搭載される。４００，５００，６００はテ
スト回路であって、プリプロセス回路１１０，プロセス
回路２１０，エンコード回路３１０にそれぞれ対応し、
各ＬＳＩ１００，２００，３００に搭載される。また、
７１は診断用のマイクロプロセッサ（ＭＰＵ）であって
、バス７２を介して、各テスト回路４００，５００，６
００と接続される。

【００１６】テスト回路４００及び６００は、プリプロ
セス回路１１０及びエンコード回路３１０の入力側，出
力側に配設された各１対のシフトレジスタ４２１，４２
２；６２１，６２２を含み、テスト回路５００は、プロ
セス回路２１０の入力側，出力側に配設された１対のシ
フトレジスタ５２１，５２２と、遅延線２３からの信号
が供給されるシフトレジスタ５２３とを含む。

【００１７】この実施例では、先行デジタル信号処理回
路（例えば１１０）の出力側のシフトレジスタ（例えば
４２２）と、後続デジタル信号処理回路（例えば２１０
）の入力側のシフトレジスタ（例えば５２１）がそれぞ
れ同一構成とされる。これらのシフトレジスタ４２１〜
６２２は、それぞれ並列入力・出力が可能であり、全て
が直列に接続されて、スキャンパスが形成される。

【００１８】図２に示すように、各デジタル信号処理回
路（例えば２１０）の出力側シフトレジスタ（例えば５
２２）は、それぞれ１０ビットのシフトレジスタ５２２
ｒ，５２２ｇ，５２２ｂが直列に接続されて構成される
。　　シフトレジスタ５２２ｒ，５２２ｇ，５２２ｂに
は、テスト回路５００に含まれる、モード切換回路５０
１及びタイミング制御回路５３４から、モード切換信号
ＭＤと、テスト用の各種タイミング制御信号ＰＴ，ＴＣ
，ＴＥとがそれぞれ供給される。

【００１９】図１において、Ａ−Ｄ変換器（図示を省略
）とシフトレジスタ４２１とを介して、撮像部１０（図
３参照）からの３原色信号（本線信号）Ｒ，Ｇ，Ｂにそ
れぞれ対応する、例えば１０ビットパラレルの本線デー
タがプリプロセス回路１１０に供給される。プリプロセ
ス回路１１０からの本線データ出力（Ｒ，Ｇ，Ｂ）が、
同一構成のシフトレジスタ４２２，５２１を介して、プ
ロセス回路２１０に供給されると共に、本線から分岐さ
れたＲ，Ｇの各データが、遅延線２３とシフトレジスタ
５２３とを介して、プロセス回路２１０に供給される。

【００２０】同様に、プロセス回路２１０から出力され
た本線データ（Ｒ，Ｇ，Ｂ）が、同一構成のシフトレジ
スタ５２２，６２１を介して、エンコード回路６１０に
供給され、エンコード回路６１０からは、例えばコンポ
ネント信号（Ｙ，Ｒ−Ｙ，Ｂ−Ｙ）や、所定モードでの
テスト信号ＴＳＴなどが、シフトレジスタ６２２とＤ−
Ａ変換器（図示は省略）とを介して導出される。

【００２１】この実施例では、各デジタル信号処理回路
（例えば１１０）の出力側シフトレジスタ（例えば４２
２）のスキャンパス出力側に、切換えスイッチ（例えば
４５１）がそれぞれ設けられて、このシフトレジスタの
スキャンパス出力がスイッチのａ側固定接点に供給され
ると共に、当該デジタル信号処理回路の入力側シフトレ
ジスタ（例えば４２１）のスキャンパス入力がスイッチ
のｂ側固定接点に供給される。このスイッチの可動接点
がｂ側に接続された状態では、デジタル信号処理回路の
入力側シフトレジスタに供給された所定のテストデータ
が、両シフトレジスタ（例えば４２１，４２２）をバイ
パスして、直ちに後続段に導出される。

【００２２】各テスト回路４００，５００，６００は、
診断用ＭＰＵ７１と協動して、プリプロセス回路１１０
，プロセス回路２１０，エンコード回路３１０の内部及
び回路間並びに供給パルスを、所定モードの実働状態で
、それぞれテストする。

【００２３】各テスト回路４００，５００，６００のテ
スト機能は、例えば、次のとおりである。 （１）　タイミングパルスの検出 （２）　回路パターンのチェック（ＥＸＴモード）（３
）　各ＬＳＩ内部のチェック（ＩＮＴモード）（４）　
各ＬＳＩ内部のチェック（ＳＭＰモード）（５）　各Ｒ
ＡＭのチェック そして、ＥＸＴモード及びＩＮＴモードでは、スキャン
パス試験法が用いられる。

【００２４】主として製造ないし保守の際に用いられる
ＩＮＴモードでは、上述のように、それぞれスキャンパ
スを介して、例えば２ビットの、適宜のテストデータを
供給することにより、それぞれＬＳＩに搭載されたプリ
プロセス回路１１０，プロセス回路２１０，エンコード
回路３１０の内部のチェックが行なわれる。

【００２５】この実施例では、各テスト回路４００，５
００，６００に制御されて、例えば図１に示すように、
プロセス回路２１０に対応するスイッチ５５１のみ、そ
の可動接点がａ側に接続されて、非バイパス状態にある
。そして、プリプロセス回路１１０，エンコード回路３
１０に対応するスイッチ４５１，６５１は、その可動接
点がｂ側に接続されて、バイパス状態にある。

【００２６】入力テストデータＳＣＮｉが、プリプロセ
ス回路１１０に対応する１対のシフトレジスタ４２１，
４２２をバイパスして、プロセス回路２１０の入力側シ
フトレジスタ５２１に供給されると共に、出力側シフト
レジスタ５２２からの出力テストデータＳＣＮｏが、エ
ンコード回路３１０に対応する１対のシフトレジスタ６
２１，６２２をバイパスして導出される。この出力テス
トデータＳＣＮｏは、例えば、製造工程中に設備された
コンピュータ（図示せず）において、プロセス回路２１
０に対応する基準データと比較され、プロセス回路２１
０の動作状態がチェックされる。

【００２７】上述のように、この実施例では、例えば、
プロセス回路２１０の内部をチェックする場合、対象外
となるプリプロセス回路１１０，エンコード回路３１０
に対応する各１対のシフトレジスタ４２１，４２２；６
２１，６２２の内部におけるデータ転送時間が省かれて
、チェックに要する時間が短縮される。

【００２８】ＳＭＰモードは、前述のＩＮＴモードと同
様に、主として製造ないし保守の際に用いられる。ＳＭ
Ｐモードでは、例えば階段波相当のテストデータが本線
に供給され、この本線データが任意のタイミングでサン
プリングされる。このサンプリングは、各デジタル信号
処理回路毎にデータをセットして、同一ないし別個のタ
イミングでそれぞれ行なわれる。

【００２９】図２において、５６１は、上述のようなＳ
ＭＰモードにおけるタイミング設定用のカウンタであっ
て、タイミング制御回路５３４と共通に、基準タイミン
グ信号発生回路３３（図１参照）からのＨＤ，ＶＤが、
適宜に遅延されて供給されると共に、基準のクロックＣ
Ｋが供給される。更に、このカウンタ５６１には、マイ
クロプロセッサ７１から、バス７２を介して、ロード信
号ＬＤと、例えば２０ビットのカウントデータＬＴが供
給されると共に、モード切換回路５０１からモード切換
信号ＭＤが供給される。そして、カウンタ５６１から出
力されるタイミングパルスがタイミング制御回路５３４
に供給される。

【００３０】プロセス回路２１０には、例えば、プリプ
ロセス回路１１０から、本線データの経路により、１０
ビットパラレルのテストデータが供給される。なお、テ
ストデータは、スキャンパスデータの経路により、図１
に示すシフトレジスタ５２１を介して供給することもで
きる。プロセス回路２１０の出力は、対応するシフトレ
ジスタ５２２ｒ，５２２ｇ，５２２ｂにそれぞれ供給さ
れる。

【００３１】ＳＭＰモードでは、前述のような任意のタ
イミングのサンプリングによって、各シフトレジスタ５
２２ｒ，５２２ｇ，５２２ｂからは、それぞれ入力テス
トデータに対応するサンプリングデータ（フラグ）Ｒｓ
ｍ，Ｇｓｍ，Ｂｓｍが得られる。このフラグＲｓｍ，Ｇ
ｓｍ，Ｂｓｍは、それぞれバス７２を介して、マイクロ
プロセッサ７１に供給される。

【００３２】この実施例では、次のようにして、サンプ
リングのタイミングが設定される。前述のように、カウ
ンタ５６１には、マイクロプロセッサ７１から、ロード
信号ＬＤと２０ビットのカウントデータＬＴが供給され
る。このカウントデータＬＴ中、例えば９ビットが水平
周期（Ｈ）のカウントデータであり、残りの１１ビット
はクロックＣＫのカウントデータとされる。このカウン
トデータＬＴが、ロード信号ＬＤの“０”により、カウ
ンタ５６１にロードされ、ロード信号ＬＤが“１”にな
った状態で垂直同期（Ｖ）にトリガされて、カウントが
開始される。

【００３３】そして、カウンタ５６１の計数値がロード
されたカウントデータＬＴの値に到達した時点で、カウ
ンタ５６１の出力がタイミング制御回路５３４に供給さ
れ、この制御回路５３４から供給されるタイミング制御
信号ＴＣに基づいて、シフトレジスタ５２２ｒ，５２２
ｇ，５２２ｂにおいては、所望のタイミングで、前述の
ような所定のテストデータのサンプリングが行なわれる
。マイクロプロセッサ７１においては、各シフトレジス
タ５２２ｒ〜５２２ｂから出力されたサンプリングデー
タ（フラグ）Ｒｓｍ，Ｇｓｍ，Ｂｓｍに基づいて、先行
のプリプロセス回路１１０の特性をも含めて、プロセス
回路２１０の動作状態がチェックされる。

【００３４】なお、次のサンプリングを行なうときは、
ロード信号ＬＤを“１”から“０”に戻して、カウンタ
５６１にカウントデータＬＴを再びロードする。また、
各シフトレジスタ５２２ｒ，５２２ｇ，５２２ｂは、対
応の各フラグと共に、適宜クリアされる。

【００３５】以上の説明では、プロセス回路２１０をチ
ェックの対象としたが、全く同様にして、プリプロセス
回路１１０，エンコーダ回路３１０の動作状態もチェッ
クすることができる。

【００３６】

【発明の効果】以上詳述のように、第１のこの発明によ
れば、縦続接続された複数のデジタル信号処理部の入力
側及び出力側のスキャンパス手段をそれぞれバイパスす
るように接続し得る複数の接続切換え手段を設け、この
複数の接続切換え手段中、所望の一つを非バイパス状態
とすると共に、他を全てバイパス状態として、非バイパ
ス状態の接続切換え手段に対応するデジタル信号処理部
の動作状態を判別するようにしたので、縦続接続された
複数のデジタル信号処理回路の実働中に、所望のデジタ
ル信号処理部に対して所定の試験を行なうことができる
デジタル信号処理回路の自己診断装置が得られる。

【００３７】また、第２のこの発明によれば、縦続接続
された複数のデジタル信号処理部の出力側のスキャンパ
ス手段の動作タイミングをそれぞれ制御する複数のタイ
ミング制御手段を設けると共に、この複数のタイミング
制御手段に対応して、それぞれ所定の基準タイミング信
号を計数する複数の計数手段を設け、所望のデジタル信
号処理部に所定のデータを供給すると共に、当該デジタ
ル信号処理部にそれぞれ対応するタイミング制御手段を
計数手段の出力により制御して、当該デジタル信号処理
部の出力側のスキャンパス手段から所望のタイミングで
所定のデータに対応する出力データを得るようにしたの
で、縦続接続された複数のデジタル信号処理回路の実働
中に、所望のデジタル信号処理部に対して所定の試験を
行なうことができるデジタル信号処理回路の自己診断装
置が得られる。

【図面の簡単な説明】

【図１】この発明によるデジタル信号処理回路の自己診
断装置の一実施例の全体の構成を示すブロック図

【図２
】この発明の一実施例の要部の構成を示すブロック図

【図３】この発明の説明のためのブロック図

【符号の説明】

７１　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　テスト用マイクロプロセッサ １１０，２１０，３１０　　　　　　　　　　　　デジ
タル信号処理回路 ４００，５００，６００　　　　　　　　　　　　テス
ト回路４２１，４２２，５２１，５２２　　　　シフト
レジスタ５２３，６２１，６２２　　　　　　　　　　
　　（スキャンパス）５３４　　　　　　　　　　　　
　　　　　　　　　　　　　　　　タイミング制御回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　入力側及び出力側にそれぞれスキャン
   パス手段を伴う複数のデジタル信号処理部が縦続に接続
   されたデジタル信号処理回路の自己診断装置であって、
   上記複数のデジタル信号処理部の上記入力側及び出力側
   のスキャンパス手段をそれぞれバイパスするように接続
   し得る複数の接続切換え手段を設け、この複数の接続切
   換え手段中、所望の一つを非バイパス状態とすると共に
   、他を全てバイパス状態として、上記非バイパス状態の
   接続切換え手段に対応する上記デジタル信号処理部の動
   作状態を判別するようにしたことを特徴とするデジタル
   信号処理回路の自己診断装置。
2. 【請求項２】　　入力側及び出力側にそれぞれスキャン
   パス手段を伴う複数のデジタル信号処理部が縦続に接続
   されたデジタル信号処理回路の自己診断装置であって、
   上記複数のデジタル信号処理部の上記出力側のスキャン
   パス手段の動作タイミングをそれぞれ制御する複数のタ
   イミング制御手段を設けると共に、この複数のタイミン
   グ制御手段に対応して、それぞれ所定の基準タイミング
   信号を計数する複数の計数手段を設け、所望の上記デジ
   タル信号処理部に所定のデータを供給すると共に、当該
   デジタル信号処理部にそれぞれ対応する上記タイミング
   制御手段を上記計数手段の出力により制御して、当該デ
   ジタル信号処理部の出力側の上記スキャンパス手段から
   所望のタイミングで上記所定のデータに対応する出力デ
   ータを得て、この出力データに基づいて、当該デジタル
   信号処理部の動作状態を判別するようにしたことを特徴
   とするデジタル信号処理回路の自己診断装置。