JP3202632B2 - 回路機能検査装置 - Google Patents
回路機能検査装置Info
- Publication number
- JP3202632B2 JP3202632B2 JP02102097A JP2102097A JP3202632B2 JP 3202632 B2 JP3202632 B2 JP 3202632B2 JP 02102097 A JP02102097 A JP 02102097A JP 2102097 A JP2102097 A JP 2102097A JP 3202632 B2 JP3202632 B2 JP 3202632B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparison
- defective
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、異なるディジタル
回路であっても使用でき、半導体モジュール，ＬＳＩ，
能動素子，プリント基板等に適用できる回路機能検査装
置に関する。
回路であっても使用でき、半導体モジュール，ＬＳＩ，
能動素子，プリント基板等に適用できる回路機能検査装
置に関する。
【０００２】
【従来の技術】従来の回路機能検査装置においては、予
め予想される良品回路動作時のデータと、被検査回路の
信号データを比較して回路検査を行う場合、コンピュー
タ等に予め予測されるデータを記憶させるので、異なる
回路毎にプログラムをする必要があり、かつ、コンピュ
ータの動作速度に検査速度が制限されていた。
め予想される良品回路動作時のデータと、被検査回路の
信号データを比較して回路検査を行う場合、コンピュー
タ等に予め予測されるデータを記憶させるので、異なる
回路毎にプログラムをする必要があり、かつ、コンピュ
ータの動作速度に検査速度が制限されていた。
【０００３】以下、従来の回路機能検査装置について図
面を用いて説明する。図１０は従来の回路機能検査装置
の構成を示すブロック図であり、１００１は良品か不良
品か特定できていない基板（以下、被検査基板１００２
という）に駆動信号を与える駆動信号発生器、１００３
は被検査基板１００２からの被検査基板出力１００４が
入力されるコンピュータである。
面を用いて説明する。図１０は従来の回路機能検査装置
の構成を示すブロック図であり、１００１は良品か不良
品か特定できていない基板（以下、被検査基板１００２
という）に駆動信号を与える駆動信号発生器、１００３
は被検査基板１００２からの被検査基板出力１００４が
入力されるコンピュータである。
【０００４】図１１はコンピュータ１００３のデータ取
り込み処理例を示す信号図であり、１００５はデータ取
り込み用クロック、１００６は被検査基板出力１００４
の出力波形、１００７はコンピュータ１００３が被検査
基板１００２より取り込んだ被検査基板出力データ、１
００８は被検査基板１００２が良品時の被検査基板出力
１００４の出力波形、１００９は予めコンピュータ１０
０３に記録された良品の出力データである。
り込み処理例を示す信号図であり、１００５はデータ取
り込み用クロック、１００６は被検査基板出力１００４
の出力波形、１００７はコンピュータ１００３が被検査
基板１００２より取り込んだ被検査基板出力データ、１
００８は被検査基板１００２が良品時の被検査基板出力
１００４の出力波形、１００９は予めコンピュータ１０
０３に記録された良品の出力データである。
【０００５】以下、以上のように構成された従来の回路
機能検査装置の動作について説明する。
機能検査装置の動作について説明する。
【０００６】駆動信号発生器１００１は被検査基板１０
０２を駆動するための信号を発生し、コンピュータ１０
０３は出力波形１００６の被検査基板出力１００４を、
データ取り込み用クロック１００５の立ち上がりエッジ
に同期して取り込み、被検査基板出力データ１００７の
ように変換する。次に、予めコンピュータ１００３に記
録された良品の出力データ１００９と被検査基板出力デ
ータ１００７とを比較し全てのデータが等しいか否かを
判定する。全てのデータが一致すれば良品であり、一致
しない箇所が存在すれば不良品と判定するすることがで
き、図１１の例ではデータが一致しないために不良品と
判定される。
０２を駆動するための信号を発生し、コンピュータ１０
０３は出力波形１００６の被検査基板出力１００４を、
データ取り込み用クロック１００５の立ち上がりエッジ
に同期して取り込み、被検査基板出力データ１００７の
ように変換する。次に、予めコンピュータ１００３に記
録された良品の出力データ１００９と被検査基板出力デ
ータ１００７とを比較し全てのデータが等しいか否かを
判定する。全てのデータが一致すれば良品であり、一致
しない箇所が存在すれば不良品と判定するすることがで
き、図１１の例ではデータが一致しないために不良品と
判定される。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の回路機能検査装置では、コンピュータが必
要になるため、高価な装置が必要であると同時にデータ
を取り込むスピードはコンピュータの動作能力で制限さ
れるため、検査スピードを上げることは困難であった。
また、最低動作周波数が数十ＭＨｚに至る部品の検査も
コンピュータのデータ取り込み速度で規制され非常に困
難であり、かつ、コンピュータに入力されたデータにジ
ッターやノイズが含まれていた場合、コンピュータがデ
ータ取り込みミスを犯して、正しい比較判定ができない
という課題を有していた。
ような従来の回路機能検査装置では、コンピュータが必
要になるため、高価な装置が必要であると同時にデータ
を取り込むスピードはコンピュータの動作能力で制限さ
れるため、検査スピードを上げることは困難であった。
また、最低動作周波数が数十ＭＨｚに至る部品の検査も
コンピュータのデータ取り込み速度で規制され非常に困
難であり、かつ、コンピュータに入力されたデータにジ
ッターやノイズが含まれていた場合、コンピュータがデ
ータ取り込みミスを犯して、正しい比較判定ができない
という課題を有していた。
【０００８】本発明はかかる点に鑑み、コンピュータを
必要とせず、異なる回路構成を持つディジタル回路に対
しても同一の回路機能検査装置を使用することができ、
安価で簡単な構成で検査効率の良い高信頼度の回路機能
検査装置を提供することを目的とする。
必要とせず、異なる回路構成を持つディジタル回路に対
しても同一の回路機能検査装置を使用することができ、
安価で簡単な構成で検査効率の良い高信頼度の回路機能
検査装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の回路機能検査装
置は、ロジック回路を含む回路において、良品回路と、
良品か不良品か特定できていない回路、即ち、被検査回
路と、各回路をそれぞれ同一の条件で動作させる駆動信
号発生器と、前記良品回路と被検査回路の各同一回路の
ノード同士の信号比較をする比較回路と、前記比較回路
の出力をデータクロックでラッチするラッチ回路と、前
記ラッチ回路の出力を計数するＮビットのカウンター
（Ｎは整数とする）と、前記カウンターが所定の値に達
した時点で状態が遷移するフリップフロップを用いて不
良判定をする判別回路とを備えることにより、比較結果
がデータクロックで取り込める期間（１クロック周期）
以上異なり、かつ所定回数異なる比較結果が検出される
までは不良品判定を行わないように構成した回路機能検
査装置であり、回路構成が異なる場合でも、同一の回路
機能検査装置を流用することができ、良品回路と被検査
回路の動作タイミングが電源のＯＮ／ＯＦＦによって異
なる場合でも、両者の回路が同一の動作タイミング時と
同等の比較検査が簡単にかつ安価な構成で可能になるた
め、電源の入れ直し等の煩わしい作業がなく回路の機能
検査が高速に実現することができる。
置は、ロジック回路を含む回路において、良品回路と、
良品か不良品か特定できていない回路、即ち、被検査回
路と、各回路をそれぞれ同一の条件で動作させる駆動信
号発生器と、前記良品回路と被検査回路の各同一回路の
ノード同士の信号比較をする比較回路と、前記比較回路
の出力をデータクロックでラッチするラッチ回路と、前
記ラッチ回路の出力を計数するＮビットのカウンター
（Ｎは整数とする）と、前記カウンターが所定の値に達
した時点で状態が遷移するフリップフロップを用いて不
良判定をする判別回路とを備えることにより、比較結果
がデータクロックで取り込める期間（１クロック周期）
以上異なり、かつ所定回数異なる比較結果が検出される
までは不良品判定を行わないように構成した回路機能検
査装置であり、回路構成が異なる場合でも、同一の回路
機能検査装置を流用することができ、良品回路と被検査
回路の動作タイミングが電源のＯＮ／ＯＦＦによって異
なる場合でも、両者の回路が同一の動作タイミング時と
同等の比較検査が簡単にかつ安価な構成で可能になるた
め、電源の入れ直し等の煩わしい作業がなく回路の機能
検査が高速に実現することができる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、ロジック回路を含む回路において、良品回路と、良
品か不良品か特定できていない回路、即ち、被検査回路
と、各回路をそれぞれ同一の条件で動作させる駆動信号
発生器と、前記良品回路と被検査回路の各同一回路のノ
ード同士の信号比較をする比較回路と、前記比較回路の
出力をデータクロックでラッチするラッチ回路と、前記
ラッチ回路の出力を計数するＮビットのカウンター（Ｎ
は整数とする）と、前記カウンターが所定の値に達した
時点で状態が遷移するフリップフロップを用いて不良判
定をする判別回路とを備えることにより、比較結果がデ
ータクロックで取り込める期間（１クロック周期）以上
異なり、かつ所定回数異なる比較結果が検出されるまで
は不良品判定を行わないように構成した回路機能検査装
置であり、比較結果がデータクロックで取り込める期間
（１クロック周期）以上異なり、かつ所定回数異なる比
較結果が検出されるまでは不良品判定を行わないように
構成しているので、比較データのジッターやノイズ等に
よる誤動作の影響を受けることのない回路機能検査装置
を実現することができる。
は、ロジック回路を含む回路において、良品回路と、良
品か不良品か特定できていない回路、即ち、被検査回路
と、各回路をそれぞれ同一の条件で動作させる駆動信号
発生器と、前記良品回路と被検査回路の各同一回路のノ
ード同士の信号比較をする比較回路と、前記比較回路の
出力をデータクロックでラッチするラッチ回路と、前記
ラッチ回路の出力を計数するＮビットのカウンター（Ｎ
は整数とする）と、前記カウンターが所定の値に達した
時点で状態が遷移するフリップフロップを用いて不良判
定をする判別回路とを備えることにより、比較結果がデ
ータクロックで取り込める期間（１クロック周期）以上
異なり、かつ所定回数異なる比較結果が検出されるまで
は不良品判定を行わないように構成した回路機能検査装
置であり、比較結果がデータクロックで取り込める期間
（１クロック周期）以上異なり、かつ所定回数異なる比
較結果が検出されるまでは不良品判定を行わないように
構成しているので、比較データのジッターやノイズ等に
よる誤動作の影響を受けることのない回路機能検査装置
を実現することができる。
【００１１】本発明の請求項２に記載の発明は、良品回
路上と被検査回路上で生成される基準信号を比較回路で
比較し、その比較結果をデータセレクターに入力し、基
準信号の比較結果が一致しない場合には、別の比較回路
で比較される、良品回路と被検査回路の出力の内、いず
れか一方の出力する２つのディジタル信号を前記データ
セレクターにより所定周期で交互に入れ替え、基準信号
の比較結果が一致する場合には、前記別の比較回路で比
較される、良品回路と被検査回路の出力をそのまま比較
回路に入力することにより、良品回路と被検査回路の動
作タイミングが異なる場合でも、同一の動作タイミング
時と同じ条件の検査ができるように構成した請求項１記
載の回路機能検査装置であり、動作タイミングが一致す
るまで電源を再投入する等の煩わしい作業を解消するこ
とができる。
路上と被検査回路上で生成される基準信号を比較回路で
比較し、その比較結果をデータセレクターに入力し、基
準信号の比較結果が一致しない場合には、別の比較回路
で比較される、良品回路と被検査回路の出力の内、いず
れか一方の出力する２つのディジタル信号を前記データ
セレクターにより所定周期で交互に入れ替え、基準信号
の比較結果が一致する場合には、前記別の比較回路で比
較される、良品回路と被検査回路の出力をそのまま比較
回路に入力することにより、良品回路と被検査回路の動
作タイミングが異なる場合でも、同一の動作タイミング
時と同じ条件の検査ができるように構成した請求項１記
載の回路機能検査装置であり、動作タイミングが一致す
るまで電源を再投入する等の煩わしい作業を解消するこ
とができる。
【００１２】本発明の請求項３に記載の発明は、良品回
路と被検査回路の全ての比較判定出力をまとめて判定す
るＮチャンネルの判定回路（Ｎは整数とする）を用いる
ことにより、１箇所でも比較結果が異なる場合は不良品
と判定し、全ての比較結果が一致した場合は良品と判定
することを可能にし、良品と不良品の判定を一度にまと
めて判定可能にした請求項１または請求項２に記載の回
路機能検査装置であり、検査装置の出力バスラインの削
減と回路規模の縮小を行うことができる。
路と被検査回路の全ての比較判定出力をまとめて判定す
るＮチャンネルの判定回路（Ｎは整数とする）を用いる
ことにより、１箇所でも比較結果が異なる場合は不良品
と判定し、全ての比較結果が一致した場合は良品と判定
することを可能にし、良品と不良品の判定を一度にまと
めて判定可能にした請求項１または請求項２に記載の回
路機能検査装置であり、検査装置の出力バスラインの削
減と回路規模の縮小を行うことができる。
【００１３】本発明の請求項４に記載の発明は、比較判
定をプリント基板上の回路に対して適用する請求項１ま
たは請求項２または請求項３に記載の回路機能検査装置
であり、プリント基板に実装された回路の機能を瞬時に
良品，不良品に判定することができ、かつ、異なる回路
構成のプリント基板であっても同一の回路機能検査装置
を流用することができ、回路機能検査装置の設備費用を
大幅に削減することができる。
定をプリント基板上の回路に対して適用する請求項１ま
たは請求項２または請求項３に記載の回路機能検査装置
であり、プリント基板に実装された回路の機能を瞬時に
良品，不良品に判定することができ、かつ、異なる回路
構成のプリント基板であっても同一の回路機能検査装置
を流用することができ、回路機能検査装置の設備費用を
大幅に削減することができる。
【００１４】以下、本発明の実施の形態について、図面
を用いて説明する。 （実施の形態１）本実施の形態１は被検査基板の出力ロ
ジックデータにジッターやノイズが含まれていても正し
い比較判定ができる場合である。
を用いて説明する。 （実施の形態１）本実施の形態１は被検査基板の出力ロ
ジックデータにジッターやノイズが含まれていても正し
い比較判定ができる場合である。
【００１５】図１は本発明の実施の形態１における回路
機能検査装置の構成を示すブロック図であり、駆動信号
発生器１０１は被検査回路である被検査基板１０２およ
び良品回路である良品基板１０３に、それぞれの基板を
同一条件で動作させるためのデータ（ＤＡＴＡ）および
データ取り込み用のクロック（ＣＬＫ）１０４を入力
し、被検査基板１０２および良品基板１０３の被検査基
板出力データ（ＤＡＴＡ２）１０５および良品基板出力
データ（ＤＡＴＡ１）１０６は比較回路１０７で比較さ
れ、比較回路１０７の出力（ＸＯＲ）１０８は、駆動信
号発生器１０１からのデータ取り込み用のクロック（Ｃ
ＬＫ）１０４でラッチするラッチ回路１０９に入力さ
れ、ラッチ回路１０９のラッチ出力１１０は２ビットの
カウンター回路１１１に入力され、カウンター回路１１
１の上位ビット出力（ＴＦＦ２）１１２はフリップフロ
ップ１１３に入力され、リセット信号（ＲＥＳＥＴ）１
１４はカウンター回路１１１およびフリップフロップ１
１３の初期状態を一旦クリアするために入力され、ま
た、駆動信号発生器１０１からのデータ取り込み用のク
ロック（ＣＬＫ）１０４はフリップフロップ１１３のク
ロック入力として加えられる。１１５はカウンター回路
１１１の下位ビット出力（ＴＦＦ１）、１１６はフリッ
プフロップ１１３の出力（ＪＫＦＦ）である。
機能検査装置の構成を示すブロック図であり、駆動信号
発生器１０１は被検査回路である被検査基板１０２およ
び良品回路である良品基板１０３に、それぞれの基板を
同一条件で動作させるためのデータ（ＤＡＴＡ）および
データ取り込み用のクロック（ＣＬＫ）１０４を入力
し、被検査基板１０２および良品基板１０３の被検査基
板出力データ（ＤＡＴＡ２）１０５および良品基板出力
データ（ＤＡＴＡ１）１０６は比較回路１０７で比較さ
れ、比較回路１０７の出力（ＸＯＲ）１０８は、駆動信
号発生器１０１からのデータ取り込み用のクロック（Ｃ
ＬＫ）１０４でラッチするラッチ回路１０９に入力さ
れ、ラッチ回路１０９のラッチ出力１１０は２ビットの
カウンター回路１１１に入力され、カウンター回路１１
１の上位ビット出力（ＴＦＦ２）１１２はフリップフロ
ップ１１３に入力され、リセット信号（ＲＥＳＥＴ）１
１４はカウンター回路１１１およびフリップフロップ１
１３の初期状態を一旦クリアするために入力され、ま
た、駆動信号発生器１０１からのデータ取り込み用のク
ロック（ＣＬＫ）１０４はフリップフロップ１１３のク
ロック入力として加えられる。１１５はカウンター回路
１１１の下位ビット出力（ＴＦＦ１）、１１６はフリッ
プフロップ１１３の出力（ＪＫＦＦ）である。
【００１６】図２は図１の回路機能検査装置における被
検査基板１０２および良品基板１０３の被検査基板出力
データ（ＤＡＴＡ２）１０５および良品基板出力データ
（ＤＡＴＡ１）１０６のロジック波形が同一である場合
の各部のロジック動作波形図、図３は図１の回路機能検
査装置における被検査基板出力データ（ＤＡＴＡ２）１
０５のロジック波形が、良品基板出力データ（ＤＡＴＡ
１）１０６に対して１クロック周期のジッターが発生し
た場合の各部のロジック動作波形図、図４は図１の回路
機能検査装置における被検査基板１０２および良品基板
１０３の被検査基板出力データ（ＤＡＴＡ２）１０５お
よび良品基板出力データ（ＤＡＴＡ１）１０６のロジッ
ク波形が異なる場合の各部のロジック動作波形図であ
る。
検査基板１０２および良品基板１０３の被検査基板出力
データ（ＤＡＴＡ２）１０５および良品基板出力データ
（ＤＡＴＡ１）１０６のロジック波形が同一である場合
の各部のロジック動作波形図、図３は図１の回路機能検
査装置における被検査基板出力データ（ＤＡＴＡ２）１
０５のロジック波形が、良品基板出力データ（ＤＡＴＡ
１）１０６に対して１クロック周期のジッターが発生し
た場合の各部のロジック動作波形図、図４は図１の回路
機能検査装置における被検査基板１０２および良品基板
１０３の被検査基板出力データ（ＤＡＴＡ２）１０５お
よび良品基板出力データ（ＤＡＴＡ１）１０６のロジッ
ク波形が異なる場合の各部のロジック動作波形図であ
る。
【００１７】以上のように構成された本実施の形態１に
おける回路機能検査装置の動作を以下説明する。
おける回路機能検査装置の動作を以下説明する。
【００１８】図１において、駆動信号発生器１０１は被
検査基板１０２および良品基板１０３に対し、同一条件
の駆動信号を出力しており、また、リセット信号（ＲＥ
ＳＥＴ）１１４はカウンター回路１１１およびフリップ
フロップ１１３の初期状態を一旦クリアするための信号
であり、リセットが働いている期間は判定出力は強制的
にＬＯＷとなる。
検査基板１０２および良品基板１０３に対し、同一条件
の駆動信号を出力しており、また、リセット信号（ＲＥ
ＳＥＴ）１１４はカウンター回路１１１およびフリップ
フロップ１１３の初期状態を一旦クリアするための信号
であり、リセットが働いている期間は判定出力は強制的
にＬＯＷとなる。
【００１９】まず、図２のロジック動作波形図に示すよ
うに、良品基板出力データ（ＤＡＴＡ１）１０６と被検
査基板出力データ（ＤＡＴＡ２）１０５のロジック波形
が同一波形である場合、比較回路１０７の出力（ＸＯ
Ｒ）１０８は常にＬＯＷレベルである。従って、ラッチ
回路１０９のラッチ出力１１０，カウンター回路１１１
の下位ビット出力（ＴＦＦ１）１１５，カウンター回路
１１１の上位ビット出力（ＴＦＦ２）１１２，フリップ
フロップ１１３の出力（ＪＫＦＦ）１１６は全てＬＯＷ
レベルのままであり、フリップフロップ１１３の出力
（ＪＫＦＦ）１１６がＬＯＷレベルであるため、被検査
基板１０２は良品であると判定される。
うに、良品基板出力データ（ＤＡＴＡ１）１０６と被検
査基板出力データ（ＤＡＴＡ２）１０５のロジック波形
が同一波形である場合、比較回路１０７の出力（ＸＯ
Ｒ）１０８は常にＬＯＷレベルである。従って、ラッチ
回路１０９のラッチ出力１１０，カウンター回路１１１
の下位ビット出力（ＴＦＦ１）１１５，カウンター回路
１１１の上位ビット出力（ＴＦＦ２）１１２，フリップ
フロップ１１３の出力（ＪＫＦＦ）１１６は全てＬＯＷ
レベルのままであり、フリップフロップ１１３の出力
（ＪＫＦＦ）１１６がＬＯＷレベルであるため、被検査
基板１０２は良品であると判定される。
【００２０】次に、図３のロジック動作波形図に示すよ
うに、被検査基板出力データ（ＤＡＴＡ２）１０５のロ
ジック波形が良品基板出力データ（ＤＡＴＡ１）１０６
に対して１クロック周期のジッターが発生した場合、比
較回路１０７の出力（ＸＯＲ）１０８はジッターの発生
した期間のみＨＩレベルになり、ラッチ回路１０９のラ
ッチ出力１１０は出力（ＸＯＲ）１０８から１クロック
の半周期遅れた波形となる。
うに、被検査基板出力データ（ＤＡＴＡ２）１０５のロ
ジック波形が良品基板出力データ（ＤＡＴＡ１）１０６
に対して１クロック周期のジッターが発生した場合、比
較回路１０７の出力（ＸＯＲ）１０８はジッターの発生
した期間のみＨＩレベルになり、ラッチ回路１０９のラ
ッチ出力１１０は出力（ＸＯＲ）１０８から１クロック
の半周期遅れた波形となる。
【００２１】ここで、カウンター回路１１１の下位ビッ
ト出力（ＴＦＦ１）１１５は、ラッチ出力１１０の立ち
下がりに同期してトグル動作をするため、ラッチ出力１
１０の立ち下がりに同期して以後ＨＩレベルになる。
ト出力（ＴＦＦ１）１１５は、ラッチ出力１１０の立ち
下がりに同期してトグル動作をするため、ラッチ出力１
１０の立ち下がりに同期して以後ＨＩレベルになる。
【００２２】しかしながら、カウンター回路１１１の上
位ビット出力（ＴＦＦ２）１１２は、カウンター回路１
１１の下位ビット出力（ＴＦＦ１）１１５をクロックと
し、その下位ビット出力（ＴＦＦ１）１１５に立ち下が
りエッジが発生するまでトグル動作をしないため、ＬＯ
Ｗレベルのままである。
位ビット出力（ＴＦＦ２）１１２は、カウンター回路１
１１の下位ビット出力（ＴＦＦ１）１１５をクロックと
し、その下位ビット出力（ＴＦＦ１）１１５に立ち下が
りエッジが発生するまでトグル動作をしないため、ＬＯ
Ｗレベルのままである。
【００２３】従って、フリップフロップ１１３の出力
（ＪＫＦＦ）１１６も全てＬＯＷレベルのままであり、
フリップフロップ１１３の出力（ＪＫＦＦ）１１６が最
終的にＬＯＷレベルであるため、被検査基板１０２は良
品であると判定される。
（ＪＫＦＦ）１１６も全てＬＯＷレベルのままであり、
フリップフロップ１１３の出力（ＪＫＦＦ）１１６が最
終的にＬＯＷレベルであるため、被検査基板１０２は良
品であると判定される。
【００２４】次に、図４のロジック動作波形図に示すよ
うに、良品基板出力データ（ＤＡＴＡ１）１０６と被検
査基板出力データ（ＤＡＴＡ２）１０５のロジック波形
が異なる波形であると認識できる箇所が多数存在する場
合、比較回路１０７の出力（ＸＯＲ）１０８は異なる波
形の存在する期間のみＨＩレベルになり、ラッチ回路１
０９のラッチ出力１１０は、それぞれの出力（ＸＯＲ）
１０８から１クロックの半周期遅れた波形となる。
うに、良品基板出力データ（ＤＡＴＡ１）１０６と被検
査基板出力データ（ＤＡＴＡ２）１０５のロジック波形
が異なる波形であると認識できる箇所が多数存在する場
合、比較回路１０７の出力（ＸＯＲ）１０８は異なる波
形の存在する期間のみＨＩレベルになり、ラッチ回路１
０９のラッチ出力１１０は、それぞれの出力（ＸＯＲ）
１０８から１クロックの半周期遅れた波形となる。
【００２５】ここで、カウンター回路１１１の下位ビッ
ト出力（ＴＦＦ１）１１５は、ラッチ出力１１０の立ち
下がりに同期してトグル動作をするため、ラッチ出力１
１０の立ち下がりに同期してＨＩレベルになり、次のラ
ッチ出力１１０の立ち下がりでＬＯＷレベルに戻る。さ
らに、カウンター回路１１１の上位ビット出力（ＴＦＦ
２）１１２は、カウンター回路１１１の下位ビット出力
（ＴＦＦ１）１１５の立ち下がりエッジに同期してトグ
ル動作を行う。
ト出力（ＴＦＦ１）１１５は、ラッチ出力１１０の立ち
下がりに同期してトグル動作をするため、ラッチ出力１
１０の立ち下がりに同期してＨＩレベルになり、次のラ
ッチ出力１１０の立ち下がりでＬＯＷレベルに戻る。さ
らに、カウンター回路１１１の上位ビット出力（ＴＦＦ
２）１１２は、カウンター回路１１１の下位ビット出力
（ＴＦＦ１）１１５の立ち下がりエッジに同期してトグ
ル動作を行う。
【００２６】従って、フリップフロップ１１３の出力
（ＪＫＦＦ）１１６もＨＩレベルを出力し始める。従っ
て、この場合はフリップフロップ１１３の出力（ＪＫＦ
Ｆ）１１６が最終的にＨＩレベルになるため、被検査基
板１０２は不良品であると判定される。
（ＪＫＦＦ）１１６もＨＩレベルを出力し始める。従っ
て、この場合はフリップフロップ１１３の出力（ＪＫＦ
Ｆ）１１６が最終的にＨＩレベルになるため、被検査基
板１０２は不良品であると判定される。
【００２７】以上のように、本実施の形態１において
は、ラッチ回路１０９のラッチ出力１１０を計数するカ
ウンター回路として２ビットのカウンター回路１１１を
用いたことにより比較回路１０７における比較結果が２
回異なった場合に不良品と判定されることになる。
は、ラッチ回路１０９のラッチ出力１１０を計数するカ
ウンター回路として２ビットのカウンター回路１１１を
用いたことにより比較回路１０７における比較結果が２
回異なった場合に不良品と判定されることになる。
【００２８】以上説明したように、本実施の形態１にお
いては、比較回路１０７における比較結果が１クロック
周期以上異なり、かつ、所定回数異なる比較結果が検出
されるまでは不良品判定を行わないため、ジッター発生
やノイズ等による誤判定が無く、良品基板と被検査基板
を組み合わせることで、異なるロジック回路を含む基板
であっても同一の回路機能検査装置を流用することがで
き、高速かつ安価な回路機能検査を行うことができる。
いては、比較回路１０７における比較結果が１クロック
周期以上異なり、かつ、所定回数異なる比較結果が検出
されるまでは不良品判定を行わないため、ジッター発生
やノイズ等による誤判定が無く、良品基板と被検査基板
を組み合わせることで、異なるロジック回路を含む基板
であっても同一の回路機能検査装置を流用することがで
き、高速かつ安価な回路機能検査を行うことができる。
【００２９】（実施の形態２）本実施の形態２は良品基
板と被検査基板のロジック動作開始タイミングが異なっ
ていても正しい比較判定ができる場合である。
板と被検査基板のロジック動作開始タイミングが異なっ
ていても正しい比較判定ができる場合である。
【００３０】図５は本発明の実施の形態２における回路
機能検査装置の構成を示すブロック図であり、実施の形
態１を示す図１と同じところには同じ符号を付し説明は
省略し、異なるところのみ説明すると、被検査基板１０
２からの被検査基板１０２の基準信号５０１と、良品基
板１０３からの良品基板１０３の基準信号５０２を比較
回路５０３に入力し、比較回路５０３の比較出力５０４
をデータセレクター５０７に加え、データセレクター５
０７に被検査基板１０２から加えられた被検査基板１０
２の異なる出力（ＤＡＴＡ−Ａ）５０５，（ＤＡＴＡ−
Ｂ）５０６を切り替え、データセレクター５０７の出力
（ＤＡＴＡ２）１０５を比較回路１０７の一方の入力端
子に入力し、良品基板１０３の出力（ＤＡＴＡ１）１０
６を比較回路１０７の他方の入力端子に入力するもので
あり、その他の構成は図１における構成と同じである。
機能検査装置の構成を示すブロック図であり、実施の形
態１を示す図１と同じところには同じ符号を付し説明は
省略し、異なるところのみ説明すると、被検査基板１０
２からの被検査基板１０２の基準信号５０１と、良品基
板１０３からの良品基板１０３の基準信号５０２を比較
回路５０３に入力し、比較回路５０３の比較出力５０４
をデータセレクター５０７に加え、データセレクター５
０７に被検査基板１０２から加えられた被検査基板１０
２の異なる出力（ＤＡＴＡ−Ａ）５０５，（ＤＡＴＡ−
Ｂ）５０６を切り替え、データセレクター５０７の出力
（ＤＡＴＡ２）１０５を比較回路１０７の一方の入力端
子に入力し、良品基板１０３の出力（ＤＡＴＡ１）１０
６を比較回路１０７の他方の入力端子に入力するもので
あり、その他の構成は図１における構成と同じである。
【００３１】図６は図５の回路機能検査装置の各部のロ
ジック動作波形図であり、被検査基板１０２の基準信号
５０１，被検査基板１０２の異なる出力端子に対する出
力（ＤＡＴＡ−Ａ）５０５，（ＤＡＴＡ−Ｂ）５０６，
良品基板１０３の基準信号５０２，良品基板１０３の異
なる出力端子に対する出力（ＤＡＴＡ−Ａ），（ＤＡＴ
Ａ−Ｂ）の順に示している。
ジック動作波形図であり、被検査基板１０２の基準信号
５０１，被検査基板１０２の異なる出力端子に対する出
力（ＤＡＴＡ−Ａ）５０５，（ＤＡＴＡ−Ｂ）５０６，
良品基板１０３の基準信号５０２，良品基板１０３の異
なる出力端子に対する出力（ＤＡＴＡ−Ａ），（ＤＡＴ
Ａ−Ｂ）の順に示している。
【００３２】図７は、図５の回路機能検査装置の構成を
示すブロック図における被検査基板１０２と良品基板１
０３の動作開始タイミングが異なる場合の各部のロジッ
ク動作波形図、図８は、図５の回路機能検査装置の構成
を示すブロック図における被検査基板１０２と良品基板
１０３の動作開始タイミングが同一となった場合の各部
のロジック動作波形図である。
示すブロック図における被検査基板１０２と良品基板１
０３の動作開始タイミングが異なる場合の各部のロジッ
ク動作波形図、図８は、図５の回路機能検査装置の構成
を示すブロック図における被検査基板１０２と良品基板
１０３の動作開始タイミングが同一となった場合の各部
のロジック動作波形図である。
【００３３】図５に示すように構成された本実施の形態
２における回路機能検査装置の動作を以下説明する。
２における回路機能検査装置の動作を以下説明する。
【００３４】図５において、駆動信号発生器１０１は被
検査基板１０２および良品基板１０３に対し、同一条件
の駆動信号を出力しており、また、リセット信号（ＲＥ
ＳＥＴ）１１４はカウンター回路１１１およびフリップ
フロップ１１３の初期状態を一旦クリアするための信号
であり、リセットが働いている期間は判定出力は強制的
にＬＯＷとなる。
検査基板１０２および良品基板１０３に対し、同一条件
の駆動信号を出力しており、また、リセット信号（ＲＥ
ＳＥＴ）１１４はカウンター回路１１１およびフリップ
フロップ１１３の初期状態を一旦クリアするための信号
であり、リセットが働いている期間は判定出力は強制的
にＬＯＷとなる。
【００３５】良品基板１０３は基準信号５０２に対し、
被検査基板１０２は基準信号５０１に対して所定の周期
で出力データが交互に入れ替わる出力端子を持っている
ものとする。
被検査基板１０２は基準信号５０１に対して所定の周期
で出力データが交互に入れ替わる出力端子を持っている
ものとする。
【００３６】ここで、図６のロジック動作波形図に示さ
れるように、被検査基板１０２では基準信号５０１はＬ
ＯＷからスタートし、良品基板１０３では基準信号５０
２はＨＩからスタートしており、被検査基板１０２と良
品基板１０３の動作開始タイミングが異なっているもの
とする。
れるように、被検査基板１０２では基準信号５０１はＬ
ＯＷからスタートし、良品基板１０３では基準信号５０
２はＨＩからスタートしており、被検査基板１０２と良
品基板１０３の動作開始タイミングが異なっているもの
とする。
【００３７】この場合、図７のロジック動作波形図に示
されるように、良品基板出力データ（ＤＡＴＡ１）１０
６と被検査基板出力データ（ＤＡＴＡ２）１０５は異な
る波形と認識できる箇所が多数存在し、比較回路１０７
の出力（ＸＯＲ）１０８で示されるように、異なる波形
の存在する期間のみＨＩレベルになり、ラッチ回路１０
９のラッチ出力１１０は出力（ＸＯＲ）１０８から１ク
ロックの半周期遅れた波形となる。
されるように、良品基板出力データ（ＤＡＴＡ１）１０
６と被検査基板出力データ（ＤＡＴＡ２）１０５は異な
る波形と認識できる箇所が多数存在し、比較回路１０７
の出力（ＸＯＲ）１０８で示されるように、異なる波形
の存在する期間のみＨＩレベルになり、ラッチ回路１０
９のラッチ出力１１０は出力（ＸＯＲ）１０８から１ク
ロックの半周期遅れた波形となる。
【００３８】ここで、カウンター回路１１１の下位ビッ
ト出力（ＴＦＦ１）１１５はラッチ出力１１０の立ち下
がりに同期してトグル動作を行い、カウンター回路１１
１の上位ビット出力（ＴＦＦ２）１１２は下位ビット出
力（ＴＦＦ１）１１５の立ち下がりに同期してトグル動
作を行う。従って、フリップフロップ１１３の出力（Ｊ
ＫＦＦ）１１６もＨＩレベルを出力し始める。従って、
この場合はフリップフロップ１１３の出力（ＪＫＦＦ）
１１６が最終的にＨＩレベルになるため、被検査基板１
０２は不良品であると判定されてしまう。しかしなが
ら、この場合は被検査基板１０２と良品基板１０３の動
作開始タイミングが異なるだけで実際には良品である。
ト出力（ＴＦＦ１）１１５はラッチ出力１１０の立ち下
がりに同期してトグル動作を行い、カウンター回路１１
１の上位ビット出力（ＴＦＦ２）１１２は下位ビット出
力（ＴＦＦ１）１１５の立ち下がりに同期してトグル動
作を行う。従って、フリップフロップ１１３の出力（Ｊ
ＫＦＦ）１１６もＨＩレベルを出力し始める。従って、
この場合はフリップフロップ１１３の出力（ＪＫＦＦ）
１１６が最終的にＨＩレベルになるため、被検査基板１
０２は不良品であると判定されてしまう。しかしなが
ら、この場合は被検査基板１０２と良品基板１０３の動
作開始タイミングが異なるだけで実際には良品である。
【００３９】そこで、図５の本実施の形態２における回
路機能検査装置のブロック図に示すように、被検査基板
１０２と良品基板１０３の基準信号５０１と基準信号５
０２を比較回路５０３で比較し、その比較出力５０４が
ＨＩレベルの場合は、データセレクター５０７が被検査
基板１０２の出力（ＤＡＴＡ−Ａ）５０５，（ＤＡＴＡ
−Ｂ）５０６を、基準信号５０１に従い所定周期で交互
に入れ替え、被検査基板１０２と良品基板１０３の基準
信号５０１と基準信号５０２を比較回路５０３で比較
し、その比較出力５０４がＬＯＷレベルの場合は、被検
査基板１０２の出力（ＤＡＴＡ−Ａ）５０５，（ＤＡＴ
Ａ−Ｂ）５０６を入れ替えずにそのまま良品基板１０３
の良品基板出力データ（ＤＡＴＡ１）１０６と比較す
る。
路機能検査装置のブロック図に示すように、被検査基板
１０２と良品基板１０３の基準信号５０１と基準信号５
０２を比較回路５０３で比較し、その比較出力５０４が
ＨＩレベルの場合は、データセレクター５０７が被検査
基板１０２の出力（ＤＡＴＡ−Ａ）５０５，（ＤＡＴＡ
−Ｂ）５０６を、基準信号５０１に従い所定周期で交互
に入れ替え、被検査基板１０２と良品基板１０３の基準
信号５０１と基準信号５０２を比較回路５０３で比較
し、その比較出力５０４がＬＯＷレベルの場合は、被検
査基板１０２の出力（ＤＡＴＡ−Ａ）５０５，（ＤＡＴ
Ａ−Ｂ）５０６を入れ替えずにそのまま良品基板１０３
の良品基板出力データ（ＤＡＴＡ１）１０６と比較す
る。
【００４０】従って、図６に示すように、被検査基板１
０２と良品基板１０３の動作開始タイミングが異なる場
合でも、被検査基板１０２と良品基板１０３の基準信号
５０１と基準信号５０２を比較回路５０３で比較し、そ
の比較出力５０４がＨＩレベルの場合は、その比較出力
５０４でデータセレクター５０７を制御して、図８のロ
ジック動作波形図の被検査基板出力データ（ＤＡＴＡ
２）１０５に示されるように、被検査基板１０２の出力
（ＤＡＴＡ−Ａ）５０５，（ＤＡＴＡ−Ｂ）５０６を自
動的に入れ替え、本来の同一開始タイミングで動作した
時と同条件に補正することができる。従って、被検査基
板１０２と良品基板１０３のそれぞれが同一動作タイミ
ング時に対応した出力信号ノード同士を常に比較判定す
ることができるため、図８のロジック動作波形図に示さ
れるように、フリップフロップ１１３の出力（ＪＫＦ
Ｆ）１１６がＬＯＷレベルであるため、被検査基板１０
２は良品であると判定される。
０２と良品基板１０３の動作開始タイミングが異なる場
合でも、被検査基板１０２と良品基板１０３の基準信号
５０１と基準信号５０２を比較回路５０３で比較し、そ
の比較出力５０４がＨＩレベルの場合は、その比較出力
５０４でデータセレクター５０７を制御して、図８のロ
ジック動作波形図の被検査基板出力データ（ＤＡＴＡ
２）１０５に示されるように、被検査基板１０２の出力
（ＤＡＴＡ−Ａ）５０５，（ＤＡＴＡ−Ｂ）５０６を自
動的に入れ替え、本来の同一開始タイミングで動作した
時と同条件に補正することができる。従って、被検査基
板１０２と良品基板１０３のそれぞれが同一動作タイミ
ング時に対応した出力信号ノード同士を常に比較判定す
ることができるため、図８のロジック動作波形図に示さ
れるように、フリップフロップ１１３の出力（ＪＫＦ
Ｆ）１１６がＬＯＷレベルであるため、被検査基板１０
２は良品であると判定される。
【００４１】以上説明したように、本実施の形態２によ
れば、良品基板，被検査基板が同一動作タイミングにな
るまで電源投入を繰り返す等の煩わしい作業をせずと
も、常に同一動作タイミング時の動作条件での比較検査
を実現することができる。
れば、良品基板，被検査基板が同一動作タイミングにな
るまで電源投入を繰り返す等の煩わしい作業をせずと
も、常に同一動作タイミング時の動作条件での比較検査
を実現することができる。
【００４２】（実施の形態３）図９は本実施の形態３に
おける良品基板と被検査基板の全ての比較判定出力を判
定する判定回路であり、９０１は８チャンネルの入力バ
スラインを示しており、９０２は８チャンネル入力信号
の比較出力端子であり、入力バスライン９０１と比較出
力端子９０２の間の比較回路は、４個の比較回路９０
３，９０４，９０５，９０６のそれぞれ２個の比較信号
入力端子に８チャンネルの入力バスライン９０１から比
較信号を取り込み、４個の比較回路９０３，９０４，９
０５，９０６の出力を２個の比較回路９０７，９０８の
それぞれ２個の比較信号入力端子に取り込み、２個の比
較回路９０７，９０８の出力を比較回路９０９に取り込
み、比較回路９０９の出力を８チャンネル入力信号の比
較出力端子９０２に加えている。その他の構成は実施の
形態１または実施の形態２における構成と同様である。
おける良品基板と被検査基板の全ての比較判定出力を判
定する判定回路であり、９０１は８チャンネルの入力バ
スラインを示しており、９０２は８チャンネル入力信号
の比較出力端子であり、入力バスライン９０１と比較出
力端子９０２の間の比較回路は、４個の比較回路９０
３，９０４，９０５，９０６のそれぞれ２個の比較信号
入力端子に８チャンネルの入力バスライン９０１から比
較信号を取り込み、４個の比較回路９０３，９０４，９
０５，９０６の出力を２個の比較回路９０７，９０８の
それぞれ２個の比較信号入力端子に取り込み、２個の比
較回路９０７，９０８の出力を比較回路９０９に取り込
み、比較回路９０９の出力を８チャンネル入力信号の比
較出力端子９０２に加えている。その他の構成は実施の
形態１または実施の形態２における構成と同様である。
【００４３】次に、以上のように構成された実施の形態
３における回路機能検査装置の動作を説明する。
３における回路機能検査装置の動作を説明する。
【００４４】フリップフロップ１１３の出力を得る方法
までは前記の図１および図５で示される実施の形態１ま
たは実施の形態２の方法と同じである。
までは前記の図１および図５で示される実施の形態１ま
たは実施の形態２の方法と同じである。
【００４５】次に、本実施の形態３における回路機能検
査装置の場合のように、良品基板１０３と被検査基板１
０２の比較判定出力が８チャンネルとした場合、前記８
チャンネルの比較出力を図９における入力バスライン９
０１へそれぞれ接続する。８チャンネルのフリップフロ
ップ１１３の出力の中に、１箇所でも比較結果が異なる
箇所が存在すれば、図９の判定回路における比較出力端
子９０２の出力はＨＩレベルとなり、８チャンネルのフ
リップフロップ１１３の出力全てが同一であれば、比較
出力端子９０２の出力はＬＯＷレベルとなる。
査装置の場合のように、良品基板１０３と被検査基板１
０２の比較判定出力が８チャンネルとした場合、前記８
チャンネルの比較出力を図９における入力バスライン９
０１へそれぞれ接続する。８チャンネルのフリップフロ
ップ１１３の出力の中に、１箇所でも比較結果が異なる
箇所が存在すれば、図９の判定回路における比較出力端
子９０２の出力はＨＩレベルとなり、８チャンネルのフ
リップフロップ１１３の出力全てが同一であれば、比較
出力端子９０２の出力はＬＯＷレベルとなる。
【００４６】従って、回路ノード上の何処か１箇所でも
不良箇所がある場合は、８チャンネルの判定を行う判定
回路の比較出力端子９０２の出力が不良品であることの
判定をまとめて行うことができる。
不良箇所がある場合は、８チャンネルの判定を行う判定
回路の比較出力端子９０２の出力が不良品であることの
判定をまとめて行うことができる。
【００４７】以上説明したように、本実施の形態３によ
れば、良品基板と被検査基板の全ての比較判定出力をま
とめて比較する比較回路を用いているので、１箇所でも
比較結果が異なる場合は不良品と判定し、また、全ての
比較結果が一致した場合は良品と判定することができる
ため、検査装置の出力信号ライン数を節約することがで
き、検査装置の回路規模を縮小することができる。
れば、良品基板と被検査基板の全ての比較判定出力をま
とめて比較する比較回路を用いているので、１箇所でも
比較結果が異なる場合は不良品と判定し、また、全ての
比較結果が一致した場合は良品と判定することができる
ため、検査装置の出力信号ライン数を節約することがで
き、検査装置の回路規模を縮小することができる。
【００４８】なお、上記の各実施の形態の説明におい
て、良品基板と被検査基板のようにプリント基板に対し
ての回路例で説明したが、半導体モジュール，ＬＳＩ，
能動素子等の回路としても同様な効果を得ることができ
る。また、ロジック回路だけではなく、アナログ回路に
ついてもＡ／Ｄ変換等を行うことにより同様な効果を得
ることができる。
て、良品基板と被検査基板のようにプリント基板に対し
ての回路例で説明したが、半導体モジュール，ＬＳＩ，
能動素子等の回路としても同様な効果を得ることができ
る。また、ロジック回路だけではなく、アナログ回路に
ついてもＡ／Ｄ変換等を行うことにより同様な効果を得
ることができる。
【００４９】また、良品基板と被検査基板の複数チャン
ネルの比較検査を同時に行うことができる。また、比較
回路はＸＯＲとしたがＸＮＯＲ回路やその他のロジック
回路の組み合わせによる比較回路としても、さらには、
ラッチ回路，カウンター回路，フリップフロップの各ロ
ジック回路の入力クロックと信号の位相が立ち上がり周
期の場合と、立ち下がり周期の場合とでは、クロックや
ロジック出力の位相を反転させて用いることでも、同様
な効果が得られる。また、フリップフロップの出力がＨ
ＩレベルかＬＯＷレベルかで良品か不良品かの判定を行
ったが、フリップフロップの出力をＬＥＤ等に接続して
点灯，非点灯により良品か不良品かの判定を行うことも
できる。また、２ビットのカウンター回路を用いて説明
したが、Ｎビットのカウンター回路を用いることで、比
較結果が異なる回数を何回で不良判定にするか自由に設
定することができる。また、実施の形態３では８チャン
ネルの判定回路としたが、Ｎチャンネルの判定回路とし
ても同様な効果が得られることは言うまでもない。
ネルの比較検査を同時に行うことができる。また、比較
回路はＸＯＲとしたがＸＮＯＲ回路やその他のロジック
回路の組み合わせによる比較回路としても、さらには、
ラッチ回路，カウンター回路，フリップフロップの各ロ
ジック回路の入力クロックと信号の位相が立ち上がり周
期の場合と、立ち下がり周期の場合とでは、クロックや
ロジック出力の位相を反転させて用いることでも、同様
な効果が得られる。また、フリップフロップの出力がＨ
ＩレベルかＬＯＷレベルかで良品か不良品かの判定を行
ったが、フリップフロップの出力をＬＥＤ等に接続して
点灯，非点灯により良品か不良品かの判定を行うことも
できる。また、２ビットのカウンター回路を用いて説明
したが、Ｎビットのカウンター回路を用いることで、比
較結果が異なる回数を何回で不良判定にするか自由に設
定することができる。また、実施の形態３では８チャン
ネルの判定回路としたが、Ｎチャンネルの判定回路とし
ても同様な効果が得られることは言うまでもない。
【００５０】
【発明の効果】以上のように本発明の回路機能検査装置
によれば、高価なコンピュータ等のデータ処理装置を使
用することなく、複雑で異なる仕様のロジック回路であ
っても同一の検査装置を流用することができ、簡単かつ
安価な構成で、高速かつ安定した回路機能検査装置を実
現することができその実用的な効果は大きい。
によれば、高価なコンピュータ等のデータ処理装置を使
用することなく、複雑で異なる仕様のロジック回路であ
っても同一の検査装置を流用することができ、簡単かつ
安価な構成で、高速かつ安定した回路機能検査装置を実
現することができその実用的な効果は大きい。
【図１】本発明の実施の形態１における回路機能検査装
置の構成を示すブロック図
置の構成を示すブロック図
【図２】被検査基板出力データおよび良品基板出力デー
タのロジック波形が同一である場合における図１のブロ
ック図の各部のロジック動作波形図
タのロジック波形が同一である場合における図１のブロ
ック図の各部のロジック動作波形図
【図３】被検査基板出力データにジッターが発生した場
合における図１のブロック図の各部のロジック動作波形
図
合における図１のブロック図の各部のロジック動作波形
図
【図４】被検査基板出力データおよび良品基板出力デー
タのロジック波形が異なる場合における図１のブロック
図の各部のロジック動作波形図
タのロジック波形が異なる場合における図１のブロック
図の各部のロジック動作波形図
【図５】本発明の実施の形態２における回路機能検査装
置の構成を示すブロック図
置の構成を示すブロック図
【図６】図５のブロック図の各部のロジック動作波形図
【図７】被検査基板と良品基板の動作開始タイミングが
異なる場合の図５のブロック図の各部のロジック動作波
形図
異なる場合の図５のブロック図の各部のロジック動作波
形図
【図８】被検査基板と良品基板の動作開始タイミングが
同一となった場合の図５のブロック図の各部のロジック
動作波形図
同一となった場合の図５のブロック図の各部のロジック
動作波形図
【図９】本実施の形態３における良品基板と被検査基板
の全ての比較判定出力を判定する判定回路
の全ての比較判定出力を判定する判定回路
【図１０】従来の回路機能検査装置の構成を示すブロッ
ク図
ク図
【図１１】図１０のブロック図におけるコンピュータの
データ取り込み処理例を示す信号図
データ取り込み処理例を示す信号図
１０１，１００１ 駆動信号発生器 １０２，１００２ 被検査基板 １０３ 良品基板 １０４，１００５ データ取り込み用のクロック １０５ 被検査基板出力データ（ＤＡＴＡ２） １０６ 良品基板出力データ（ＤＡＴＡ１） １０７，５０３，９０３，９０４，９０５，９０６，９
０７，９０８，９０９比較回路 １０８ 出力（ＸＯＲ） １０９ ラッチ回路 １１０ ラッチ出力 １１１ カウンター回路 １１２ 上位ビット出力（ＴＦＦ２） １１３ フリップフロップ １１４ リセット信号（ＲＥＳＥＴ） １１５ 下位ビット出力（ＴＦＦ１） １１６ 出力（ＪＫＦＦ） ５０１ 被検査基板の基準信号 ５０２ 良品基板の基準信号 ５０４ 比較出力 ５０５ 被検査基板の出力（ＤＡＴＡ−Ａ） ５０６ 被検査基板の出力（ＤＡＴＡ−Ｂ） ５０７ データセレクター ９０１ ８チャンネルの入力バスライン ９０２ 判定回路の比較出力端子 １００３ コンピュータ １００４ 被検査基板出力 １００６，１００８ 被検査基板出力の出力波形 １００７ コンピュータに取り込んだ被検査基板出力デ
ータ １００９ コンピュータに記録された出力データ
０７，９０８，９０９比較回路 １０８ 出力（ＸＯＲ） １０９ ラッチ回路 １１０ ラッチ出力 １１１ カウンター回路 １１２ 上位ビット出力（ＴＦＦ２） １１３ フリップフロップ １１４ リセット信号（ＲＥＳＥＴ） １１５ 下位ビット出力（ＴＦＦ１） １１６ 出力（ＪＫＦＦ） ５０１ 被検査基板の基準信号 ５０２ 良品基板の基準信号 ５０４ 比較出力 ５０５ 被検査基板の出力（ＤＡＴＡ−Ａ） ５０６ 被検査基板の出力（ＤＡＴＡ−Ｂ） ５０７ データセレクター ９０１ ８チャンネルの入力バスライン ９０２ 判定回路の比較出力端子 １００３ コンピュータ １００４ 被検査基板出力 １００６，１００８ 被検査基板出力の出力波形 １００７ コンピュータに取り込んだ被検査基板出力デ
ータ １００９ コンピュータに記録された出力データ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193 G01R 31/00 H01L 21/822 H01L 27/04
Claims (4)
- 【請求項１】 ロジック回路を含む回路において、良品
回路と、良品か不良品か特定できていない回路、即ち、
被検査回路と、各回路をそれぞれ同一の条件で動作させ
る駆動信号発生器と、前記良品回路と被検査回路の各同
一回路のノード同士の信号比較をする比較回路と、前記
比較回路の出力をデータクロックでラッチするラッチ回
路と、前記ラッチ回路の出力を計数するＮビットのカウ
ンター（Ｎは整数とする）と、前記カウンターが所定の
値に達した時点で状態が遷移するフリップフロップを用
いて不良判定をする判定回路とを備えることにより、比
較結果がデータクロックで取り込める期間（１クロック
周期）以上異なり、かつ所定回数異なる比較結果が検出
されるまでは不良品判定を行わないように構成した回路
機能検査装置。 - 【請求項２】 良品回路上と被検査回路上で生成される
基準信号を比較回路で比較し、その比較結果をデータセ
レクターに入力し、基準信号の比較結果が一致しない場
合には、別の比較回路で比較される、良品回路と被検査
回路の出力の内、いずれか一方の出力する２つのディジ
タル信号を前記データセレクターにより所定周期で交互
に入れ替え、基準信号の比較結果が一致する場合には、
前記別の比較回路で比較される、良品回路と被検査回路
の出力をそのまま比較回路に入力することにより、良品
回路と被検査回路の動作タイミングが異なる場合でも、
同一の動作タイミング時と同じ条件の検査ができるよう
に構成した請求項１に記載の回路機能検査装置。 - 【請求項３】 良品回路と被検査回路の全ての比較判定
出力をまとめて判定するＮチャンネルの判定回路（Ｎは
整数とする）を用いることにより、１箇所でも比較結果
が異なる場合は不良品と判定し、全ての比較結果が一致
した場合は良品と判定することを可能にし、良品と不良
品の判定を一度にまとめて判定可能にした請求項１また
は請求項２に記載の回路機能検査装置。 - 【請求項４】 比較判定をプリント基板上の回路に対し
て適用する請求項１または請求項２または請求項３に記
載の回路機能検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02102097A JP3202632B2 (ja) | 1997-01-20 | 1997-01-20 | 回路機能検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02102097A JP3202632B2 (ja) | 1997-01-20 | 1997-01-20 | 回路機能検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10206504A JPH10206504A (ja) | 1998-08-07 |
| JP3202632B2 true JP3202632B2 (ja) | 2001-08-27 |
Family
ID=12043365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02102097A Expired - Fee Related JP3202632B2 (ja) | 1997-01-20 | 1997-01-20 | 回路機能検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202632B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE38671E1 (en) | 1999-12-07 | 2004-12-21 | Visteon Global Technologies, Inc. | Method and apparatus for starting an engine having a turbocharger |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4815326B2 (ja) * | 2006-10-31 | 2011-11-16 | 富士通株式会社 | 集積回路のタイミング不良改善装置、並びに、集積回路のタイミング不良診断装置および方法、並びに、集積回路 |
-
1997
- 1997-01-20 JP JP02102097A patent/JP3202632B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE38671E1 (en) | 1999-12-07 | 2004-12-21 | Visteon Global Technologies, Inc. | Method and apparatus for starting an engine having a turbocharger |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10206504A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8627160B2 (en) | System and device for reducing instantaneous voltage droop during a scan shift operation | |
| US20020093358A1 (en) | Parallel logic device/circuit tester for testing plural logic devices/circuits and parallel memory chip repairing apparatus | |
| WO2005006189A1 (en) | Automatic self test of an integrated circuit via ac i/o loopback | |
| JP2002289776A (ja) | 半導体装置 | |
| JPH06105285B2 (ja) | 半導体集積回路装置 | |
| JP3202632B2 (ja) | 回路機能検査装置 | |
| US7788573B2 (en) | Fault detection method, test circuit and semiconductor device | |
| JP2001296330A (ja) | 断線位置検出機能を備えた電子機器及び断線位置検出方法 | |
| GB2313686A (en) | Shift register | |
| US8593196B2 (en) | Test circuit and methods for speed characterization | |
| US20070132480A1 (en) | Power supply noise resistance testing circuit and power supply noise resistance testing method | |
| JPH11237454A (ja) | 半導体試験装置 | |
| JPH0440113A (ja) | フリップフロップ回路及び半導体集積回路 | |
| US8093919B2 (en) | Test circuit, method, and semiconductor device | |
| JPH09264929A (ja) | 論理回路のテスト方法およびそのテスト回路 | |
| JP3368572B2 (ja) | 周期発生装置 | |
| JP3586330B2 (ja) | デバイス間接触不良結線検出方法 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| EP0252714A2 (en) | Semiconducteur integrated circuit device having a tester circuit | |
| JPH0926463A (ja) | テスト回路を内蔵した集積回路 | |
| JP3335968B2 (ja) | 半導体集積回路 | |
| JP2000338188A (ja) | 半導体集積回路の試験回路 | |
| JP2003294812A (ja) | 半導体装置 | |
| JPH11125660A (ja) | 半導体試験装置用タイミング発生器 | |
| US20070271057A1 (en) | Inspection method of semiconductor integrated circuit and semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |