CN110659037B - 一种基于jtag的烧录装置 - Google Patents

一种基于jtag的烧录装置 Download PDF

Info

Publication number
CN110659037B
CN110659037B CN201910912881.7A CN201910912881A CN110659037B CN 110659037 B CN110659037 B CN 110659037B CN 201910912881 A CN201910912881 A CN 201910912881A CN 110659037 B CN110659037 B CN 110659037B
Authority
CN
China
Prior art keywords
controllable switch
jtag
chip
master
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910912881.7A
Other languages
English (en)
Other versions
CN110659037A (zh
Inventor
王鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201910912881.7A priority Critical patent/CN110659037B/zh
Priority to PCT/CN2019/108475 priority patent/WO2021056401A1/zh
Priority to US17/615,522 priority patent/US11874323B2/en
Publication of CN110659037A publication Critical patent/CN110659037A/zh
Application granted granted Critical
Publication of CN110659037B publication Critical patent/CN110659037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/06—Spare resources, e.g. for permanent fault suppression
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G06F8/63—Image based installation; Cloning; Build to order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Environmental & Geological Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于JTAG的烧录装置，包括设置于JTAG主机的TDI端与第一芯片之间、各相邻两个芯片之间的可控开关，还包括设置于各芯片与JTAG主机的TDO端之间的总可控开关模块，JTAG主机根据接收到的烧录指令便可控制相应地的可控开关输入端与其相应输出端连接，还控制总可控开关模块的输出端与其相应输入端连接，可见，本申请仅需搭建一个电路，通过控制相应开关的输入输出端的连接关系便可自动地实现JTAG链路的调整，从而实现对不同芯片或者芯片组合的固件烧录，无需人工手动调节，提高了测试效率，简化了电路结构。

Description

一种基于JTAG的烧录装置
技术领域
本发明涉及JTAG技术领域，特别是涉及一种基于JTAG的烧录装置。
背景技术
JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA等器件。标准的JTAG接口是4线：TMS、TCK、TDI及TDO，分别对应为模式选择、时钟、数据输入和数据输出线。
JTAG最初是用来对芯片进行测试，其基本原理是在器件内部定义一个TAP(TestAccess Port，测试访问口)，并通过专用的JTAG测试工具对内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，即前一个JTAG设备的TDO连接到下一个JTAG设备的TDI，形成一个JTAG链，从而实现对各个器件分别进行测试。
如今，JTAG还可以用来对芯片进行固件烧录。具体地，多个JTAG设备串联形成JTAG链，JTAG主机例如BMC(Baseboard Manager Controller，基板管理控制器)通过JTAG链对CPLD、FPGA等芯片(Integrated Circuit集成电路)进行固件烧录。但部分芯片不支持这种串联固件烧录，其JTAG功能必须在与JTAG主机单独连接的情况下使用，使得在对多个芯片进行烧录时，需要搭建多个电路，降低了测试效率，增加了电路复杂性。
发明内容
本发明的目的是提供一种基于JTAG的烧录装置，无需人工手动调节，提高了测试效率，简化了电路结构。
为解决上述技术问题，本发明提供了一种基于JTAG的烧录装置，包括JTAG主机、N个芯片、总可控开关模块及N个可控开关；
第一可控开关的输入端与所述JTAG主机的TDI端连接，第一输出端与第一芯片的TDI端连接，第二输出端分别与第i至第N芯片的TDI端连接；第i可控开关的输入端与第i-1芯片的TDO端连接，第一输出端与所述总可控开关模块的第i-1输入端连接，第二输出端与第i芯片的TDI端连接；第N芯片的输出端与所述总可控开关模块的第N输入端连接，所述总可控开关模块的输出端与所述JTAG主机的TDO端连接，2≤i≤N；
所述JTAG主机还分别与N个可控开关的控制端及所述总可控开关模块的控制端连接，用于根据烧录指令控制相应可控开关的输入端与其相应输出端连接，及控制所述总可控开关模块的输出端与其相应输入端连接。
优选地，所述总可控开关模块包括总可控开关；
所述第一可控开关的控制端、所述第二可控开关的控制端、…第N可控开关的控制端及所述总可控开关的控制端分别一一对应与所述JTAG主机的N+1个开关控制端连接。
优选地，所述第一可控开关的控制端、所述第二可控开关的控制端、…第N可控开关的控制端分别与所述JTAG主机的N个开关控制端连接；
所述总可控开关模块包括：
包括N个输入端、一个输出端的总可控开关；
输入端分别与所述JTAG主机的N个开关控制端连接、输出端与所述总可控开关的控制端连接的转换模块，用于根据所述JTAG主机输出的控制电平生成相应地控制指令，以控制所述总可控开关的输出端与其相应输入端连接。
优选地，N＝2，所述转换模块为逻辑门。
优选地，所述第一可控开关及所述第二可控开关均用于在接收到高电平时，输入端与第一输出端连接，在接收到低电平时，输入端与第二输出端连接；
所述总可控开关用于在接收到高电平时，输出端与第二输入端连接，在接收到低电平时，输出端与第一输入端连接；
所述逻辑门为同或门。
优选地，所述第一可控开关、所述第二可控开关及所述总可控开关均为单刀双掷开关。
优选地，所述第一可控开关与所述第二芯片之间的距离小于500mil。
优选地，所述第二可控开关与所述第二芯片之间的距离小于500mil。
优选地，所述第一可控开关与所述第二芯片之间的距离小于500mil，所述第二可控开关与所述第二芯片之间的距离小于500mil。
优选地，所述烧录装置还包括提示模块；
所述JTAG主机还用于根据所述烧录指令生成待烧录芯片的信息并发送至所述提示模块。
本发明提供了一种基于JTAG的烧录装置，包括设置于JTAG主机的TDI端与第一芯片之间、各相邻两个芯片之间的可控开关，还包括设置于各芯片与JTAG主机的TDO端之间的总可控开关模块，JTAG主机根据接收到的烧录指令便可控制相应地的可控开关输入端与其相应输出端连接，还控制总可控开关模块的输出端与其相应输入端连接，可见，本申请仅需搭建一个电路，通过控制相应开关的输入输出端的连接关系便可自动地实现JTAG链路的调整，从而实现对不同芯片或者芯片组合的固件烧录，无需人工手动调节，提高了测试效率，简化了电路结构。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种基于JTAG的烧录装置的结构示意图；
图2为本发明提供的另一种基于JTAG的烧录装置的结构示意图；
图3为本发明提供的另一种基于JTAG的烧录装置的结构示意图。
具体实施方式
本发明的核心是提供一种基于JTAG的烧录装置，无需人工手动调节，提高了测试效率，简化了电路结构。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种基于JTAG的烧录装置的结构示意图，该烧录装置包括JTAG主机1、N个芯片、总可控开关模块2及N个可控开关；
第一可控开关K1的输入端与JTAG主机1的TDI端连接，第一输出端与第一芯片IC1的TDI端连接，第二输出端分别与第i至第N芯片ICN的TDI端连接；第i可控开关的输入端与第i-1芯片的TDO端连接，第一输出端与总可控开关模块2的第i-1输入端连接，第二输出端与第i芯片的TDI端连接；第N芯片ICN的输出端与总可控开关模块2的第N输入端连接，总可控开关模块2的输出端与JTAG主机1的TDO端连接，2≤i≤N；
JTAG主机1还分别与N个可控开关的控制端及总可控开关模块2的控制端连接，用于根据烧录指令控制相应可控开关的输入端与其相应输出端连接，及控制总可控开关模块2的输出端与其相应输入端连接。
为了对多个芯片进行烧录，对于其中的不支持串联固件烧录的芯片，与现有技术中将其与JTAG主机1单独连接进行烧录不同的是，本申请中，只搭建一个总电路，具体地，在JTAG主机1的TDI端与第一芯片IC1之间、各相邻两个芯片之间分别设置可控开关，在各芯片与JTAG主机1的TDO端之间设置总可控开关模块2，此外，JTAG主机1的TDI端连接的可控开关的输出端除了与第一芯片IC1的TDI端连接，还与其他各个芯片的TDI端连接。其中，各可控开关的输入端可选地与其输出端连接，总可控开关模块2的输入端可选地与其输出端连接。
在应用时，用户仅需要输入烧录指令，JTAG主机1便可根据烧录指令控制相应地的可控开关的输入端与其相应输出端连接，控制总可控开关模块2的输出端与其相应输入端连接。其中，这里的烧录指令可以具体为包括要对哪个或者哪些芯片进行烧录的指令。例如这里的烧录指令为对全部可进行串联固件烧录的芯片进行烧录的指令，则JTAG主机1会控制相应可控开关的相应输入输出端连接以实现将这些待烧录的芯片会串联起来形成JTAG链，JTAG主机1还会控制总可控开关模块2中的与JTAG链中的最后一个芯片的输出端连接的输入端与总可控开关模块2的输出端连接，后续便可实现JTAG主机1对该JTAG链进行固件烧录。此外，这里的烧录指令还可以为对单个不支持串联固件烧录的芯片进行烧录的指令，则此时JTAG主机1会控制第一可控开关K1的输入端与和待烧录芯片连接的输出端连接，并控制该待烧录芯片后端的可控开关的输入端与其和总可控开关模块2连接的输出端连接，同时，控制该总可控开关模块2的通过可控开关与该待烧录芯片连接的输入端与其输出端连接，进而实现JTAG主机1对该待烧录芯片单独进行固件烧录。
下面结合图2对本申请的工作原理作介绍，请参照图2，图2为本发明提供的另一种基于JTAG的烧录装置的结构示意图。
假设需要对第一芯片IC1和第二芯片IC2均进行固件烧录，则此时JTAG主机1会控制第一可控开关K1的输入端A与第一输出端B1连接，还控制第二可控开关K2的输入端A与第一输出端B1连接，同时，还控制总可控开关模块2的第二输入端B2与其输出端A连接，通过该种方式，JTAG主机1能够对第一芯片IC1和第二芯片IC2进行串联固件烧录。
假设仅需要对第一芯片IC1进行固件烧录，则此时JTAG主机1会控制第一可控开关K1的输入端A与第一输出端B1连接，控制第二可控开关K2的输入端A与第二输出端B2连接，控制总可控开关21的第一输入端B1与其输出端A连接，通过该种方式，JTAG主机1能够对第一芯片IC1进行固件烧录。
假设仅需要对第二芯片IC2进行固件烧录，则此时JTAG主机1会控制第一可控开关K1的输入端A与第二输出端B2连接，控制第二可控开关K2的输入端与第二输出端B2连接(以避免第一芯片IC1中的信号传至第二芯片IC2，干扰第二芯片IC2烧录)，控制总可控开关21的第二输入端B2与其输出端A连接，通过该种方式，JTAG主机1能够对第二芯片IC2进行固件烧录。
综上，本发明提供的一种基于JTAG的烧录装置，包括设置于JTAG主机1的TDI端与第一芯片IC1之间、各相邻两个芯片之间的可控开关，还包括设置于各芯片与JTAG主机1的TDO端之间的总可控开关模块2，JTAG主机1根据接收到的烧录指令便可控制相应地的可控开关输入端与其相应输出端连接，还控制总可控开关模块2的输出端与其相应输入端连接，可见，本申请仅需搭建一个电路，通过控制相应开关的输入输出端的连接关系便可自动地实现JTAG链路的调整，实现了JTAG线路在串联拓扑和并联拓扑之间进行切换，从而实现对不同芯片或者芯片组合的固件烧录，无需人工手动调节，提高了测试效率，简化了电路结构。
在上述实施例的基础上：
作为一种优选地实施例，总可控开关模块2包括总可控开关21；
第一可控开关K1的控制端、第二可控开关K2的控制端、…第N可控开关KN的控制端及总可控开关21的控制端分别一一对应与JTAG主机1的N+1个开关控制端连接。
具体地，总可控开关模块2可以仅包括一个总可控开关21，总可控开关21的控制端以及第一可控开关K1的控制端、第二可控开关K2的控制端、…第N可控开关KN的控制端直接与JTAG主机1的N+1个开关控制端连接，此时JTAG主机1直接对N个可控开关和总可控开关21进行控制，无需经过其他器件转换，提高了开关控制的可靠性。
作为一种优选地实施例，第一可控开关K1的控制端、第二可控开关K2的控制端、…第N可控开关KN的控制端分别与JTAG主机1的N个开关控制端连接；
总可控开关模块2包括：
包括N个输入端、一个输出端的总可控开关21；
输入端分别与JTAG主机1的N个开关控制端连接、输出端与总可控开关21的控制端连接的转换模块，用于根据JTAG主机1输出的控制电平生成相应地控制指令，以控制总可控开关21的输出端与其相应输入端连接。
不难得到，总可控开关21的哪个输入端与输出端连接与其他可控开关的输入输出端连接是有逻辑关系的，基于该逻辑关系，总可控开关模块2除了包括总可控开关21，还包括转换模块，转换模块的输入端与JTAG主机1的N个开关控制端连接，输出端与总可控开关21的控制端连接，用来根据逻辑关系将JTAG主机1输出的控制电平转换为相应地控制指令，进而控制总可控开关21的输出端与相应输入端连接，可见，通过该种方式JTAG主机1的一个引脚，简化了JTAG主机1的结构。
作为一种优选地实施例，N＝2，转换模块为逻辑门。
为了实现对JTAG主机1输出的各控制电平进行相应地逻辑转换，本实施例中，这里的转换模块可以为逻辑门，逻辑门具有成本及功耗低的优点，当然，这里的转换模块还可以为其他类型的转换模块，本申请在此不作特别的限定。
作为一种优选地实施例，第一可控开关K1及第二可控开关K2均用于在接收到高电平时，输入端与第一输出端连接，在接收到低电平时，输入端与第二输出端连接；
总可控开关21用于在接收到高电平时，输出端与第二输入端连接，在接收到低电平时，输出端与第一输入端连接；
逻辑门为同或门22。
具体地，请参照图3，图3为本发明提供的另一种基于JTAG的烧录装置的结构示意图。
本实施例中，逻辑门为同或门22，同或门22的真值表如下
A B Y
0 0 1
0 1 0
1 0 0
1 1 1
则不难得到，JTAG主机1分别输出高电平至第一可控开关K1和第二可控开关K2，以使第一芯片IC1和第二芯片IC2串联时，此时同或门22的两个输入端为高电平，输出为高电平，此时总可控开关21的输出端A与第二输入端B2连接，从而实现了JTAG主机1对第一芯片IC1和第二芯片IC2进行串联固件烧录。
JTAG主机1输出高电平至第一可控开关K1，输出低电平至第二可控开关K2，以仅对第一芯片IC1进行固件烧录，则此时同或门22的两个输入端一个为高电平一个为低电平，其输出为低电平，此时总可控开关21的输出端A与第一输入端B1连接，从而实现了JTAG主机1仅对第一芯片IC1进行固件烧录。此时，第二芯片IC2的输出端与总可控开关21的第二输入端B2之间为连通状态，但由于总可控开关21的隔离，不影响JTAG主机1与第一芯片IC1之间的连接。
JTAG主机1输出低电平至第一可控开关K1，输出低电平至第二可控开关K2，以仅对第二芯片IC2进行固件烧录，则此时同或门22的两个输入端均为低电平，其输出为高电平，此时总可控开关21的输出端A与第二输入端B2连接，从而实现了JTAG主机1仅对第二芯片IC2进行固件烧录。此时，第一芯片IC1的输出端与总可控开关21的第一输入端B1之间为连通状态，但由于总可控开关21的隔离，不影响JTAG主机1与第二芯片IC2之间的连接。
可见，通过该种方式便可实现对各个芯片的烧录的控制，控制方式简单可靠。
作为一种优选地实施例，第一可控开关K1、第二可控开关K2及总可控开关21均为单刀双掷开关。
具体地，这里的第一可控开关K1、第二可控开关K2及总可控开关21均为单刀双掷开关，单刀双掷开关具有结构简单、可靠性高的优点。当然，这里的第一可控开关K1、第二可控开关K2及总可控开关21还可以为其他类型的开关，本申请在此不作特别的限定。
作为一种优选地实施例，第一可控开关K1与第二芯片IC2之间的距离小于500mil。
作为一种优选地实施例，第二可控开关K2与第二芯片IC2之间的距离小于500mil。
作为一种优选地实施例，第一可控开关K1与第二芯片IC2之间的距离小于500mil，第二可控开关K2与第二芯片IC2之间的距离小于500mil。
具体地，考虑到烧录装置在工作的过程中可能会产生stub信号，影响TDI/TDO的信号质量，请参照图3，例如在对第一芯片IC1和第二芯片IC2进行串联固件烧录时，此时D点至第一可控开关K1的第二输出端B2点之间即为stub部分；在仅对第一芯片IC1进行固件烧录时，此时线路中无stub部分；在仅对第二芯片IC2进行固件烧录时，此时第二可控开关K2的第一输出端B1点至D点为stub部分。
为了尽可能的减小stub对TDI/TDO的信号质量的影响，在进行layout布局时，应按照以下原则设计：第二可控开关K2靠近第二芯片IC2摆放，第一可控开关K1靠近第二芯片IC2摆放。基于此，本实施通过大量仿真实验发现，在第一可控开关K1与第二芯片IC2之间的距离小于500mil，和/或，第二可控开关K2与第二芯片IC2之间的距离小于500mil时，stub对TDI/TDO的信号质量的影响较小。本实施例对于第一可控开关K1与第二芯片IC2之间的具体距离及第二可控开关K2与第二芯片IC2之间的具体距离不作特别的限定，根据实际情况来定。
可见，通过该种方式可以有效减小stub对TDI/TDO的信号质量的影响，提高了TDI/TDO的信号的传输质量。
作为一种优选地实施例，烧录装置还包括提示模块；
JTAG主机1还用于根据烧录指令生成待烧录芯片的信息并发送至提示模块。
具体地，为了方便用户对当前对待烧录芯片的信息例如待烧录芯片的序号等了解，本实施例中，烧录装置还包括提示模块，用于对根据烧录指令生成待烧录芯片的信息进行提示，提高了用户体验。
其中，这里的提示模块可以但不仅限为显示屏。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基于JTAG的烧录装置，其特征在于，包括JTAG主机、N个芯片、总可控开关模块及N个可控开关；
第一可控开关的输入端与所述JTAG主机的TDI端连接，第一输出端与第一芯片的TDI端连接，第二输出端分别与第i至第N芯片的TDI端连接；第i可控开关的输入端与第i-1芯片的TDO端连接，第一输出端与所述总可控开关模块的第i-1输入端连接，第二输出端与第i芯片的TDI端连接；第N芯片的输出端与所述总可控开关模块的第N输入端连接，所述总可控开关模块的输出端与所述JTAG主机的TDO端连接，2≤i≤N；
所述JTAG主机还分别与N个可控开关的控制端及所述总可控开关模块的控制端连接，用于根据烧录指令控制相应可控开关的输入端与其相应输出端连接，及控制所述总可控开关模块的输出端与其相应输入端连接。
2.如权利要求1的基于JTAG的烧录装置，其特征在于，所述总可控开关模块包括总可控开关；
所述第一可控开关的控制端、所述第二可控开关的控制端、…第N可控开关的控制端及所述总可控开关的控制端分别一一对应与所述JTAG主机的N+1个开关控制端连接。
3.如权利要求1所述的基于JTAG的烧录装置，其特征在于，所述第一可控开关的控制端、所述第二可控开关的控制端、…第N可控开关的控制端分别与所述JTAG主机的N个开关控制端连接；
所述总可控开关模块包括：
包括N个输入端、一个输出端的总可控开关；
输入端分别与所述JTAG主机的N个开关控制端连接、输出端与所述总可控开关的控制端连接的转换模块，用于根据所述JTAG主机输出的控制电平生成相应地控制指令，以控制所述总可控开关的输出端与其相应输入端连接。
4.如权利要求3所述的基于JTAG的烧录装置，其特征在于，N＝2，所述转换模块为逻辑门。
5.如权利要求4所述的基于JTAG的烧录装置，其特征在于，所述第一可控开关及所述第二可控开关均用于在接收到高电平时，输入端与第一输出端连接，在接收到低电平时，输入端与第二输出端连接；
所述总可控开关用于在接收到高电平时，输出端与第二输入端连接，在接收到低电平时，输出端与第一输入端连接；
所述逻辑门为同或门。
6.如权利要求4所述的基于JTAG的烧录装置，其特征在于，所述第一可控开关、所述第二可控开关及所述总可控开关均为单刀双掷开关。
7.如权利要求2至6任一项所述的基于JTAG的烧录装置，其特征在于，所述第一可控开关与所述第二芯片之间的距离小于500mil。
8.如权利要求2至6任一项所述的基于JTAG的烧录装置，其特征在于，所述第二可控开关与所述第二芯片之间的距离小于500mil。
9.如权利要求2至6任一项所述的基于JTAG的烧录装置，其特征在于，所述第一可控开关与所述第二芯片之间的距离小于500mil，所述第二可控开关与所述第二芯片之间的距离小于500mil。
10.如权利要求1所述的基于JTAG的烧录装置，其特征在于，所述烧录装置还包括提示模块；
所述JTAG主机还用于根据所述烧录指令生成待烧录芯片的信息并发送至所述提示模块。
CN201910912881.7A 2019-09-25 2019-09-25 一种基于jtag的烧录装置 Active CN110659037B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910912881.7A CN110659037B (zh) 2019-09-25 2019-09-25 一种基于jtag的烧录装置
PCT/CN2019/108475 WO2021056401A1 (zh) 2019-09-25 2019-09-27 一种基于jtag的烧录装置
US17/615,522 US11874323B2 (en) 2019-09-25 2019-09-27 JTAG-based burning device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910912881.7A CN110659037B (zh) 2019-09-25 2019-09-25 一种基于jtag的烧录装置

Publications (2)

Publication Number Publication Date
CN110659037A CN110659037A (zh) 2020-01-07
CN110659037B true CN110659037B (zh) 2021-03-09

Family

ID=69039118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910912881.7A Active CN110659037B (zh) 2019-09-25 2019-09-25 一种基于jtag的烧录装置

Country Status (3)

Country Link
US (1) US11874323B2 (zh)
CN (1) CN110659037B (zh)
WO (1) WO2021056401A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113067779A (zh) * 2021-02-26 2021-07-02 山东英信计算机技术有限公司 一种交换机及其固件烧录系统
CN113467793A (zh) * 2021-07-22 2021-10-01 隔空微电子（广州）有限公司 一种烧录装置和烧录方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7711993B2 (en) * 2003-06-30 2010-05-04 International Business Machines Corporation JTAGchain bus switching and configuring device
CN104461796A (zh) * 2013-09-17 2015-03-25 上海华虹集成电路有限责任公司 用于嵌入式8051cpu的jtag调试模块及调试方法
CN105550119A (zh) * 2016-01-29 2016-05-04 中国人民解放军国防科学技术大学 一种基于jtag协议的仿真装置
CN107122304A (zh) * 2017-05-03 2017-09-01 成都定为电子技术有限公司 一种jtag远程调试方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012577B2 (ja) * 1997-06-02 2007-11-21 デュアキシズ株式会社 バウンダリスキャン素子及びこれを用いた通信装置
CN100365423C (zh) * 2004-10-20 2008-01-30 华为技术有限公司 一种jtag链自动连接系统及其实现方法
US7265578B1 (en) * 2005-04-04 2007-09-04 Lattice Semiconductor Corporation In-system programming of non-JTAG device using SPI and JTAG interfaces of FPGA device
CN100573175C (zh) * 2006-07-31 2009-12-23 大唐移动通信设备有限公司 多功能联合测试行动组链装置
CN100529785C (zh) 2006-11-21 2009-08-19 华为技术有限公司 一种多板联合测试行动组链路无缝连接方法及装置
US7991955B2 (en) * 2006-12-13 2011-08-02 Advanced Micro Devices, Inc. Method and apparatus to achieve more level thermal gradient
CN101266548B (zh) * 2007-03-14 2012-07-04 中兴通讯股份有限公司 对可编程逻辑器件进行在系统编程的装置和方法
US8495758B2 (en) * 2010-06-18 2013-07-23 Alcatel Lucent Method and apparatus for providing scan chain security
CN102998614B (zh) * 2012-12-14 2014-08-06 中船重工（武汉）凌久电子有限责任公司 可实现dsp单板或多板jtag调试的系统及调试方法
WO2015069793A1 (en) * 2013-11-05 2015-05-14 Fox Broadcasting Comany Method and apparatus for portably binding license rights to content stored on optical media
CN106326058A (zh) * 2015-06-16 2017-01-11 中兴通讯股份有限公司 一种fpga系统的jtag调试方法及系统
EP3153873A1 (en) * 2015-10-07 2017-04-12 Lantiq Beteiligungs-GmbH & Co. KG On-chip test pattern generation
CN105548863B (zh) 2015-12-29 2018-04-17 广州慧睿思通信息科技有限公司 一种板级多芯片jtag链互联的结构及方法
CN106597265B (zh) * 2016-12-15 2019-08-02 盛科网络（苏州）有限公司 一种jtag链路自动实现通道切换的方法及系统
CN207074435U (zh) 2017-08-01 2018-03-06 安徽省菲特科技股份有限公司 自适应jtag链开关电路
CN207182262U (zh) * 2017-09-08 2018-04-03 郑州云海信息技术有限公司 一种基于bmc控制的多cpld选择性烧录构架
CN209043946U (zh) 2018-11-09 2019-06-28 济南浪潮高新科技投资发展有限公司 一种jtag链任意连接装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7711993B2 (en) * 2003-06-30 2010-05-04 International Business Machines Corporation JTAGchain bus switching and configuring device
CN104461796A (zh) * 2013-09-17 2015-03-25 上海华虹集成电路有限责任公司 用于嵌入式8051cpu的jtag调试模块及调试方法
CN105550119A (zh) * 2016-01-29 2016-05-04 中国人民解放军国防科学技术大学 一种基于jtag协议的仿真装置
CN107122304A (zh) * 2017-05-03 2017-09-01 成都定为电子技术有限公司 一种jtag远程调试方法

Also Published As

Publication number Publication date
US11874323B2 (en) 2024-01-16
CN110659037A (zh) 2020-01-07
US20220317178A1 (en) 2022-10-06
WO2021056401A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN102998614B (zh) 可实现dsp单板或多板jtag调试的系统及调试方法
CN110659037B (zh) 一种基于jtag的烧录装置
CN103376400A (zh) 芯片测试方法及芯片
CN106597265B (zh) 一种jtag链路自动实现通道切换的方法及系统
CN102142911A (zh) 通信设备和通信测试方法
CN104535919A (zh) 一种正常工作模式下芯片调试方法及调试电路
CN113067779A (zh) 一种交换机及其固件烧录系统
CN109870642B (zh) 一种总线控制器电路高温动态老炼装置及方法
CN207571730U (zh) 一种调试切换电路及调试电路板
CN102279356A (zh) 集成电路测试方法
CN109164379A (zh) 一种具有互锁功能的继电器多路选择开关电路及测试系统
KR101068568B1 (ko) 반도체 장치의 테스트용 인터페이스 보드
CN114295962A (zh) 一种电源芯片测试系统
US20030226079A1 (en) Scan-path flip-flop circuit for integrated circuit memory
CN103901289A (zh) 测试装置及其测试电压产生方法
CN110118921B (zh) 集成电路输入端测试装置及集成电路
CN219143318U (zh) 一种核电站数字化仪控系统的测试装置
CN112559418B (zh) 一种jtag切换电路
CN221007786U (zh) 芯片测试装置
CN220367596U (zh) 一种jtag菊花链拓扑结构和jtag调试系统
CN110118922B (zh) 集成电路输出端测试装置及集成电路
CN221224942U (zh) 一种边界扫描jtag拓展卡
CN216771895U (zh) 一种电源管理系统
CN109375009B (zh) 一种电力智能设备传导抗扰度测试开关矩阵
CN212989578U (zh) 变频器智能pcba测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant