CN103376400A - 芯片测试方法及芯片 - Google Patents

芯片测试方法及芯片 Download PDF

Info

Publication number
CN103376400A
CN103376400A CN2012101291433A CN201210129143A CN103376400A CN 103376400 A CN103376400 A CN 103376400A CN 2012101291433 A CN2012101291433 A CN 2012101291433A CN 201210129143 A CN201210129143 A CN 201210129143A CN 103376400 A CN103376400 A CN 103376400A
Authority
CN
China
Prior art keywords
signal
self
pin
mux
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101291433A
Other languages
English (en)
Other versions
CN103376400B (zh
Inventor
刘宇
李翔
王�锋
何建波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201210129143.3A priority Critical patent/CN103376400B/zh
Publication of CN103376400A publication Critical patent/CN103376400A/zh
Application granted granted Critical
Publication of CN103376400B publication Critical patent/CN103376400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明实施例公开了一种芯片测试方法及芯片，所述方法包括：对联合测试行为组织JTAG管脚和功能管脚进行复用，复用后的所述JTAG管脚用于配置测试访问口TAP中的自定义寄存器的控制信号，所述控制信号用于控制多路选择器MUX选通特定的测试信号，复用后的所述功能管脚用于输出所述测试信号；为TAP内部添加自定义寄存器，所述自定义寄存器用于根据复用后的所述JTAG管脚的配置产生相应的控制信号，并控制所述MUX选通特定的测试信号。本发明适用于芯片内部信号的调试。

Description

芯片测试方法及芯片
技术领域
本发明涉及集成电路信号接口技术领域，特别涉及一种芯片测试方法及芯片。
背景技术
JTAG(Joint Test Action Group，联合测试行为组织)是一种国际标准测试协议，主要用于芯片的内部测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，实现对JTAG链中的各个器件的分别测试。
目前手持设备处理器芯片工艺越来越高，内部复杂度也随之增加，因此芯片的测试定位方法也越来越重要。传统的芯片测试采用JTAG接口控制，通过在器件内部定义一个TAP(Test Access Port，测试访问口)，利用专用的JTAG测试工具对器件的内部节点进行测试，根据从内部寄存器得到的值来确定芯片内信号的状态，这种方法只能够得到数值，并不能够将信号的状态用波形图来直观的显示出来，并且需要多次反复的测试，测试效率较低。
现有技术中主要有两种方法来改善传统芯片测试技术的不足：一是，在芯片内部增加相关配置，例如设置时钟信号、转换新号、数据输入信号和数据输出信号，并采用二极管与系统复位信号复用，再通过专用接口将仿真设备连接到电脑上，使用软件来观察所关注的信号的变化；二是，在芯片现有管脚的基础上增加专门用于芯片后期调试的管脚，在芯片外部输入控制信号通过此管脚控制芯片内部的MUX(Multiplexer，多路选择器)，通过MUX将关注的信号从相应的管脚引出，并使用专用测试仪器观察信号的变化。
在实现本发明的过程中，发明人发现现有技术中至少存在如下问题：在芯片内部增加相关配置会增加芯片制造的复杂度，提高了芯片生产成本；为芯片增加额外的管脚会使芯片现有管脚的功能得不到充分的利用，浪费了资源，并且由于管脚的增加，芯片的结构工艺难度增加，提高了生产成本。
发明内容
本发明的实施例提供一种芯片测试方法及芯片，通过对芯片的现有管脚进行复用，将芯片内部的信号引出到芯片外部进行观察测试，解决了现有技术中为芯片增加内部配置或外部管脚造成芯片生产成本提高以及不能充分利用现有管脚资源造成资源浪费的问题。
本发明实施例采用的技术方案为：
一种芯片测试方法，包括：
对联合测试行为组织JTAG管脚和功能管脚进行复用，复用后的所述JTAG管脚用于配置测试访问口TAP中的自定义寄存器的控制信号，所述控制信号用于控制多路选择器MUX选通特定的测试信号，复用后的所述功能管脚用于输出所述测试信号。
一种芯片，包括：
一种可复用的联合测试行为组织JTAG管脚和一种可复用的功能管脚，所述JTAG管脚与测试访问口TAP连接，所述功能管脚与多路选择器MUX连接，其中复用后的所述JTAG管脚用于配置TAP中的自定义寄存器的控制信号，所述控制信号用于控制MUX选通特定的测试信号，复用后的所述功能管脚用于输出所述测试信号。
与现有技术相比，本发明实施例对芯片现有的JTAG管脚和功能管脚进行复用，并且在TAP中添加自定义寄存器，当需要测试芯片内部的某个信号时，根据所述信号确定与其对应的自定义寄存器控制信号，利用复用后的JTAG管脚为自定义寄存器配置所述控制信号，通过所述控制信号控制MUX选通需要测试的所述信号，并通过复用后的功能管脚将所述信号输出到芯片外部进行测试，在不影响芯片总线效率的前提下，通过简单的复用操作充分利用了芯片现有的管脚资源，提高了测试效率，并降低了测试成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例一提供的方法流程图；
图2为本发明实施例一提供的芯片结构示意图；
图3为本发明实施例二提供的方法流程图；
图4为本发明实施例二提供的芯片结构示意图；
图5为本发明实施例三提供的方法流程图；
图6为本发明实施例三提供的芯片结构示意图；
图7为本发明实施例四提供的芯片结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为使本发明技术方案的优点更加清楚，下面结合附图和实施例对本发明作详细说明。
实施例一
本实施例提供一种芯片测试方法，如图1所示，所述方法包括：
101、对联合测试行为组织JTAG管脚和功能管脚进行复用，复用后的所述JTAG管脚用于配置测试访问口TAP中的自定义寄存器的控制信号，所述控制信号用于控制多路选择器MUX选通特定的测试信号，复用后的所述功能管脚用于输出所述测试信号。
可选的，在步骤101执行的同时，还包括：
102、为TAP内部添加自定义寄存器，所述自定义寄存器用于根据复用后的所述JTAG管脚的配置产生相应的控制信号，并控制所述MUX选通特定的测试信号。需要说明的是，步骤101和102并无严格的执行顺序，二者可以同时执行，也可分先后执行。
可选的，在步骤101和步骤102完成之后，还包括：选取需要测试的测试信号，并确定选通所述测试信号的MUX以及与所述测试信号对应的自定义寄存器控制信号；配置管脚复用关系和管脚上下拉关系；根据所述自定义寄存器控制信号，使用JTAG管脚对控制所述MUX的自定义寄存器进行配置，控制所述自定义寄存器产生所述控制信号，并根据所述控制信号控制所述MUX选通所述测试信号；通过复用后的所述功能管脚输出所述测试信号。
进一步的，在输出所述测试信号之后，对所述测试信号进行测试，在测试所述测试信号之后，还包括：确定是否需要测试其他测试信号，若需要测试其他测试信号，则重新执行上述测试流程；若不需要测试其他测试信号，则结束测试流程。
其中，所述JTAG对所述自定义寄存器进行配置，控制所述自定义寄存器产生所述控制信号包括：配置所述自定义寄存器的值来控制所述自定义寄存器产生与所述值对应的控制信号。
其中，每个MUX可以由一个或者多个自定义寄存器控制；所述控制信号与所述测试信号一一对应；所述测试信号包括寄存器信号和非寄存器信号。
其中，所述芯片的结构图如图2所示，JTAG管脚与TAP连接，自定义寄存器位于所述TAP内部并与对应的MUX连接，MUX用于接收测试信号，并与复用的功能管脚连接，以输出所述测试信号。
与现有技术相比，本发明实施例对芯片现有的JTAG管脚和功能管脚进行复用，并且在TAP中添加自定义寄存器，当需要测试芯片内部的某个信号时，根据所述信号确定与其对应的自定义寄存器控制信号，利用复用后的JTAG管脚为自定义寄存器配置所述控制信号，通过所述控制信号控制MUX选通需要测试的所述信号，并通过复用后的功能管脚将所述信号输出到芯片外部进行测试，在不影响芯片总线效率的前提下，通过简单的复用操作充分利用了芯片现有的管脚资源，提高了测试效率，并降低了测试成本。
实施例二
本实施例提供一种芯片测试方法，以Watcgdog(看门狗)模块的中断信号和复位信号的测试为例，如图3所示，所述方法包括：
201、确定需要测试的中断信号以及选通所述中断信号的MUX。
可选的，也可以为复位信号，在确定需要测试的信号后，可以根据测试信号与控制信号的信号对照表找到与所述测试信号对应的自定义寄存器控制信号。
需要说明的是，中断信号和复位信号主要用于软件跑飞时将系统复位，流程是先发中断通知再进行复位，为了验证整个系统复位机制的完善性，首先需要确认Watcgdog模块是否正确的发出了中断信号和复位信号，而该模块并没有相应的外部管脚接口，所以需要将中断信号和复位信号引到芯片外部才能实现测试功能。
其中，在所述确定测试的中断信号之前，还包括：对JTAG管脚和功能管脚进行复用，复用后的所述JTAG管脚用于配置测试访问口TAP中的自定义寄存器的控制信号，所述控制信号用于控制多路选择器MUX选通特定的测试信号，例如中断信号和复位信号，复用后的所述功能管脚用于输出所述测试信号；为TAP内部添加自定义寄存器，所述自定义寄存器用于根据复用后的所述JTAG管脚的配置产生相应的控制信号，并控制所述MUX选通特定的测试信号。
202、根据IO(Input Output，输入输出)控制信号配置管脚复用关系和管脚上下拉关系。
需要说明的是，在为管脚进行配置时，一般是先配置管脚复用关系再配置管脚上下拉关系，此外除了需要考虑所需要测试的信号以及相应控制信号，还需要考虑到芯片的其他现有信号，保证与其他现有信号的输出配置不相冲突。
203、通过JTAG管脚对与所述MUX对应的自定义寄存器进行配置，控制所述自定义寄存器产生与所述中断信号对应的控制信号，并使用所述控制信号控制所述MUX选通所述中断信号。
其中，JTAG管脚通过配置所述自定义寄存器的值来控制所述自定义寄存器产生与所述值对应的控制信号。
204、通过复用后的功能管脚输出所述中断信号并进行测试。
需要说明的是，在进行测试的过程中需要保持自定义寄存器的控制信号和IO控制信号保持不变，否则会导致被测试的中断信号发生改变。
进一步的，在测试完中断信号后可以选择是否继续测试复位信号，如果需要继续测试复位信号，则需要同时改变自定义寄存器的控制信号和IO控制信号，并保证在为管脚进行配置时与其他现有信号的输出配置不相冲突。
其中，所述控制信号与所述测试信号一一对应，并且此方法适用于对芯片内部所有信号进行测试，包括寄存器信号以及非寄存器信号。
需要说明的是，每个MUX可以由一个或者多个自定义寄存器控制，控制MUX需要的自定义寄存器个数由MUX选通的测试信号的路数决定，自定义寄存器的个数n与选通测试信号的路数m的关系为：m＝2n，其中，当一个MUX由两个或两个以上的自定义寄存器控制时，控制MUX所需要的自定义寄存器的值可以由预先设定的配置表格得出。
其中，所述芯片的结构图如图4所示，JTAG管脚与TAP连接，自定义寄存器位于所述TAP内部并与对应的MUX连接，MUX用于接收复位信号和中断信号，并与复用的功能管脚连接，以输出所述复位信号和中断信号。
与现有技术相比，本发明实施例对芯片现有的JTAG管脚和功能管脚进行复用，并且在TAP中添加自定义寄存器，对Watcgdog模块的中断信号以及复位信号进行测试，验证上述两种信号是否正确的发出。根据中断信号或者复位信号确定与其对应的自定义寄存器控制信号，利用复用后的JTAG管脚为自定义寄存器配置所述控制信号，通过所述控制信号控制MUX选通中断信号或者复位信号，并通过复用后的功能管脚将中断信号或者复位信号输出到芯片外部进行测试，在不影响芯片总线效率的前提下，通过简单的复用操作充分利用了芯片现有的管脚资源，提高了测试效率，并降低了测试成本。
实施例三
本实施例提供一种芯片测试方法，当芯片通过管脚输出的测试信号出现异常时，对出现异常的位置进行定位，例如验证PWM(Pulse Width Modulation，脉冲宽度调制)模块的输出信号PWM OUT1，将PWM模块的输出信号PWMOUT1引至其中一个MUX的输入端口，如图5所示，所述方法包括：
301、确定需要测试的PWM OUT1信号以及选通所述PWM OUT1信号的MUX。
可选的，在确定需要测试的信号后，可以根据测试信号与控制信号的信号对照表找到与所述测试信号对应的自定义寄存器控制信号。
其中，在所述确定测试的PWM OUT1信号之前，还包括：对JTAG管脚和功能管脚进行复用，复用后的所述JTAG管脚用于配置测试访问口TAP中的自定义寄存器的控制信号，所述控制信号用于控制多路选择器MUX选通特定的测试信号，例如PWM OUT1信号，复用后的所述功能管脚用于输出所述测试信号；为TAP内部添加自定义寄存器，所述自定义寄存器用于根据复用后的所述JTAG管脚的配置产生相应的控制信号，并控制所述MUX选通特定的测试信号。
302、根据IO(Input Output，输入输出)控制信号配置管脚复用关系和管脚上下拉关系。
需要说明的是，在为管脚进行配置时，一般是先配置管脚复用关系再配置管脚上下拉关系，此外除了需要考虑所需要测试的信号以及相应控制信号，还需要考虑到芯片的其他现有信号，保证与其他现有信号的输出配置不相冲突。
303、JTAG管脚对与所述MUX对应的自定义寄存器进行配置，控制所述自定义寄存器产生与所述PWM OUT1信号对应的控制信号，并使用所述控制信号控制所述MUX选通所述PWM OUT1信号。
其中，JTAG管脚通过配置所述自定义寄存器的值来控制所述自定义寄存器产生与所述值对应的控制信号。
304、通过复用后的功能管脚输出所述PWM OUT1信号并进行测试。
具体的，将通过复用后的功能管脚输出所述PWM OUT1信号与通过正常输出端口输出的PWM OUT1信号进行比较，若二者一样，则可以确定导致的异常问题是由于PWM模块本身引起的；若二者不一样，则可以确定导致的异常问题是在传输通路过程中发生的。
需要说明的是，在进行测试的过程中需要保持自定义寄存器的控制信号和IO控制信号保持不变，否则会导致被测试的PWM OUT1信号发生改变。
进一步的，在测试完PWM OUT1信号后可以选择是否继续测试其他PWM信号，例如PWM OUT2信号，如果需要继续测试PWM OUT2信号，则需要同时改变自定义寄存器的控制信号和IO控制信号，并保证在为管脚进行配置时与其他现有信号的输出配置不相冲突。
其中，所述控制信号与所述测试信号一一对应，并且此方法适用于对芯片内部所有信号进行测试，包括寄存器信号以及非寄存器信号。
需要说明的是，每个MUX可以由一个或者多个自定义寄存器控制，控制MUX需要的自定义寄存器个数由MUX选通的测试信号的路数决定，自定义寄存器的个数n与选通测试信号的路数m的关系为：m＝2n，其中，当一个MUX由两个或两个以上的自定义寄存器控制时，控制MUX所需要的自定义寄存器的值可以由预先设定的配置表格得出。
其中，所述芯片的结构图如图6所示，JTAG管脚与TAP连接，自定义寄存器位于所述TAP内部并与对应的MUX1连接，MUX1用于接收PWM OUT1信号，并与复用的功能管脚连接，以输出所述PWM OUT1信号；MUX2与功能管脚连接，用于接收PWM OUT1信号，并根据控制信号SEL选通PWM OUT1信号，通过功能管脚输出PWM OUT1信号。
与现有技术相比，本发明实施例对芯片现有的JTAG管脚和功能管脚进行复用，并且在TAP中添加自定义寄存器，对PWM模块的PWM OUT1信号进行测试，找出上述信号出现异常时存在问题的位置。根据PWM OUT1信号确定与其对应的自定义寄存器控制信号，利用复用后的JTAG管脚为自定义寄存器配置所述控制信号，通过所述控制信号控制MUX选通PWM OUT1信号，并通过复用后的功能管脚将PWM OUT1信号输出到芯片外部与通过正常输出端口输出的PWMOUT1信号进行比较，根据比较结果确定存在问题的位置，然后加以修复。在不影响芯片总线效率的前提下，通过简单的复用操作充分利用了芯片现有的管脚资源，提高了测试效率，并降低了测试成本。
实施例四
本实施例提供一种芯片，如图7所示，所述芯片包括：
芯片本体41；
JTAG管脚42，设于所述芯片本体41上，用通过测试访问口TAP45中的自定义寄存器46向芯片本体41内的多路选择器MUX43输入控制信号；
所述多路选择器43，用于接收FUNCTION信号和TEST信号，向功能管脚发送FUNCTION信号，并根据所述控制信号向功能管脚发送TEST信号；
所述功能管脚44，用于将所述多路选择器43发送的FUNCTION信号和TEST信号发送给外部设备。
所述测试访问口45，用于为所述对路选择器43配置自定义寄存器46；
所述自定义寄存器46，用于根据复用后的所述JTAG管脚42的配置产生相应的控制信号，并控制所述多路选择器43选通TEST信号。
与现有技术相比，本发明实施例对芯片现有的JTAG管脚和功能管脚进行复用，并且在TAP中添加自定义寄存器，当需要测试芯片内部的某个信号时，根据所述信号确定与其一一对应的自定义寄存器的控制信号，利用复用后的JTAG管脚为自定义寄存器配置所述控制信号，通过所述控制信号控制MUX选通需要测试的所述信号，并通过复用后的功能管脚将所述信号输出到芯片外部进行测试，在不影响芯片总线效率的前提下，通过简单的复用操作充分利用了芯片现有的管脚资源，提高了测试效率，并降低了测试成本。
本发明实施例提供的芯片可以实现上述提供的方法实施例，具体功能实现请参见方法实施例中的说明，在此不再赘述。本发明实施例提供的芯片测试方法及芯片可以适用于芯片内部的信号调试，但不仅限于此。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种芯片测试方法，其特征在于，包括：
对JTAG管脚和功能管脚进行复用，复用后的所述JTAG管脚用于配置测试访问口TAP中的自定义寄存器的控制信号，所述控制信号用于控制多路选择器MUX选通特定的测试信号，复用后的所述功能管脚用于输出所述测试信号。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：为TAP内部添加自定义寄存器，所述自定义寄存器用于根据复用后的所述JTAG管脚的配置产生相应的控制信号，并控制所述MUX选通特定的测试信号。
3.根据权利要求2所述的方法，其特征在于，在所述为TAP内部添加自定义寄存器之后，还包括：
选取需要测试的测试信号，并确定选通所述测试信号的MUX以及与所述测试信号对应的自定义寄存器控制信号；
配置管脚复用关系和管脚上下拉关系；
根据所述自定义寄存器控制信号，使用JTAG管脚对控制所述MUX的自定义寄存器进行配置，控制所述自定义寄存器产生所述控制信号，并根据所述控制信号控制所述MUX选通所述测试信号；
通过复用后的所述功能管脚输出所述测试信号。
4.根据权利要求3所述的方法，其特征在于，所述JTAG对所述自定义寄存器进行配置，控制所述自定义寄存器产生所述控制信号包括：
配置所述自定义寄存器的值来控制所述自定义寄存器产生与所述值对应的控制信号。
5.根据权利要求1-4所述的方法，其特征在于，每个MUX可以由一个或者多个自定义寄存器控制。
6.根据权利要求1-5所述的方法，其特征在于，所述控制信号与所述测试信号一一对应。
7.根据权利要求1-6所述的方法，其特征在于，所述测试信号包括寄存器信号和非寄存器信号。
8.一种芯片，其特征在于，包括：
芯片本体；
JTAG管脚，设于所述芯片本体上，用通过测试访问口TAP中的自定义寄存器向芯片本体内的多路选择器MUX输入控制信号；
多路选择器，用于接收FUNCTION信号和TEST信号并根据所述控制信号向功能管脚发送所述FUNCTION信号和所述TEST信号；
所述功能管脚，用于将所述多路选择器发送的FUNCTION信号和TEST信号发送给外部设备。
9.根据权利要求8所述的芯片，其特征在于，还包括：
测试访问口，用于为所述多路选择器配置自定义寄存器；
自定义寄存器，用于根据复用后的所述JTAG管脚的配置产生相应的控制信号，并控制所述多路选择器选通TEST信号。
CN201210129143.3A 2012-04-27 2012-04-27 芯片测试方法及芯片 Active CN103376400B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210129143.3A CN103376400B (zh) 2012-04-27 2012-04-27 芯片测试方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210129143.3A CN103376400B (zh) 2012-04-27 2012-04-27 芯片测试方法及芯片

Publications (2)

Publication Number Publication Date
CN103376400A true CN103376400A (zh) 2013-10-30
CN103376400B CN103376400B (zh) 2016-08-03

Family

ID=49461819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210129143.3A Active CN103376400B (zh) 2012-04-27 2012-04-27 芯片测试方法及芯片

Country Status (1)

Country Link
CN (1) CN103376400B (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104535919A (zh) * 2015-01-20 2015-04-22 山东华芯半导体有限公司 一种正常工作模式下芯片调试方法及调试电路
CN105068950A (zh) * 2015-07-24 2015-11-18 深圳市微纳集成电路与系统应用研究院 一种管脚复用的系统和方法
CN105095041A (zh) * 2015-09-08 2015-11-25 福州瑞芯微电子股份有限公司 芯片的调试方法
CN105242665A (zh) * 2015-11-17 2016-01-13 绵阳市维博电子有限责任公司 一种jtag接口信号处理电路及系统
CN105277814A (zh) * 2014-07-11 2016-01-27 致茂电子(苏州)有限公司 测试方法及使用该测试方法的自动测试设备
CN105606986A (zh) * 2014-11-12 2016-05-25 比亚迪股份有限公司 芯片外部功能管脚的检测系统及检测方法及芯片
CN106230431A (zh) * 2016-08-04 2016-12-14 浪潮电子信息产业股份有限公司 一种引脚复用方法及cpld芯片
CN106324476A (zh) * 2015-06-30 2017-01-11 龙芯中科技术有限公司 片上调试和诊断方法、装置及芯片
CN107577635A (zh) * 2017-08-29 2018-01-12 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN107607853A (zh) * 2017-08-18 2018-01-19 北京集创北方科技股份有限公司 芯片的调试方法、装置、存储介质和处理器
CN108712165A (zh) * 2018-05-31 2018-10-26 西安微电子技术研究所 一种用于异步交互接口监测的管脚复用电路
CN111398786A (zh) * 2020-04-02 2020-07-10 上海燧原科技有限公司 切换控制电路、片上系统芯片、芯片测试系统及方法
CN111679173A (zh) * 2020-06-11 2020-09-18 江苏华创微系统有限公司 一种芯片内部信号实时观测结构
CN111913097A (zh) * 2020-08-26 2020-11-10 西安微电子技术研究所 一种用于测试SoC功能的测试电路、测试方法和SoC
CN113297020A (zh) * 2021-05-20 2021-08-24 山东云海国创云计算装备产业创新中心有限公司 芯片中硬件模块的测试方法、装置、设备及可读存储介质
CN113419164A (zh) * 2021-08-24 2021-09-21 深圳英集芯科技股份有限公司 芯片测试与引脚复用单元、芯片测试与引脚复用方法
CN113645093A (zh) * 2021-07-09 2021-11-12 芯来智融半导体科技(上海)有限公司 一种待测设备、开发调试系统和通信方法
CN115656786A (zh) * 2022-12-09 2023-01-31 北京紫光芯能科技有限公司 一种芯片检测方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101102566B (zh) * 2007-06-25 2010-12-08 中兴通讯股份有限公司 一种手机jtag调试接口信号设计方法及其调试方法
CN101751599B (zh) * 2008-12-04 2012-11-14 北京中电华大电子设计有限责任公司 一种提高接触式智能卡芯片测试速度的电路
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105277814A (zh) * 2014-07-11 2016-01-27 致茂电子(苏州)有限公司 测试方法及使用该测试方法的自动测试设备
CN105277814B (zh) * 2014-07-11 2018-02-02 致茂电子(苏州)有限公司 测试方法及使用该测试方法的自动测试设备
CN105606986A (zh) * 2014-11-12 2016-05-25 比亚迪股份有限公司 芯片外部功能管脚的检测系统及检测方法及芯片
CN104535919A (zh) * 2015-01-20 2015-04-22 山东华芯半导体有限公司 一种正常工作模式下芯片调试方法及调试电路
CN104535919B (zh) * 2015-01-20 2018-04-03 山东华芯半导体有限公司 一种正常工作模式下芯片调试方法及调试电路
CN106324476A (zh) * 2015-06-30 2017-01-11 龙芯中科技术有限公司 片上调试和诊断方法、装置及芯片
CN106324476B (zh) * 2015-06-30 2019-09-24 龙芯中科技术有限公司 片上调试和诊断方法、装置及芯片
CN105068950A (zh) * 2015-07-24 2015-11-18 深圳市微纳集成电路与系统应用研究院 一种管脚复用的系统和方法
CN105095041A (zh) * 2015-09-08 2015-11-25 福州瑞芯微电子股份有限公司 芯片的调试方法
CN105095041B (zh) * 2015-09-08 2018-07-03 福州瑞芯微电子股份有限公司 芯片的调试方法
CN105242665A (zh) * 2015-11-17 2016-01-13 绵阳市维博电子有限责任公司 一种jtag接口信号处理电路及系统
CN105242665B (zh) * 2015-11-17 2018-12-04 绵阳市维博电子有限责任公司 一种jtag接口信号处理电路及系统
CN106230431A (zh) * 2016-08-04 2016-12-14 浪潮电子信息产业股份有限公司 一种引脚复用方法及cpld芯片
CN106230431B (zh) * 2016-08-04 2019-05-14 浪潮电子信息产业股份有限公司 一种引脚复用方法及cpld芯片
CN107607853A (zh) * 2017-08-18 2018-01-19 北京集创北方科技股份有限公司 芯片的调试方法、装置、存储介质和处理器
CN107607853B (zh) * 2017-08-18 2020-03-17 北京集创北方科技股份有限公司 芯片的调试方法、装置、存储介质和处理器
CN107577635A (zh) * 2017-08-29 2018-01-12 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN107577635B (zh) * 2017-08-29 2020-12-01 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN108712165A (zh) * 2018-05-31 2018-10-26 西安微电子技术研究所 一种用于异步交互接口监测的管脚复用电路
CN108712165B (zh) * 2018-05-31 2021-08-31 西安微电子技术研究所 一种用于异步交互接口监测的管脚复用电路
CN111398786A (zh) * 2020-04-02 2020-07-10 上海燧原科技有限公司 切换控制电路、片上系统芯片、芯片测试系统及方法
CN111398786B (zh) * 2020-04-02 2020-12-25 上海燧原科技有限公司 切换控制电路、片上系统芯片、芯片测试系统及方法
CN111679173A (zh) * 2020-06-11 2020-09-18 江苏华创微系统有限公司 一种芯片内部信号实时观测结构
CN111913097B (zh) * 2020-08-26 2022-11-29 西安微电子技术研究所 一种用于测试SoC功能的测试电路、测试方法和SoC
CN111913097A (zh) * 2020-08-26 2020-11-10 西安微电子技术研究所 一种用于测试SoC功能的测试电路、测试方法和SoC
CN113297020A (zh) * 2021-05-20 2021-08-24 山东云海国创云计算装备产业创新中心有限公司 芯片中硬件模块的测试方法、装置、设备及可读存储介质
CN113297020B (zh) * 2021-05-20 2023-02-28 山东云海国创云计算装备产业创新中心有限公司 芯片中硬件模块的测试方法、装置、设备及可读存储介质
CN113645093A (zh) * 2021-07-09 2021-11-12 芯来智融半导体科技(上海)有限公司 一种待测设备、开发调试系统和通信方法
CN113645093B (zh) * 2021-07-09 2023-11-28 芯来智融半导体科技(上海)有限公司 一种待测设备、开发调试系统和通信方法
CN113419164A (zh) * 2021-08-24 2021-09-21 深圳英集芯科技股份有限公司 芯片测试与引脚复用单元、芯片测试与引脚复用方法
CN115656786A (zh) * 2022-12-09 2023-01-31 北京紫光芯能科技有限公司 一种芯片检测方法及装置
CN115656786B (zh) * 2022-12-09 2023-03-31 北京紫光芯能科技有限公司 一种芯片检测方法及装置

Also Published As

Publication number Publication date
CN103376400B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN103376400A (zh) 芯片测试方法及芯片
WO2021189322A1 (zh) 一种芯片测试装置及测试方法
CN103186441B (zh) 切换电路
CN107992390B (zh) 一种基于片上总线的芯片调试方法
CN103744009A (zh) 一种串行传输芯片测试方法、系统及集成芯片
CN214174564U (zh) 一种信号选通装置、芯片测试装置
CN111078614B (zh) 一种基于fpga的功能模块
JPWO2011001462A1 (ja) 試験装置
CN204789920U (zh) 一种用于集成电路测试的fpga配置系统
CN107305526A (zh) 一种用于微控制器的调试器
TWI631355B (zh) 用於元件集合的高效測試的通信及控制拓撲結構
CN114089649A (zh) 一种自动化测试工装系统及方法
CN112732502B (zh) I2c信号的检测方法、检测装置、检测设备及存储介质
CN106933215B (zh) 一种基于pxi总线的遥测系统外接口通用等效器
CN108153624B (zh) 适用于ngff插槽的测试电路板
US11650950B2 (en) Control system, switch, and method for controlling execution device
CN203434992U (zh) 组网协议串口测试装置
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN104460857A (zh) 一种高速外设部件互连标准卡及其使用方法和装置
CN108197063B (zh) Fpga的spi接口主动串行配置方法及装置
CN202904427U (zh) 多功能模式的时钟树生成电路
CN111710357B (zh) Mcu的mtp单元读写控制电路
CN107967230A (zh) I3c电路设备、系统和通信方法
CN203573309U (zh) 嵌入式系统存储器的测试结构
CN103309781A (zh) 基于dsp与fpga的单倍率同步动态内存的检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant