CN111913097B - 一种用于测试SoC功能的测试电路、测试方法和SoC - Google Patents

一种用于测试SoC功能的测试电路、测试方法和SoC Download PDF

Info

Publication number
CN111913097B
CN111913097B CN202010872819.2A CN202010872819A CN111913097B CN 111913097 B CN111913097 B CN 111913097B CN 202010872819 A CN202010872819 A CN 202010872819A CN 111913097 B CN111913097 B CN 111913097B
Authority
CN
China
Prior art keywords
test
soc
chip
multiplexing
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010872819.2A
Other languages
English (en)
Other versions
CN111913097A (zh
Inventor
赵翠华
李磊
李红桥
罗敏涛
娄冕
刘思源
肖刚
翟孟奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010872819.2A priority Critical patent/CN111913097B/zh
Publication of CN111913097A publication Critical patent/CN111913097A/zh
Application granted granted Critical
Publication of CN111913097B publication Critical patent/CN111913097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种用于测试SoC功能的测试电路、测试方法和SoC，当测试模式控制寄存器配置SoC为测试模式时，管脚复用选择模块切换并行PROM复用管脚选择片外测试用并行PROM接口，此时：片内测试加载程序控制器用于通过片外测试用并行PROM接口加载SoC功能测试程序，并用于将加载的SoC功能测试程序搬运至片内存储器控制器中的片内SRAM；处理器用于执行片内SRAM中的SoC功能测试程序，进行SoC功能测试。本发明可在不增加SoC管脚数的情况下，实现测试程序并行加载，从而可在ATE测试机台上快速完成SoC功能测试，降低电路测试成本。

Description

一种用于测试SoC功能的测试电路、测试方法和SoC
技术领域
本发明属于硬件电路设计领域，具体涉及一种用于测试SoC功能的测试电路、测试方法和SoC。
背景技术
为保证SoC功能正确性，需要通过自动测试系统(ATE，Automatic Test System)对SoC进行功能测试。目前一般采用如下两种方式进行测量：一种为基于现有片外存储器接口的SoC，通过片外存储器接口进行程序加载，完成SoC功能测试，由于该种电路有片外存储器接口，导致SoC的管脚数增多，不利于芯片的小型化；另一种为片外无存储器接口的SoC，通过JTAG、UART、CAN接口等进行程序的程序串行加载，完成SoC功能测试，由于该种电路只能串行加载，当SoC测试功能复杂时，将直接导致ATE的测试时间加长，不利于电路的成本控制。
发明内容
针对现有技术中存在的技术问题，本发明提供了一种用于测试SoC功能的测试电路、测试方法和SoC，可在不增加SoC管脚数的情况下，实现测试程序并行加载，从而可在ATE测试机台上快速完成SoC功能测试，降低电路测试成本。
为了解决上述技术问题，本发明通过以下技术方案予以实现：
一种用于测试SoC功能的测试电路，所述测试电路设置在SoC上，包括：管脚复用选择模块以及通过片内总线互联的片内测试加载程序控制器、测试模式控制寄存器、片内存储器控制器、处理器和设置在功能外设上的复用功能外设接口；所述片内测试加载程序控制器上设置有片外测试用并行PROM接口，所述管脚复用选择模块外接并行PROM复用管脚；
所述管脚复用选择模块用于切换所述并行PROM复用管脚选择片外测试用并行PROM接口或复用功能外设接口；
所述测试模式控制寄存器用于配置SoC为测试模式或正常工作模式；
当所述测试模式控制寄存器配置SoC为测试模式时，所述管脚复用选择模块切换所述并行PROM复用管脚选择片外测试用并行PROM接口，此时：
所述片内测试加载程序控制器用于通过所述片外测试用并行PROM接口加载SoC功能测试程序，并用于将加载的所述SoC功能测试程序搬运至所述片内存储器控制器中的片内SRAM；
所述处理器用于执行所述片内SRAM中的所述SoC功能测试程序，进行SoC功能测试。
进一步地，所述进行SoC功能测试包括：进行功能外设管脚对应的SoC功能测试和进行复用功能外设接口对应的SoC功能测试。
进一步地，所述进行复用功能外设接口对应的SoC功能测试，具体为：
所述片内SRAM中的所述SoC功能测试程序将所述测试模式控制寄存器配置为SoC正常工作模式，所述管脚复用选择模块切换所述并行PROM复用管脚选择所述复用功能外设接口，所述处理器执行所述片内SRAM中的所述SoC功能测试程序，完成复用功能外设接口对应的SoC功能测试。
进一步地，所述片内测试加载程序控制器用于通过所述片外测试用并行PROM接口加载SoC功能测试程序，具体为：
所述片内测试加载程序控制器通过所述片外并行PROM接口读取SoC功能测试程序的长度，根据读取的SoC功能测试程序的长度加载与该长度相同的SoC功能测试程序。
进一步地，在读取SoC功能测试程序的长度前，对SoC进行初始化。
一种用于测试SoC功能的测试方法，应用所述的测试电路，具体为：
所述测试模式控制寄存器配置SoC为测试模式，所述管脚复用选择模块切换所述并行PROM复用管脚选择片外测试用并行PROM接口，此时：
所述片内测试加载程序控制器通过所述片外测试用并行PROM接口加载SoC功能测试程序，并将加载的所述SoC功能测试程序搬运至所述片内存储器控制器中的片内SRAM；
所述处理器执行所述片内SRAM中的所述SoC功能测试程序，进行SoC功能测试。
进一步地，进行复用功能外设接口对应的SoC功能测试时，所述片内SRAM中的所述SoC功能测试程序将所述测试模式控制寄存器配置为SoC正常工作模式，所述管脚复用选择模块切换所述并行PROM复用管脚选择所述复用功能外设接口，所述处理器执行所述片内SRAM中的所述SoC功能测试程序，完成复用功能外设接口对应的SoC功能测试。
一种SoC，SoC上设置有所述测试电路，且SoC与所述测试电路共用所述片内存储器控制器、所述处理器和所述设置在功能外设上的复用功能外设接口。
与现有技术相比，本发明至少具有以下有益效果：
(1)在不增加SoC管脚的情况下，通过少量管脚复用的片外测试用并行PROM接口和管脚复用的测试模式控制信号Test_mode，实现SoC功能测试程序的并行加载，减少ATE机台测试的时间，降低SoC电路测试成本。
(2)片内测试加载程序控制器搬运SoC功能测试程序的长度，可以通过片外测试用并行PROM接口来提供，因此可以根据需求灵活设置SoC功能测试程序长度，进一步提升SoC功能测试程序加载效率，进一步减少ATE机台测试的时间。
(3)通过测试模式切换，可对加载SoC功能测试程序的并行PROM复用管脚的其他功能进行测试，即可完成电路的全功能测试。
(4)该电路的实现方法明确，控制逻辑简单，通用性强，可扩展性强，也可以将并行PROM扩展为其他并行存储器。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为设置在SoC上的测试电路结构；
图2为片内测试加载程序搬运SoC功能测试程序的流程图；
图3a为测试功能与并行PROM复用管脚无关的测试波形示意图；
图3b为测试功能与并行PROM复用管脚有关的测试波形示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
基于ATE的SoC功能测试电路应考虑以下三个方面：
(1)测试电路的对外管脚数尽量少，尽量不因测试带来管脚数增加，从而使电路小型化。
(2)测试电路的测试程序加载应使用并行程序加载，尽量减少电路测试程序加载时间，从而减少电路测试成本。
(3)应能够对电路全功能进行测试。
作为本发明的某一具体实施方式，一种用于测试SoC功能的测试电路，如图1所示，测试电路设置在SoC上，具体包括管脚复用选择模块以及通过片内总线互联的片内测试加载程序控制器、测试模式控制寄存器、片内存储器控制器、处理器和设置在功能外设上的复用功能外设接口；片内测试加载程序控制器上设置有片外测试用并行PROM接口，管脚复用选择模块外接并行PROM复用管脚；管脚复用选择模块用于切换并行PROM复用管脚选择片外测试用并行PROM接口或复用功能外设接口；测试模式控制寄存器用于配置SoC为测试模式或正常工作模式。
当测试模式控制寄存器配置SoC为测试模式时，管脚复用选择模块切换并行PROM复用管脚选择片外测试用并行PROM接口，此时：片内测试加载程序控制器用于通过片外测试用并行PROM接口加载SoC功能测试程序，并用于将加载的SoC功能测试程序搬运至片内存储器控制器中的片内SRAM；处理器用于执行片内SRAM中的SoC功能测试程序，进行SoC功能测试。
进行SoC功能测试包括：进行功能外设管脚对应的SoC功能测试和进行复用功能外设接口对应的SoC功能测试。其中，进行复用功能外设接口对应的SoC功能测试，具体为：片内SRAM中的SoC功能测试程序将测试模式控制寄存器配置为SoC正常工作模式，管脚复用选择模块切换并行PROM复用管脚选择复用功能外设接口，处理器执行片内SRAM中的SoC功能测试程序，完成复用功能外设接口对应的SoC功能测试。
如图1所示，处理器通过片内总线与片内存储器控制器(控制片内FLASH和片内SRAM的访问)、测试模式控制寄存器、片内测试加载程序控制器(控制片内测试加载程序通过片外测试用并行PROM接口搬运SoC功能测试程序)和功能外设互联。测试模式控制信号Test_mode与复位情况下功能无效(或对功能无影响)管脚均选择Test_mode复用管脚作为输入。Test_mode作为测试模式控制寄存器的输入，测试模式控制寄存器的输出为模式控制信号Mode，SoC复位时，模式控制信号Mode的值为Test_mode，SoC复位撤销后，模式控制信号Mode的值可以通过处理器进行配置。模式控制信号Mode分别输入处理器和管脚复用选择模块。处理器中，当模式控制信号Mode为测试模式时，处理器从片内测试加载程序控制器开始执行程序，当模式控制信号Mode为正常工作模式时，处理器根据SoC功能设计正常执行程序。管脚复用选择模块中，当模式控制信号Mode为测试模式时，并行PROM复用管脚选择片外测试用并行PROM接口，当模式控制信号Mode为正常工作模式时，并行PROM复用管脚选择复用功能外设接口。
测试功能与并行PROM复用管脚无关的测试波形见图3a所示，测试模式Mode可一直保持为测试模式，并行PROM复用管脚为片外测试用并行PROM接口，当SoC功能测试程序加载完成后，根据功能外设管脚完成功能外设测试。
测试功能与并行PROM复用管脚有关的测试波形见图3b所示，测试模式Mode在SoC功能测试程序加载过程中一直保持为测试模式，并行PROM复用管脚为片外测试用并行PROM接口，SoC功能测试程序加载完成后，测试模式Mode修改为正常工作模式，并行PROM复用管脚为复用功能外设接口，并完成功能外设测试。
作为本发明的某一优选实施方式，片内测试加载程序控制器通过片外测试用并行PROM接口加载SoC功能测试程序的方法为：片内测试加载程序控制器通过片外并行PROM接口读取SoC功能测试程序的长度，根据读取的SoC功能测试程序的长度加载与该长度相同的SoC功能测试程序。具体的，结合图2所示，包括如下步骤：(1)将SoC简单初始化，转至(2)；(2)通过片外测试用并行PROM接口读取SoC功能测试程序长度，并写入通用寄存器文件中，转至(3)；(3)搬运SoC功能测试程序长度计数值设置为0，转至(4)；(4)搬运一个SoC功能测试程序数据到片内SRAM中，转至(5)；(5)搬运SoC功能测试程序长度计数值+1，转至(6)；(6)搬运SoC功能测试程序长度计数值与通用寄存器文件中数值进行比较，当不相等时，转至(3)，当相等时，转至(7)；(7)表示SoC功能测试程序搬运完成，跳转至片内SRAM中开始执行SoC功能测试程序。
综上，本发明一种用于测试SoC功能的测试电路详细解释说明如下。
第一，增加测试模式控制寄存器，该测试模式控制寄存器用于配置SoC为测试模式或正常工作模式。当为测试模式时，处理器从片内测试加载程序控制器开始执行程序。当为正常工作模式时，处理器根据SoC功能设计正常执行程序。
第二，片内测试加载程序控制器完成从片外测试用并行PROM接口搬运SoC功能测试程序到片内SRAM的操作，当搬运完成后，控制指令跳转到片内SRAM中开始执行SoC功能测试程序。
第三，片内测试加载程序控制器搬运SoC功能测试程序时，先利用片外测试用并行PROM接口读取SoC功能测试程度长度，并将该数值写入通用寄存器文件中。搬运SoC功能测试程序时进行计数，计数值与通用寄存器文件的值相比，当小于通用寄存器文件的值时，继续搬运，当等于通用寄存器文件的值时，表示SoC功能测试程序搬运完成。为此，可以根据SoC功能测试程序需求，灵活设置测试程序长度。
第四，片外测试用并行PROM接口可以与功能外设上的复用功能外设接口复用，且当测试模式时，选择为片外测试用并行PROM接口，当为正常工作模式时，为SoC的复用功能外设接口。
第五，测试模式控制寄存器的复位值由片外Test_mode复用管脚来确定，当SoC复位信号撤销后，可以根据需求，灵活修改测试模式控制寄存器的值。基于Test_mode复用管脚仅在SoC复位时刻有效，SoC复位撤销后无效，因此该管脚可以在复位情况下功能无效(或对功能无影响)的管脚复用，从而不增加SoC的管脚数。
第六，SoC功能测试的测试管脚与片外测试用并行PROM接口无管脚复用时，可以通过直接执行SoC功能测试程序来完成。
第七，SoC功能测试的测试管脚与片外测试用并行PROM接口管脚复用时，需要在SoC功能测试程序中先将测试模式控制寄存器修改为正常工作模式，然后再进行相应功能测试。
基于上述的功能测试电路，本发明还提供一种SoC，该SoC上设置有测试电路，且SoC与测试电路共用片内存储器控制器、处理器和设置在功能外设上的复用功能外设接口。
本发明已经应用于一款高密度集成多种外设的SoC设计中，该SoC使用了本发明中的测试电路及测试方法。针对该SoC管脚数少的小型化需求，本发明给出了一种电路测试解决方案，可以有效减少电路测试时间，直接节约了电路测试成本。该电路控制逻辑简单，通用性和可扩展性强，可以应用于所有小型化SoC、MCU、DSP中。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种用于测试SoC功能的测试电路，其特征在于，所述测试电路设置在SoC上，包括：管脚复用选择模块以及通过片内总线互联的片内测试加载程序控制器、测试模式控制寄存器、片内存储器控制器、处理器和设置在功能外设上的复用功能外设接口；所述片内测试加载程序控制器上设置有片外测试用并行PROM接口，所述管脚复用选择模块外接并行PROM复用管脚；
所述管脚复用选择模块用于切换所述并行PROM复用管脚选择片外测试用并行PROM接口或复用功能外设接口；
所述测试模式控制寄存器用于配置SoC为测试模式或正常工作模式；
当所述测试模式控制寄存器配置SoC为测试模式时，所述管脚复用选择模块切换所述并行PROM复用管脚选择片外测试用并行PROM接口，此时：
所述片内测试加载程序控制器用于通过所述片外测试用并行PROM接口加载SoC功能测试程序，并用于将加载的所述SoC功能测试程序搬运至所述片内存储器控制器中的片内SRAM；
所述处理器用于执行所述片内SRAM中的所述SoC功能测试程序，进行SoC功能测试。
2.根据权利要求1所述的一种用于测试SoC功能的测试电路，其特征在于，所述进行SoC功能测试包括：进行功能外设管脚对应的SoC功能测试和进行复用功能外设接口对应的SoC功能测试。
3.根据权利要求2所述的一种用于测试SoC功能的测试电路，其特征在于，所述进行复用功能外设接口对应的SoC功能测试，具体为：
所述片内SRAM中的所述SoC功能测试程序将所述测试模式控制寄存器配置为SoC正常工作模式，所述管脚复用选择模块切换所述并行PROM复用管脚选择所述复用功能外设接口，所述处理器执行所述片内SRAM中的所述SoC功能测试程序，完成复用功能外设接口对应的SoC功能测试。
4.根据权利要求1所述的一种用于测试SoC功能的测试电路，其特征在于，所述片内测试加载程序控制器用于通过所述片外测试用并行PROM接口加载SoC功能测试程序，具体为：
所述片内测试加载程序控制器通过所述片外并行PROM接口读取SoC功能测试程序的长度，根据读取的SoC功能测试程序的长度加载与该长度相同的SoC功能测试程序。
5.根据权利要求4所述的一种用于测试SoC功能的测试电路，其特征在于，在读取SoC功能测试程序的长度前，对SoC进行初始化。
6.一种用于测试SoC功能的测试方法，其特征在于，应用如权利要求1~5任一项所述的测试电路，具体为：
所述测试模式控制寄存器配置SoC为测试模式，所述管脚复用选择模块切换所述并行PROM复用管脚选择片外测试用并行PROM接口，此时：
所述片内测试加载程序控制器通过所述片外测试用并行PROM接口加载SoC功能测试程序，并将加载的所述SoC功能测试程序搬运至所述片内存储器控制器中的片内SRAM；
所述处理器执行所述片内SRAM中的所述SoC功能测试程序，进行SoC功能测试。
7.根据权利要求6所述的一种用于测试SoC功能的测试方法，其特征在于，进行复用功能外设接口对应的SoC功能测试时，所述片内SRAM中的所述SoC功能测试程序将所述测试模式控制寄存器配置为SoC正常工作模式，所述管脚复用选择模块切换所述并行PROM复用管脚选择所述复用功能外设接口，所述处理器执行所述片内SRAM中的所述SoC功能测试程序，完成复用功能外设接口对应的SoC功能测试。
8.一种SoC，其特征在于，SoC上设置有如权利要求1至5任一项所述的一种用于测试SoC功能的测试电路，且SoC与测试电路共用片内存储器控制器、处理器和设置在功能外设上的复用功能外设接口。
CN202010872819.2A 2020-08-26 2020-08-26 一种用于测试SoC功能的测试电路、测试方法和SoC Active CN111913097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010872819.2A CN111913097B (zh) 2020-08-26 2020-08-26 一种用于测试SoC功能的测试电路、测试方法和SoC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010872819.2A CN111913097B (zh) 2020-08-26 2020-08-26 一种用于测试SoC功能的测试电路、测试方法和SoC

Publications (2)

Publication Number Publication Date
CN111913097A CN111913097A (zh) 2020-11-10
CN111913097B true CN111913097B (zh) 2022-11-29

Family

ID=73278757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010872819.2A Active CN111913097B (zh) 2020-08-26 2020-08-26 一种用于测试SoC功能的测试电路、测试方法和SoC

Country Status (1)

Country Link
CN (1) CN111913097B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131066B (zh) * 2020-11-24 2021-02-26 杭州晶华微电子有限公司 用于测试otp型soc的系统和方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249893B1 (en) * 1998-10-30 2001-06-19 Advantest Corp. Method and structure for testing embedded cores based system-on-a-chip
CN1453699A (zh) * 2002-04-26 2003-11-05 株式会社东芝 开发片上系统用的开发环境的生成方法及存储该程序的媒体
CN101329385A (zh) * 2008-08-01 2008-12-24 炬力集成电路设计有限公司 一种片上系统的调测系统、调测方法以及片上系统
CN101387686A (zh) * 2008-10-22 2009-03-18 炬力集成电路设计有限公司 一种使片上系统进入测试模式的装置及方法
CN102305907A (zh) * 2011-05-31 2012-01-04 中国科学院深圳先进技术研究院 多芯片封装结构的测试方法和系统
CN103376400A (zh) * 2012-04-27 2013-10-30 华为技术有限公司 芯片测试方法及芯片
CN105988077A (zh) * 2015-02-06 2016-10-05 中国科学院微电子研究所 内建自测试方法、装置及片上系统
CN108572312A (zh) * 2018-04-12 2018-09-25 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） SoC芯片测试方法、装置、系统和SoC芯片测试验证板
CN109932638A (zh) * 2019-03-15 2019-06-25 西安微电子技术研究所 一种V8核SoC类器件SEE检测系统装置
CN209746085U (zh) * 2018-11-21 2019-12-06 上海欧比特航天科技有限公司 一种soc芯片测试与验证系统
US10656203B1 (en) * 2019-02-18 2020-05-19 Qualcomm Incorporated Low pin count test controller
CN111398786A (zh) * 2020-04-02 2020-07-10 上海燧原科技有限公司 切换控制电路、片上系统芯片、芯片测试系统及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8392772B2 (en) * 2010-09-16 2013-03-05 Texas Instruments Incorporated On-chip memory testing
US9836373B2 (en) * 2014-11-26 2017-12-05 Texas Instruments Incorporated On-chip field testing methods and apparatus

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249893B1 (en) * 1998-10-30 2001-06-19 Advantest Corp. Method and structure for testing embedded cores based system-on-a-chip
CN1453699A (zh) * 2002-04-26 2003-11-05 株式会社东芝 开发片上系统用的开发环境的生成方法及存储该程序的媒体
CN101329385A (zh) * 2008-08-01 2008-12-24 炬力集成电路设计有限公司 一种片上系统的调测系统、调测方法以及片上系统
CN101387686A (zh) * 2008-10-22 2009-03-18 炬力集成电路设计有限公司 一种使片上系统进入测试模式的装置及方法
CN102305907A (zh) * 2011-05-31 2012-01-04 中国科学院深圳先进技术研究院 多芯片封装结构的测试方法和系统
CN103376400A (zh) * 2012-04-27 2013-10-30 华为技术有限公司 芯片测试方法及芯片
CN105988077A (zh) * 2015-02-06 2016-10-05 中国科学院微电子研究所 内建自测试方法、装置及片上系统
CN108572312A (zh) * 2018-04-12 2018-09-25 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） SoC芯片测试方法、装置、系统和SoC芯片测试验证板
CN209746085U (zh) * 2018-11-21 2019-12-06 上海欧比特航天科技有限公司 一种soc芯片测试与验证系统
US10656203B1 (en) * 2019-02-18 2020-05-19 Qualcomm Incorporated Low pin count test controller
CN109932638A (zh) * 2019-03-15 2019-06-25 西安微电子技术研究所 一种V8核SoC类器件SEE检测系统装置
CN111398786A (zh) * 2020-04-02 2020-07-10 上海燧原科技有限公司 切换控制电路、片上系统芯片、芯片测试系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
复用存储控制接口的高性能ＳｏＣ测试结构;娄冕 等;《北京理工大学学报》;20150531;第35卷(第5期);第500-505页 *

Also Published As

Publication number Publication date
CN111913097A (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
CN101329385B (zh) 一种片上系统的调测系统、调测方法以及片上系统
JP3151808B2 (ja) 集積回路装置、回路検査装置および方法
US6523136B1 (en) Semiconductor integrated circuit device with processor
KR100240662B1 (ko) 제이태그에 의한 다이나믹램 테스트장치
JP6557220B2 (ja) プログラム可能なインタフェースベースの検証及びデバッグ
CN100392617C (zh) 片上系统与应用于其中的测试/除错方法
US20070204190A1 (en) Test algorithm selection in memory built-in self test controller
CN108062267B (zh) 一种可配置寄存器文件自测试方法及生成装置
JP2009533691A (ja) 試験アクセス・ポート・スイッチ
US6092219A (en) Method for use of bus parking states to communicate diagnostic information
CN111913097B (zh) 一种用于测试SoC功能的测试电路、测试方法和SoC
CN111475362A (zh) 一种多核同构dsp处理器测试系统及方法
JP2001027958A (ja) １チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたｉｃカード
CN115934432A (zh) 一种dsp芯片的多功能测试方法
CN114489743A (zh) 一种片上可编程系统的程序烧写及加载运行方法
US20230335208A1 (en) Test circuit and method for reading data from a memory device during memory dump
US20040107388A1 (en) Microcomputer
CN116994638A (zh) 测试电路与在存储器转储操作中读取存储器装置数据的方法
TWI730767B (zh) 記憶體裝置
EP4216222A1 (en) Methods and devices for flexible ram loading for test operation
JPS5917625A (ja) シングルチツプマイクロコンピユ−タ
KR20080034061A (ko) 정상 동작 속도로 테스트 가능한 시스템온칩 및 그 테스트방법
CN116482507A (zh) 隔离单元的测试方法、装置、存储介质及测试芯片
Ghosh et al. A Design Approach to Reduce Test Time on SOC Memories
JP3071044B2 (ja) マイクロコンピュータを備える半導体集積回路の試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant