TWI730767B - 記憶體裝置 - Google Patents

記憶體裝置 Download PDF

Info

Publication number
TWI730767B
TWI730767B TW109116444A TW109116444A TWI730767B TW I730767 B TWI730767 B TW I730767B TW 109116444 A TW109116444 A TW 109116444A TW 109116444 A TW109116444 A TW 109116444A TW I730767 B TWI730767 B TW I730767B
Authority
TW
Taiwan
Prior art keywords
memory device
circuit
registers
control circuit
memory
Prior art date
Application number
TW109116444A
Other languages
English (en)
Other versions
TW202145240A (zh
Inventor
葛新城
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109116444A priority Critical patent/TWI730767B/zh
Priority to US17/169,896 priority patent/US11322222B2/en
Application granted granted Critical
Publication of TWI730767B publication Critical patent/TWI730767B/zh
Publication of TW202145240A publication Critical patent/TW202145240A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

一種記憶體裝置包含至少一第一暫存器、一記憶體電路、一分析電路以及一控制電路。記憶體電路包含複數位元單元。分析電路用以對該些位元單元執行一分析程序，以產生一分析結果。若分析結果指示該些位元單元中的一第一位元單元失效，控制電路控制一資料寫入至少一第一暫存器，及控制資料自至少一第一暫存器讀出，以完成一修復程序。

Description

記憶體裝置
本揭示中所述實施例內容是有關於一種記憶體技術，特別關於一種具有修復機制的記憶體裝置。
隨著記憶體技術的發展，記憶體裝置已應用至許多領域，以儲存各式資料。基於不同的應用(例如：不同功耗)，記憶體裝置需運作於不同的環境條件。當記憶體裝置中的位元單元(bit cell)失效，將會影響到記憶體裝置的正常運作。
本揭示之一些實施方式是關於一種記憶體裝置。記憶體裝置包含至少一第一暫存器、一記憶體電路、一分析電路以及一控制電路。記憶體電路包含複數位元單元。分析電路用以對該些位元單元執行一分析程序，以產生一分析結果。若分析結果指示該些位元單元中的一第一位元單元失效，控制電路控制一資料寫入至少一第一暫存器，及控制資料自至少一第一暫存器讀出，以完成一修復程序。
本揭示之一些實施方式是關於一種記憶體裝置。記憶體裝置包含一記憶體電路、一分析電路以及一控制電路。記憶體電路包含複數位元單元。分析電路用以分析該些位元單元以產生一分析結果。若分析結果指示該些位元單元中的一第一位元單元失效，控制電路調整記憶體裝置的一操作電壓以產生一調整操作電壓，且記憶體裝置依據調整操作電壓運作。
綜上所述，本揭示的記憶體裝置具有較佳的修復機制，可提升整體良率。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本揭示的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示之範圍與意涵。同樣地，本揭示亦不僅以於此說明書所示出的各種實施例為限。
本文所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的記憶體裝置100的示意圖。以第1圖示例而言，記憶體裝置100包含記憶體電路120、分析電路130、控制電路140、選擇電路150以及暫存器REG2。記憶體裝置100更包含暫存器REG[1]-REG[N] ，其中N為等於或大於1的正整數。
記憶體電路120耦接分析電路130、控制電路140以及選擇電路150。分析電路130耦接控制電路140。控制電路140耦接選擇電路150、暫存器REG[1]-REG[N]以及暫存器REG2。暫存器REG[1]-REG[N]耦接選擇電路150。
記憶體電路120包含複數位元單元(bit cell)BC。位元單元亦可稱為記憶體單元。在這個例子中，記憶體電路120包含8192
Figure 02_image001
64個位元單元BC。也就是說，該些位元單元BC排列成8192列以及64欄的陣列型式。上述關於記憶體電路120中位元單元BC的數量僅用於示例，各種適用的數量皆在本揭示所涵蓋的範圍內。
分析電路130用以對記憶體電路120中的該些位元單元BC執行分析程序，以判斷該些位元單元BC中的哪些位元單元BC是失效(fail)的，進而產生分析結果AR。若其中一位元單元BC為失效，代表此位元單元BC無法正常讀寫資料。分析結果AR將會攜帶此位元單元BC的位址(失效位址)。
控制電路140用以接收分析結果AR。如上所述，控制電路140會接收到攜帶有失效位元單元BC的位址的分析結果AR。在一些實施例中，控制電路140會將分析結果AR儲存於暫存器REG2中。也就是說，暫存器REG2可儲存失效位元單元BC的位址。
當一外部處理器(圖未示)欲對記憶體裝置100執行寫入程序時，外部處理器會發送控制訊號CS至控制電路140以控制控制電路140上電/啟動。外部處理器亦會發送寫入位址AD至記憶體電路120以及控制電路140，且發送欲寫入的資料DATA至記憶體電路120。控制電路140可依據分析結果AR判斷寫入位址AD是否為一失效位址。舉例而言，控制電路140可將寫入位址AD與攜帶於分析結果AR中的失效位址進行比對，以判斷寫入位址AD是否為失效位址。若寫入位址AD為失效位址，控制電路140發送致能訊號EN以啟動一對應的暫存器(例如：暫存器REG[1])，以將欲寫入的資料DATA寫入暫存器REG[1]。藉此，可避免將欲寫入的資料DATA存入記憶體電路120中的失效位址，以使記憶體裝置100可正常運作。
當外部處理器欲對記憶體裝置100執行讀取程序時，外部處理器會發送讀取位址AD至記憶體電路120以及控制電路140。若控制電路140判斷讀取位址AD為失效位址，控制電路140會基於讀取位址AD發送選擇訊號SEL至選擇電路150的選擇埠。選擇電路150依據選擇訊號SEL選擇一對應的暫存器(例如：暫存器REG[1])，且將暫存器REG[1]中的資料讀出，以作為輸出資料OUT。
基於上述，當一位元單元BC失效時，資料DATA是寫入其中一暫存器(例如：暫存器REG[1])及從其中一暫存器(例如：暫存器REG[1] )中讀出。也就是說，本揭示利用暫存器REG[1]-REG[N]以改變寫入程序及讀取程序的路徑(使資料DATA未經過記憶體電路120)，進而完成修復程序。於此所稱的「修復程序」是指當記憶體電路120的一位元單元發失效時，透過特定機制使記憶體裝置100仍能正常運作。
在一些實施例中，控制電路140是以處理器或微控制器實現，但本揭示不以此為限。在一些實施例中，選擇電路150是以多工器實現，但本揭示不以此為限。
在一些相關技術中，記憶體裝置中會額外設置一欄(column)備用記憶體電路。當記憶體電路中的一位元單元發失效時，會利用此欄備用記憶體電路執行修復程序。也就是說，會將資料寫入此欄的儲存空間或將資料從此欄的儲存空間讀出，以完成修復程序。然而，由於備用記憶體電路在電路布局上無法任意布設於其他零碎空間，因此將會限制整個電路的電路布局。
相較於上述相關技術，本揭示的記憶體裝置100可利用暫存器REG[1]-REG[N]完成修復程序。由於暫存器在電路布局上可布設於一些零碎空間，因此本揭示可提高電路布局的彈性且毋需更動其他元件的電路布局。
在一些實施例中，若寫入位址AD並未失效，控制電路140發送致能訊號EN致能記憶體電路120，以將資料DATA寫入記憶體電路120中對應於寫入位址AD的位元單元BC。相似地，若讀取位址AD並未失效，選擇電路150可直接從記憶體電路120將資料讀出，以作為輸出資料OUT。
暫存器REG[1]-REG[N]的各者的容量可等於記憶體電路120的一列(row)的容量。在這個例子中，記憶體電路120的一列的容量為64位元，但本揭示不以此為限。實施上，若記憶體電路120中的一位元單元BC失效且此位元單元BC位於第一列，當外部處理器要對第一列中的各位元單元BC執行寫入程序及讀取程序時，可利用控制器140控制暫存器REG[1]以改變寫入程序及讀取程序的路徑(使資料DATA未經過記憶體電路120)，以完成修復程序。若此失效位元單元BC位於第二列，當外部處理器要對第二列中的各位元單元BC執行寫入程序及讀取程序時，可利用控制器140控制暫存器REG[2]以改變寫入程序及或讀取程序的路徑(使資料DATA未經過記憶體電路120)，以完成修復程序。以此類推。
在一些其他的實施例中，暫存器REG[1]-REG[N]的各者的容量可等於記憶體電路120的一行(column)的容量。
在一些實施例中，記憶體裝置100可在測試階段依據不同電壓值的複數操作電壓OV執行上述分析程序，以將對應於這些操作電壓OV的所有失效位址儲存於暫存器REG2中。如此，當外部處理器欲對記憶體電路120執行寫入程序及讀取程序時，記憶體電路120可運作在最佳操作電壓OV(最少失效位址)，且控制器140可控制暫存器REG[1]-REG[N]對暫存器REG2中所紀錄的所有失效位址執行修復程序。
在一些實施例中，上述用以執行分析程序的操作電壓OV包含三個電壓值。舉例而言，記憶體裝置100一般運作於最佳操作電壓，而上述用以執行分析程序的操作電壓OV可包含此最佳操作電壓、高於最佳操作電壓的一高電壓以及低於最佳操作電壓的一低電壓。如此，當記憶體裝置120的操作電壓OV有些微偏移時，記憶體裝置120仍能正常運作。然而，本揭示不以三個電壓值為限。在一些其他的實施例中，用以執行分析程序的操作電壓OV可包含超過三個電壓值。
參考第2圖。第2圖是依照本揭示一些實施例所繪示的記憶體裝置200的示意圖。第2圖的記憶體裝置200與第1圖的記憶體裝置100之間的主要差異在於，第2圖的記憶體裝置200可在測試階段依據不同傳輸檔位CK(又稱「餘裕檔位)執行上述分析程序。於此所述「傳輸檔位」是指寫入程序及讀取程序的時脈上限。舉例而言，當傳輸檔位越高，代表記憶體裝置200執行寫入程序及讀取程序的時脈上限越高，且記憶體裝置200的頻率越快。當記憶體裝置200的頻率越快，位元單元BC較易失效。
當記憶體裝置200在測試階段依據不同傳輸檔位CK執行上述分析程序後，可將對應於這些傳輸檔位CK的所有失效位址儲存於暫存器REG2中。如此，當外部處理器欲對記憶體電路120執行寫入程序及讀取程序時，記憶體電路120可運作在最佳傳輸檔位CK，且控制器140可控制暫存器REG[1]-REG[N]對暫存器REG2中所紀錄的所有失效位址執行修復程序。
由於第2圖的記憶體裝置200的部分操作相似於第1圖的記憶體裝置100，故於此不再贅述。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的記憶體裝置300的示意圖。第3圖的記憶體裝置300與第1圖的記憶體裝置100之間的主要差異在於，第3圖的記憶體裝置300包含非暫態儲存電路NON。
在一些實施例中，可將在測試階段不同測試條件(不同操作電壓OV/不同傳輸檔位CK)所測試到的失效位址儲存於非暫態儲存電路NON中。當記憶體裝置300斷電後，非暫態儲存電路NON中的資料不會遺失。據此，當外部處理器欲對記憶體電路120執行寫入程序及讀取程序時，可基於非暫態儲存電路NON中所儲存的失效位址直接利用暫存器REG[1]-REG[N]對失效位址執行修復程序。
在一些實施例中，非暫態儲存電路NON是以電熔線實現，但本揭示不以此為限。各種適用的非暫態儲存電路皆在本揭示所涵蓋的範圍內。
由於第3圖的記憶體裝置300的部分操作相似於第1圖的記憶體裝置100，故於此不再贅述。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的記憶體裝置400的示意圖。以第4圖示例而言，記憶體裝置400包含記憶體電路420、分析電路430、控制電路440以及暫存器REG3。
記憶體電路420耦接分析電路430。分析電路430耦接控制電路440。控制電路440耦接記憶體電路420以及暫存器REG3。
分析電路430用以對記憶體電路420中的該些位元單元BC執行分析程序，以判斷該些位元單元BC中的哪些位元單元BC是失效的，進而產生分析結果AR。當其中一位元單元BC為失效，控制電路440調整記憶體裝置400的操作電壓OV(例如：一般而言，調高操作電壓OV可使記憶體電路420中的位元單元BC較不易失效)，直至找出記憶體裝置400的位元單位BC不會失效(或失效位置相對少)的操作電壓OV。在一些實施例中，記憶體裝置400可被設置為依據調高後的操作電壓OV(稱調整操作電壓)運作。藉此可提升記憶體裝置400的正常運作率。
綜上所述，本揭示的記憶體裝置具有較佳的修復機制，可提升整體良率。
各種功能性元件和方塊已於此公開。對於本技術領域具通常知識者而言，功能方塊可由電路(不論是專用電路，或是於一或多個處理器及編碼指令控制下操作的通用電路)實現，其一般而言包含用以相應於此處描述的功能及操作對電氣迴路的操作進行控制之電晶體或其他電路元件。進一步地理解，一般而言電路元件的具體結構與互連，可由編譯器(compiler)，例如暫存器傳遞語言(Register Transfer Language，RTL)編譯器決定。暫存器傳遞語言編譯器對與組合語言代碼(assembly language code)相當相似的指令碼(script)進行操作，將指令碼編譯為用於佈局或製作最終電路的形式。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:記憶體裝置
120:記憶體電路
130:分析電路
140:控制電路
150:選擇電路
200:記憶體裝置
300:記憶體裝置
400:記憶體裝置
420:記憶體電路
430:分析電路
440：控制電路
REG[1]-REG[N]:暫存器
REG2:暫存器
REG3:暫存器
BC:位元單元
AR:分析結果
CS:控制訊號
AD:位址
DATA:資料
EN:致能訊號
SEL:選擇訊號
OUT:輸出資料
OV:操作電壓
CK:傳輸檔位
NON:非暫態儲存電路
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的一記憶體裝置的示意圖； 第2圖是依照本揭示一些實施例所繪示的一記憶體裝置的示意圖； 第3圖是依照本揭示一些實施例所繪示的一記憶體裝置的示意圖；以及 第4圖是依照本揭示一些實施例所繪示的一記憶體裝置的示意圖。
100:記憶體裝置
120:記憶體電路
130:分析電路
140:控制電路
150:選擇電路
REG[1]-REG[N]:暫存器
BC:位元單元
REG2:暫存器
AR:分析結果
CS:控制訊號
AD:寫入位址
DATA:資料
EN:致能訊號
SEL:選擇訊號
OUT:輸出資料
OV:操作電壓

Claims (9)

  1. 一種記憶體裝置，包含：複數第一暫存器；一選擇電路，耦接該些第一暫存器；一記憶體電路，包含複數位元單元(bit cell)；一分析電路，用以對該些位元單元執行一分析程序，以產生一分析結果；以及一控制電路，其中若該分析結果指示該些位元單元中的一第一位元單元失效，該控制電路控制一資料寫入該些第一暫存器中的一者，及控制該選擇電路依據一選擇訊號將該資料自該些第一暫存器中的該者讀出，以完成一修復程序，其中該些第一暫存器分別用以針對該記憶體電路不同列的位元單元執行該修復程序。
  2. 如請求項1所述的記憶體裝置，其中該些第一暫存器的各者的容量等於該記憶體電路的一列容量或一行容量。
  3. 如請求項1所述的記憶體裝置，其中該控制電路更用以依據該分析結果輸出該選擇訊號。
  4. 如請求項1所述的記憶體裝置，其中該控制電路用以依據一寫入位址以及一讀取位址中的一者以及該 第一位元單元的一失效位址致能該些第一暫存器中的該者，以將該資料寫入該些第一暫存器中的該者或將該資料自該些第一暫存器中的該者讀出。
  5. 如請求項4所述的記憶體裝置，更包含：一第二暫存器，用以儲存該失效位址。
  6. 如請求項4所述的記憶體裝置，更包含：一非暫態儲存電路，用以儲存該失效位址。
  7. 如請求項1所述的記憶體裝置，其中該記憶體裝置用以基於複數操作電壓執行該分析程序，以得到複數失效位址，且該控制電路對該些失效位址執行該修復程序。
  8. 如請求項1所述的記憶體裝置，其中該控制電路更用以調整該記憶體裝置的一傳輸檔位以產生複數調整傳輸檔位，且該記憶體裝置用以依據該些調整傳輸檔位執行該分析程序，以得到複數失效位址，且該控制電路對該些失效位址執行該修復程序，其中該傳輸檔位對應於一時脈上限。
  9. 如請求項1所述的記憶體裝置，其中若該分析結果指示該些位元單元中的一第一位元單元失效，該控 制電路調整該記憶體裝置的一操作電壓以產生一調整操作電壓，且該記憶體裝置依據該調整操作電壓運作。
TW109116444A 2020-05-18 2020-05-18 記憶體裝置 TWI730767B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109116444A TWI730767B (zh) 2020-05-18 2020-05-18 記憶體裝置
US17/169,896 US11322222B2 (en) 2020-05-18 2021-02-08 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109116444A TWI730767B (zh) 2020-05-18 2020-05-18 記憶體裝置

Publications (2)

Publication Number Publication Date
TWI730767B true TWI730767B (zh) 2021-06-11
TW202145240A TW202145240A (zh) 2021-12-01

Family

ID=77517186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116444A TWI730767B (zh) 2020-05-18 2020-05-18 記憶體裝置

Country Status (2)

Country Link
US (1) US11322222B2 (zh)
TW (1) TWI730767B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467258B2 (en) * 2010-08-30 2013-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for bit cell repair

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133840A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 半導体記憶装置、及び記憶方法
KR102505852B1 (ko) * 2016-01-15 2023-03-03 삼성전자 주식회사 비휘발성 메모리 장치의 동작 방법
KR102451163B1 (ko) * 2018-02-01 2022-10-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467258B2 (en) * 2010-08-30 2013-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for bit cell repair
US20130272080A1 (en) * 2010-08-30 2013-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for bit cell repair

Also Published As

Publication number Publication date
US20210358560A1 (en) 2021-11-18
TW202145240A (zh) 2021-12-01
US11322222B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
US9990212B2 (en) Testing and repair of a hardware accelerator image in a programmable logic circuit
US8289770B2 (en) Semiconductor memory device and system including the same
CN102403042B (zh) 基于锁存器的存储器设备
CN108899061B (zh) 一种电源常开芯片中的存储器内建自测试方法和系统
US11749369B2 (en) Memory device architecture coupled to a system-on-chip
JPS6114539B2 (zh)
US10346240B2 (en) Repair information providing device in an integrated circuit
WO2016194332A1 (ja) プログラマブル論理集積回路、設計支援システム及びコンフィグレーション方法
KR20000028580A (ko) 불휘발성반도체메모리ｉｃ
JP2008310955A (ja) 不良な列にあるアドレスでプログラミングするのに時間を消費することを回避する方法
US8250418B2 (en) Test mode for parallel load of address dependent data to enable loading of desired data backgrounds
TW586121B (en) Semiconductor memory device with built-in self-diagnostic function and semiconductor device having the semiconductor memory device
TW202001917A (zh) 記憶體裝置
TWI730767B (zh) 記憶體裝置
US20050237826A1 (en) Nonvolatile semiconductor memory device
CN104733048A (zh) 一种提高大容量反熔丝存储器成品率的方法
CN113994434A (zh) 使用jtag单元寻址的直接存储器存取
JP2013131273A (ja) 半導体集積回路及び半導体集積回路の試験方法
US8588018B2 (en) Integrated solution for identifying malfunctioning components within memory devices
CN113721831A (zh) 存储器装置
US20230185633A1 (en) Distributed mechanism for fine-grained test power control
EP3460799B1 (en) Semiconductor storage device and method for controlling semiconductor storage device
CN116264095A (zh) 存储器的熔丝熔断方法及装置、存储介质及电子设备
JP2009199640A (ja) メモリテスト回路及び半導体メモリ装置
JP2004303416A (ja) 不揮発性記憶装置、マイクロコンピュータ、不揮発性半導体記憶装置及びデータプロセッサ