CN108899061B - 一种电源常开芯片中的存储器内建自测试方法和系统 - Google Patents
一种电源常开芯片中的存储器内建自测试方法和系统 Download PDFInfo
- Publication number
- CN108899061B CN108899061B CN201810804252.8A CN201810804252A CN108899061B CN 108899061 B CN108899061 B CN 108899061B CN 201810804252 A CN201810804252 A CN 201810804252A CN 108899061 B CN108899061 B CN 108899061B
- Authority
- CN
- China
- Prior art keywords
- memory
- data
- address
- test
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 256
- 238000010998 test method Methods 0.000 title abstract description 14
- 238000012360 testing method Methods 0.000 claims abstract description 113
- 230000008439 repair process Effects 0.000 claims abstract description 86
- 238000013507 mapping Methods 0.000 claims description 16
- 230000003139 buffering effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 12
- 238000010187 selection method Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供了一种电源常开芯片中的存储器内建自测试方法和系统，其中所述一种电源常开芯片中的存储器内建自测试方法包括：对至少一个存储器中的指定地址执行写操作；对所述至少一个存储器的所述指定地址执行读取操作；根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；如果判断至少一个所述存储器有坏点，则将修复信号存储在寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点。本发明的技术方案针对于电源常开的芯片，能够省去jtag模块额外的端口开销和efuse的面积开销，降低时钟的复杂度，实现并行存储器的测试和修复。
Description
技术领域
本发明属于存储器技术领域，具体涉及一种电源常开芯片中的存储器内建自测试方法和系统。
背景技术
随着集成电路的发展，芯片集成度迅速提高，而嵌入式存储器在整个芯片内部所占的比例越来越大，采用更快、更大的片上存储器是未来必然的发展趋势。目前，存储器测试最常用的测试方法是MBIST(Memory Built-In Self Test，存储器内建自测试)，即采用电子设计自动化(EDA，Electronic Design Automation)软件工具，针对不同的故障类型，采用对存储器的读写操作算法，在电路内部插入存储器自测试逻辑结构，通过对片上嵌入式存储器的读写操作，将存储器的输出与预期的结果在芯片内部进行比较，判断存储器是否存在故障，从而完成存储器的测试。MBIST模块是现代SOC芯片(System-on-Chip，片上系统)的重要模块，对降低测试成本、提高对存储器失效问题的分析能力起着关键作用。
MBIST是目前芯片内部存储器的主要测试方法，它通过把测试向量生成电路和比较电路嵌入到芯片内部，仅通过外围简单的数个控制信号，启动内部的存储器测试电路，实现对存储器的自动测试，在测试结束后，自动输出测试结果。
广泛使用的MBIST结构，通常使用jtag(Joint Test Action Group，联合测试工作组)模块来输入测试模型，测试得到的修复信息使用efuse模块(一种一次可编程存储元件)保存。但是现有技术的技术方案存在如下缺陷：
1.使用jtag模块测试时需要使用4-5个端口用来输入测试模式和输出测试结果，得到的修复信息需要用efuse模块保存，这些都需要增加芯片开销，对于某些特别关注面积成本的芯片影响较大；
2.修复信息使用同一个扫描链传入，关联性强，一处出问题会导致整个后续没法修复；
3.使用jtag模块进行测试时需要提供jtag时钟、修复时钟和功能时钟，时钟结构复杂，CDC(cross domain check，跨时钟域检查)任务增加。
由于端口和面积成本在芯片规划中占的比重很高，因此需要一种更加节省资源的存储器测试结构。
发明内容
针对现有技术中的通常使用jtag模块输入测试模型，测试得到的修复信息使用efuse模块进行保存带来的端口开销大、efuse模块的面积开销大、修复信息复杂和时钟复杂等问题，本发明提供了一种电源常开芯片中的存储器内建自测试方法和系统，其中所述一种电源常开芯片中的存储器内建自测试方法包括：对至少一个存储器中的指定地址执行写操作；对所述至少一个存储器的所述指定地址执行读取操作；根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；如果判断至少一个所述存储器有坏点，则将修复信号存储在寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点。本发明的技术方案针对于电源常开的芯片，能够省去jtag模块额外的端口开销和efuse模块的面积开销，降低时钟的复杂度，实现并行存储器的测试和修复。此外，本发明结构简单，仅使用一个启动输入端口和一个时钟输入端口，能够随时启动自测试和自修复。
为了达到上述目的，本发明的技术方案是这样实现的：
第一方面，本发明实施例提供了一种电源常开芯片中的存储器内建自测试方法，包括：
对至少一个存储器中的指定地址执行写操作；
对所述至少一个存储器的所述指定地址执行读取操作；
根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；
如果判断至少一个所述存储器有坏点，则将修复信号存储在寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点。
进一步的，对所述至少一个存储器中的指定地址执行写操作包括：
对所述至少一个存储器的指定地址写入指定测试数据。
进一步的，根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点，包括：
如果所述读取出的数据和写入的数据不一致，则判断从中读取所述数据的存储器有坏点；
如果所述读取出的数据和写入的数据一致，则判断从中读取所述数据的存储器没有坏点。
进一步的，在对至少一个存储器中的指定地址执行写操作之前，通过启动信号来启动对所述至少一个存储器的测试。
进一步的，所述方法还包括产生测试信号步骤，包括：
在收到启动信号后，产生测试信号，所述测试信号用于将写入数据写入到所述至少一个存储器中，以完成对所述至少一个存储器中的指定地址执行的写操作。
进一步的，所述测试信号包括地址信号、片选信号、写入使能信号和所述写入数据。
进一步的，在将修复信号存储在所述寄存器中之前还包括修复信号缓存步骤，包括：
对修复信号进行缓存，然后将缓存的修复信号发送到所述寄存器中进行存储。
进一步的，所述修复信号包括所修复坏点对应的指定地址信息。
进一步的，所述修复坏点包括：
用所述存储器中的冗余存储单元中的预定地址，替换被判断为有坏点的所述存储器中所述坏点对应的指定地址，并在所述存储器中的地址映射单元中将所述坏点对应的指定地址映射到所述冗余存储单元中的预定地址上。
第二方面，本发明实施例提供了一种电源常开芯片中的存储器内建自测试系统，包括：控制器、存储器、寄存器，控制器与存储器和寄存器分别相连，寄存器与存储器相连，其中
控制器对至少一个存储器中的指定地址执行写操作，以及对所述至少一个存储器的所述指定地址执行读取操作；
控制器根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；如果判断至少一个所述存储器有坏点，则将修复信号存储在寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点。
进一步的，控制器对至少一个存储器中的指定地址执行写操作包括：
控制器对至少一个存储器的指定地址写入指定测试数据。
进一步的，根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点，包括：
如果所述读取出的数据和写入的数据不一致，则判断从中读取所述数据的存储器有坏点；
如果所述读取出的数据和写入的数据一致，则判断从中读取所述数据的存储器没有坏点。
进一步的，所述控制器包括一个启动信号输入端口，用于接收输入的启动信号以启动对存储器的测试。
进一步的，所述控制器包括一个时钟信号输入端口，用于接收所述控制器所需的工作时钟信号。
进一步的，所述控制器包括有限状态机和比较器，其中所述有限状态机与存储器和比较器分别相连接，所述比较器与存储器和寄存器分别相连。
进一步的，所述有限状态机用于在收到启动信号后，产生测试信号，所述测试信号用于将写入数据写入到所述至少一个存储器中，以完成对所述至少一个存储器中的指定地址执行的写操作。
进一步的，所述测试信号包括地址信号、片选信号、写入使能信号和所述写入数据。
进一步的，所述比较器用于比较从存储器中所述指定地址的读取出的数据和从有限状态机读取的写入的数据是否一致，如果不一致，则将修复数据发送到所述寄存器中进行存储。
进一步的，所述控制器包括有限状态机、比较器和错误缓存器，其中有限状态机、比较器和错误缓存器依次相连，有限状态机、比较器分别与存储器相连，错误缓存器与寄存器相连。
进一步的，所述有限状态机用于在收到启动信号后，产生测试信号，所述测试信号用于将写入数据写入到所述至少一个存储器中，以完成对所述至少一个存储器中的指定地址执行的写操作。
进一步的，所述测试信号包括地址信号、片选信号、写入使能信号和所述写入数据。
进一步的，所述比较器用于比较从存储器中所述指定地址的读取出的数据和从有限状态机读取的写入的数据是否一致如果不一致，则将修复数据发送到错误缓存器中进行缓存，然后错误缓存器将所述修复数据发送到所述寄存器中进行存储。
进一步的，所述修复信号包括所修复坏点对应的指定地址信息。
进一步的，所述存储器包括待测存储单元、冗余存储单元和地址映射单元，所述待测存储单元、冗余存储单元和地址映射单元彼此相互连接，其中，
所述判断所述至少一个存储器是否有坏点具体为：判断所述至少一个存储器中的待测存储单元是否有坏点；
所述修复坏点包括：用所述冗余存储单元中的预定地址，替换被判断为有坏点的所述待测存储单元中所述坏点对应的指定地址，并在所述地址映射单元中将所述坏点对应的指定地址映射到所述冗余存储单元中的预定地址上。
本发明实施例提供的技术方案具有以下有益效果：
本发明提供了一种电源常开芯片中的存储器内建自测试方法和系统，其中所述一种电源常开芯片中的存储器内建自测试方法包括：对至少一个存储器中的指定地址执行写操作；对所述至少一个存储器的所述指定地址执行读取操作；根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；如果判断至少一个所述存储器有坏点，则将修复信号存储在寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点。本发明的技术方案针对于电源常开的芯片，能够省去jtag模块额外的端口开销和efuse模块的面积开销，降低时钟的复杂度，实现并行存储器的测试和修复。此外，本发明结构简单，可以仅使用一个启动输入端口和一个时钟输入端口，能够随时启动自测试和自修复。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
结合附图，通过以下非限制性实施方式的详细描述，本发明的其它特征、目的和优点将变得更加明显。
在附图中：
图1为本发明一个实施例中的方法流程示意图；
图2为本发明一个实施例中的具有一个存储器的系统结构示意图；
图3为本发明一个实施例中的控制器的第一结构示意图；
图4为本发明一个实施例中的控制器的第二结构示意图；
图5为本发明一个实施例中的具有多个存储器的系统结构示意图；
图6为本发明一个实施例中的存储器的结构示意图。
具体实施方式
下文中，将参考附图详细描述本发明的示例性实施方式，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施方式无关的部分。
在本发明中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
如背景技术中所述，存储器测试最常用的测试方法是MBIST(存储器内建自测试)，即采用电子设计自动化(EDA)软件工具，针对不同的故障类型，采用对存储器相应的读写操作算法，在电路内部插入存储器自测试逻辑结构，通过对片上嵌入式存储器的读写操作，将存储器的输出与预期的结果在芯片内部进行比较，判断存储器是否存在故障，从而完成存储器的测试。而在现有技术中存在使用jtag模块输入测试模型，测试得到的修复信息使用efuse模块进行保存带来的端口开销大、efuse模块的面积开销大、修复信息复杂和时钟复杂等问题。为此本发明提供了一种电源常开芯片中的存储器内建自测试方法和系统，其中所述一种电源常开芯片中的存储器内建自测试方法包括：对至少一个存储器中的指定地址执行写操作；对所述至少一个存储器的所述指定地址执行读取操作；根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；如果判断至少一个所述存储器有坏点，则将修复信号存储在寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点。本发明的技术方案针对于电源常开的芯片，能够省去jtag模块额外的端口开销和efuse模块的面积开销，降低时钟的复杂度，实现并行存储器的测试和修复。此外，本发明结构简单，可以仅使用一个启动输入端口和一个时钟输入端口，能够随时启动自测试和自修复。
图1为本发明一个实施例中一种电源常开芯片中的存储器内建自测试方法流程示意图。
在本发明中，由于芯片处于电源常开的状态，寄存器因为系统一直供电而能够保持其存储状态，因此寄存器具有保存修复信息的功能，而修复信息中包括修复坏点对应的指定地址信息，因此可以用寄存器来保存坏点对应的指定地址，省去了一般MBIST中的efuse存储元件。使用寄存器来保存数据，结构简单，不易丢失数据，而且数据的读写速度较快。可以进一步节约存储资源，更大限度的发挥寄存器的作用。
第一方面，本发明实施例提供了一种电源常开芯片中的存储器内建自测试方法，包括：
对至少一个存储器中的指定地址执行写操作；
对所述至少一个存储器的所述指定地址执行读取操作；
根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；
如果判断至少一个所述存储器有坏点，则将修复信号存储在寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点。
在本发明中，存储器的数量可以是一个或多个。当存储器数量大于等于2 时，所述存储器以并联的方式与控制器相连接。控制器可以同时对多个存储器进行测试和修复。而现有技术中，由于采用efuse电路，只能采用串联的方式对多个存储器进行修复。与现有技术相比，本发明的技术方案能够有效提高修复速度，节省在修复过程中电力能源的消耗。
在本发明中，控制器的数量可以为1个。而现有技术中，由于采用jtag电路和efuse电路，因此控制器至少有两个，包括测试控制器和修复控制器。本发明与现有技术相比，减少了控制器的数量，节约了硬件的成本。
在现有技术中，测试得到的修复信息必须使用efuse进行保存，而efuse需要占用芯片中很大的端口和面积资源。而在本发明中，使用一个或一组寄存器来代替efuse保存修复信息，因此节省了原本efuse所占用的芯片资源。
进一步的，对所述至少一个存储器中的指定地址执行写操作包括：
对所述至少一个存储器的指定地址写入指定测试数据。
进一步的，根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点，包括：
如果所述读取出的数据和写入的数据不一致，则判断从中读取所述数据的存储器有坏点；
如果所述读取出的数据和写入的数据一致，则判断从中读取所述数据的存储器没有坏点。
进一步的，在对至少一个存储器中的指定地址执行写操作之前，通过启动信号来启动对所述至少一个存储器的测试。
在现有技术中，启动存储器的自测试通常要使用jtag模块。jtag模块在测试时需要使用4-5个端口来输入和输出，因此大大增加了芯片的端口开销。而本发明中仅使用一个启动端口来输入启动信息，极大减小了芯片的端口开销，节省了芯片的资源。此外，在现有技术中，由于启动存储器的自测试要使用jtag 模块，一般需要先对存储器进行测试，然后再进行使用。而本发明由于省去了 jtag模块，直接采用一个启动信号进行启动，因此可以随时启动测试，无需先测试后使用。
进一步的，通过一个时钟信号输入到控制器以便为控制器提供工作时钟。
jtag模块的使用需要提供jtag时钟、修复时钟和功能时钟，时钟结构复杂， CDC(跨时钟域检查)任务量很大。而本发明中可以通过一个时钟端口来为控制器提供工作时钟信号，因此节省了芯片的端口资源，简化了时钟结构。
进一步的，所述方法还包括产生测试信号步骤，包括：
在收到启动信号后，产生测试信号，所述测试信号用于将写入数据写入到所述至少一个存储器中，以完成对所述至少一个存储器中的指定地址执行的写操作。
进一步的，所述测试信号包括地址信号、片选信号、写入使能信号和所述写入数据。
进一步的，所述修复信号包括所修复坏点对应的指定地址信息。
在本发明中，由于寄存器具有保存修复信息的功能，而修复信息中包括修复坏点对应的指定地址信息，因此可以将寄存器直接作为缓存器来使用，即用寄存器来保存坏点对应的指定地址。这样可以进一步节约存储资源，更大限度的发挥寄存器的作用。
进一步的，在将修复信号存储在寄存器中之前还包括修复信号缓存步骤，包括：
对修复信号进行缓存，然后将缓存的修复信号发送到寄存器中进行存储。
在本发明中，也可以采用先对修复信号进行缓存，然后将缓存的修复信号发送到寄存器中进行存储，最后由寄存器将存储的修复信号发送到存储器中以修复坏点的技术方案。这样做的好处是不易丢失修复数据，测试的稳定性更好。
进一步的，所述修复坏点包括：
用所述存储器中的冗余存储单元中的预定地址，替换被判断为有坏点的所述存储器中所述坏点对应的指定地址，并在所述存储器中的地址映射单元中将所述坏点对应的指定地址映射到冗余存储单元中的预定地址上。如图6所示，所述存储器包括待测存储单元、冗余存储单元和地址映射单元，所述待测存储单元、冗余存储单元和地址映射单元彼此相互连接，其中，所述判断所述至少一个存储器是否有坏点具体为：判断所述至少一个存储器中的待测存储单元是否有坏点。
存储器内建自修复的原理是用冗余存储单元的地址来替换待测存储单元中坏点的地址。如果冗余存储单元的存储空间小于待测存储单元中的坏点所占空间的总和，则表明该存储器是不可修复的存储器。即，只有当冗余存储单元的存储空间大于等于待测存储单元中坏点所占空间的总和的时候，该存储器才是可修复的存储器。
具体的，所述冗余存储单元可以包括：冗余行存储单元、冗余列存储单元、冗余块存储单元或冗余字存储单元。
本发明的修复方法可以屏蔽有坏点的存储单元，避免舍弃整个存储器，从而提高了存储器的成品率。
图2为本发明一个实施例中的具有一个存储器的系统结构示意图。图5为本发明一个实施例中的具有多个存储器的系统结构示意图。
第二方面，本发明实施例提供了一种电源常开芯片中的存储器内建自测试系统，包括：控制器、存储器、寄存器，控制器与存储器和寄存器分别相连，寄存器与存储器相连，其中
控制器对至少一个存储器中的指定地址执行写操作，以及对所述至少一个存储器的所述指定地址执行读取操作；
控制器根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；如果判断至少一个所述存储器有坏点，则将修复信号存储在寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点。
在本发明中，存储器的数量为一个或多个。当存储器数量大于等于2个时，所述存储器以并联的方式与控制器相连接。控制器可以同时对多个存储器进行测试和修复。而现有技术中，由于采用efuse电路，只能采用串联的方式对多个存储器进行修复。
在本发明中，控制器的数量可以为1个。而现有技术中，由于采用jtag电路和efuse电路，因此控制器至少有两个，包括测试控制器和修复控制器。本发明与现有技术相比，减少了控制器的数量，节约了硬件的成本。
在现有技术中，测试得到的修复信息必须使用efuse进行保存，而efuse需要占用芯片中很大的端口和面积资源。而在本发明中，使用一组寄存器来代替 efuse保存修复信息，因此节省了原本efuse所占用的芯片资源。
进一步的，控制器对至少一个存储器中的指定地址执行写操作包括：
控制器对至少一个存储器的指定地址写入指定测试数据。
进一步的，根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点，包括：
如果所述读取出的数据和写入的数据不一致，则判断从中读取所述数据的存储器有坏点；
如果所述读取出的数据和写入的数据一致，则判断从中读取所述数据的没有坏点。
进一步的，所述控制器包括一个启动信号输入端口，用于接收输入的启动信号以启动对存储器的测试。
在现有技术中，启动存储器的自测试通常要使用jtag模块。jtag模块在测试时需要使用4-5个端口来输入和输出，因此大大增加了芯片的端口开销。而本发明中仅使用一个启动端口来输入启动信息，极大减小了芯片的端口开销，节省了芯片的资源。
进一步的，所述控制器包括一个时钟信号输入端口，用于接收所述控制器所需的工作时钟信号。
jtag模块的使用需要提供jtag时钟、修复时钟和功能时钟，时钟结构复杂， CDC(跨时钟域检查)任务量很大。而本发明中仅仅通过一个时钟端口来为控制器提供工作时钟信号，因此节省了芯片的端口资源，简化了时钟结构。
图3为本发明一个实施例中的控制器的第一结构示意图。
进一步的，所述控制器包括有限状态机和比较器，其中所述有限状态机与存储器和比较器分别相连接，所述比较器与存储器和寄存器分别相连。
具体的，有限状态机FSM(Finite State Machine)是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说，除了输入部分和输出部分外，有限状态机还含有一组具有“记忆”功能的寄存器，这些寄存器的功能是记忆有限状态机的内部状态，它们常被称为状态寄存器。在有限状态机中，状态寄存器的下一个状态不仅与输入信号有关，而且还与该寄存器的当前状态有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中，寄存器逻辑的功能是存储有限状态机的内部状态；而组合逻辑又可以分为次态逻辑和输出逻辑两部分，次态逻辑的功能是确定有限状态机的下一个状态，输出逻辑的功能是确定有限状态机的输出。
进一步的，所述有限状态机用于在收到启动信号后，产生测试信号，所述测试信号用于将写入数据写入到所述至少一个存储器中，以完成对所述至少一个存储器中的指定地址执行的写操作。
进一步的，所述测试信号包括地址信号、片选信号、写入使能信号和所述写入数据。
在本发明的一个具体实施方式中，当控制器收到开始信号后，有限状态机根据时钟信号进行跳转，从而产生测试信号，对存储器做读写操作。所述测试信号包括：片选信号、测试地址信号、写入使能信号、和写入数据。
在本发明的一个具体实施方式中，片选信号用于选取待测试的存储器，通常设置为有效。
存储器往往要是由一定数量的芯片构成的。CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的 N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端，而存储芯片的片选信号则大多是通过高位地址译码后产生的。
片选的方法包括：线选法、全译码法和部分译码法。
线选法：线选法就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信息为0时，就选中与之对应的存储芯片。这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片。线选法不能充分利用系统的存储器空间，把地址空间分成了相互隔离的区域，给编程带来了一定困难。
全译码法：全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。全译码法的优点是每片芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。
部分译码法：所谓部分译码法即用除片内寻址外的高位地址的一部分来译码产生片选信号，部分译码法会产生地址重叠。
在本发明的一个具体实施方式中，测试地址信号，由“00000000”开始，逐渐递增，直到测试完成为止。
在本发明的一个具体实施方式中，写入使能信号，在地址为“00000000”时先设置为有效，以便对存储器的地址“00000000”进行写入；然后设置为无效，以便对存储器的地址“00000000”进行读取。然后测试地址信号由“00000000”变为“00000001”，写入使能信号仍然先设置为有效，然后设置为无效。以此类推。即写入使能信号随着地址信号的变化依次进行有效/无效的交替变化，以便对存储器的指定地址进行写入和读取操作。
在本发明的一个具体实施方式中，写入数据为由指定的算法产生的数据，而所述指定的算法由存储器的类型来决定，即一种类型的存储器通常会有一种或几种指定的算法来产生测试用的写入数据。例如，本发明中的写入数据的方法可以为全0或全F交替变化、全0、全F或从0递增等。
进一步的，所述比较器用于比较从存储器中所述指定地址的读取出的数据和从有限状态机读取的写入的数据是否一致，如果不一致，则将修复数据发送到寄存器中进行存储。
在本发明的一个具体实施方式中，在写入阶段时，控制器中的比较器接收测试信号中的测试用的写入数据，在读取阶段时，比较器接收从存储器返回的读取数据，然后将写入数据与读取数据做比较。
图4为本发明一个实施例中的控制器的第二结构示意图。
进一步的，所述控制器包括有限状态机、比较器和错误缓存器，其中有限状态机、比较器和错误缓存器依次相连，有限状态机、比较器分别与存储器相连，错误缓存器与寄存器相连。
进一步的，所述有限状态机用于在收到启动信号后，产生测试信号，所述测试信号用于将写入数据写入到所述至少一个存储器中，以完成对所述至少一个存储器中的指定地址执行的写操作。
进一步的，所述测试信号包括地址信号、片选信号、写入使能信号和所述写入数据。
进一步的，所述比较器用于比较从存储器中所述指定地址的读取出的数据和从有限状态机读取的写入的数据是否一致如果不一致，则将修复数据发送到错误缓存器中进行缓存，然后错误缓存器将所述修复数据发送到寄存器中进行存储。
在本发明中，由于芯片处于电源常开的状态，寄存器因为一直供电而能够保持其状态，因此寄存器就起到了状态存储器的作用，具有保存修复信息的功能，而修复信息中包括修复坏点对应的指定地址信息，因此可以将寄存器直接作为缓存器来使用，即用寄存器来保存坏点对应的指定地址。从而省去了一般 MBIST中的efuse存储元件。使用寄存器来保存数据，结构简单，不易丢失数据，而且数据的读写速度较快。可以进一步节约存储资源，更大限度的发挥寄存器的作用。
在本发明的一个具体实施方式中，如果写入数据与读取数据一致，则表明存储器的对应地址没有坏点，继续进行下一步测试，或者结束测试；如果写入数据与读取数据不一致，则表明存储器的对应地址有坏点，此时将与写入数据对应的地址存储到错误缓存器中，然后继续进行下一步测试，或者结束测试。
在本发明的一个具体实施方式中，所述存储器为一个或多个。所述控制器能够同时对多个存储器进行存储器内建自测试。当一个控制器控制一个存储器时，独立性更强；而当一个控制器控制多个存储器时，在多个存储器比较集中时可以进一步减少资源消耗，降低测试系统的复杂度，提高测试的效率。
进一步的，所述修复信号包括所修复坏点对应的指定地址信息。
进一步的，所述存储器包括待测存储单元、冗余存储单元和地址映射单元，所述待测存储单元、冗余存储单元和地址映射单元彼此相互连接，其中，
所述判断所述至少一个存储器是否有坏点具体为：判断所述至少一个存储器中的待测存储单元是否有坏点；
所述修复坏点包括：用所述冗余存储单元中的预定地址，替换被判断为有坏点的所述待测存储单元中所述坏点对应的指定地址，并在所述地址映射单元中将所述坏点对应的指定地址映射到所述冗余存储单元中的预定地址上。
附图中的流程图和框图，图示了按照本公开各种实施方式的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施方式中所涉及到的单元或模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的单元或模块也可以设置在处理器中，这些单元或模块的名称在某种情况下并不构成对该单元或模块本身的限定。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备 (可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (11)
1.一种电源常开芯片中的存储器内建自测试系统，其特征在于，包括：控制器、存储器、寄存器，所述控制器与存储器和寄存器分别相连，所述寄存器与存储器相连，其中
控制器对至少一个存储器中的指定地址执行写操作，以及对所述至少一个存储器的所述指定地址执行读取操作；
控制器根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点；如果判断至少一个所述存储器有坏点，则将修复信号存储在所述寄存器中，并将所述修复信号通过所述寄存器发送到被判断为有坏点的至少一个所述存储器中以修复坏点；
所述控制器包括一个启动信号输入端口，用于接收输入的启动信号以启动对存储器的测试；
所述控制器包括一个时钟信号输入端口，用于接收所述控制器所需的工作时钟信号；
所述控制器包括有限状态机和比较器，其中所述有限状态机与存储器和比较器分别相连接，所述比较器与存储器和寄存器分别相连；
所述启动信号输入端口具体用于启动所述有限状态机，所述时钟信号输入端具体用于为所述有限状态机提供时钟信号；
其中，所述有限状态机用于在收到启动信号后，产生测试信号，所述测试信号用于将写入数据写入到所述至少一个存储器中，以完成对所述至少一个存储器中的指定地址执行的写操作。
2.如权利要求1所述的系统，其特征在于，控制器对至少一个存储器中的指定地址执行写操作包括：
控制器对至少一个存储器的指定地址写入指定测试数据。
3.如权利要求1所述的系统，其特征在于，根据从所述指定地址读取出的数据和写入的数据是否一致判断所述至少一个存储器是否有坏点，包括：
如果所述读取出的数据和写入的数据不一致，则判断从中读取所述数据的存储器有坏点；
如果所述读取出的数据和写入的数据一致，则判断从中读取所述数据的存储器没有坏点。
4.如权利要求1所述的系统，其特征在于，所述测试信号包括地址信号、片选信号、写入使能信号和所述写入数据。
5.如权利要求1所述的系统，其特征在于，所述比较器用于比较从存储器中所述指定地址的读取出的数据和从有限状态机读取的写入的数据是否一致，如果不一致，则将修复数据发送到所述寄存器中进行存储。
6.如权利要求1所述的系统，其特征在于，所述控制器包括有限状态机、比较器和错误缓存器，其中有限状态机、比较器和错误缓存器依次相连，有限状态机、比较器分别与存储器相连，错误缓存器与寄存器相连。
7.如权利要求6所述的系统，其特征在于，所述有限状态机用于在收到启动信号后，产生测试信号，所述测试信号用于将写入数据写入到所述至少一个存储器中，以完成对所述至少一个存储器中的指定地址执行的写操作。
8.如权利要求7所述的系统，其特征在于，所述测试信号包括地址信号、片选信号、写入使能信号和所述写入数据。
9.如权利要求6所述的系统，其特征在于，所述比较器用于比较从存储器中所述指定地址的读取出的数据和从有限状态机读取的写入的数据是否一致如果不一致，则将修复数据发送到错误缓存器中进行缓存，然后错误缓存器将所述修复数据发送到所述寄存器中进行存储。
10.如权利要求1所述的系统，其特征在于，所述修复信号包括所修复坏点对应的指定地址信息。
11.如权利要求10所述的系统，其特征在于，所述存储器包括待测存储单元、冗余存储单元和地址映射单元，所述待测存储单元、冗余存储单元和地址映射单元彼此相互连接，其中，
所述判断所述至少一个存储器是否有坏点具体为：判断所述至少一个存储器中的待测存储单元是否有坏点；
所述修复坏点包括：用所述冗余存储单元中的预定地址，替换被判断为有坏点的所述待测存储单元中所述坏点对应的指定地址，并在所述地址映射单元中将所述坏点对应的指定地址映射到所述冗余存储单元中的预定地址上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810804252.8A CN108899061B (zh) | 2018-07-20 | 2018-07-20 | 一种电源常开芯片中的存储器内建自测试方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810804252.8A CN108899061B (zh) | 2018-07-20 | 2018-07-20 | 一种电源常开芯片中的存储器内建自测试方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108899061A CN108899061A (zh) | 2018-11-27 |
| CN108899061B true CN108899061B (zh) | 2021-03-09 |
Family
ID=64351175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810804252.8A Active CN108899061B (zh) | 2018-07-20 | 2018-07-20 | 一种电源常开芯片中的存储器内建自测试方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108899061B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950325B2 (en) * | 2019-04-04 | 2021-03-16 | Marvell Asia Pte., Ltd. | Memory built-in self test error correcting code (MBIST ECC) for low voltage memories |
| CN110321256A (zh) * | 2019-05-16 | 2019-10-11 | 深圳市江波龙电子股份有限公司 | 一种存储设备的测试方法、测试设备及计算机存储介质 |
| CN113393887B (zh) | 2020-03-11 | 2022-04-12 | 长鑫存储技术有限公司 | 存储器的测试方法及相关设备 |
| CN113496746B (zh) * | 2020-04-03 | 2024-05-14 | 澜起科技股份有限公司 | 用于检测存储模块缺陷的装置和方法以及存储器系统 |
| CN113948145B (zh) | 2020-07-17 | 2024-05-14 | 长鑫存储技术有限公司 | 封装芯片的测试方法、系统、计算机设备和存储介质 |
| CN112331253B (zh) * | 2020-10-30 | 2023-12-08 | 深圳市宏旺微电子有限公司 | 一种芯片的测试方法、终端和存储介质 |
| CN113436669A (zh) * | 2021-06-24 | 2021-09-24 | 深圳市晶存科技有限公司 | LPDDR的bank地址映射方法 |
| CN115129519A (zh) * | 2022-09-02 | 2022-09-30 | 上海泰矽微电子有限公司 | 一种实现efuse结构的芯片多次写操作的方法、系统及SOC |
| CN116206659B (zh) * | 2023-02-07 | 2024-05-03 | 南京模砾半导体有限责任公司 | 一种otp存储器 |
| CN116758968B (zh) * | 2023-08-16 | 2023-12-08 | 英诺达(成都)电子科技有限公司 | 存储器内建自测试方法及其电路、芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102592680A (zh) * | 2011-01-12 | 2012-07-18 | 北京兆易创新科技有限公司 | 一种存储芯片的修复装置和方法 |
| CN105760268A (zh) * | 2016-02-23 | 2016-07-13 | 大唐微电子技术有限公司 | 一种片上随机存取存储器内建自测试方法和装置 |
| CN106098103A (zh) * | 2016-06-03 | 2016-11-09 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器中坏点单元的替换方法 |
-
2018
- 2018-07-20 CN CN201810804252.8A patent/CN108899061B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102592680A (zh) * | 2011-01-12 | 2012-07-18 | 北京兆易创新科技有限公司 | 一种存储芯片的修复装置和方法 |
| CN105760268A (zh) * | 2016-02-23 | 2016-07-13 | 大唐微电子技术有限公司 | 一种片上随机存取存储器内建自测试方法和装置 |
| CN106098103A (zh) * | 2016-06-03 | 2016-11-09 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器中坏点单元的替换方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108899061A (zh) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108899061B (zh) | 一种电源常开芯片中的存储器内建自测试方法和系统 | |
| US10204698B2 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
| US8156391B2 (en) | Data controlling in the MBIST chain architecture | |
| US20020024062A1 (en) | Semiconductor integrated circuit | |
| US20140078841A1 (en) | Programmable memory built in self repair circuit | |
| US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| US20100008170A1 (en) | Semiconductor tester and testing method of semiconductor memory | |
| US9318222B2 (en) | Hierarchical, distributed built-in self-repair solution | |
| JP4353329B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
| CN103247345A (zh) | 快闪存储器及快闪存储器失效存储单元检测方法 | |
| JP2006302464A (ja) | 半導体記憶装置 | |
| US10325669B2 (en) | Error information storage circuit and semiconductor apparatus including the same | |
| US20130051158A1 (en) | Integrated circuit, testing apparatus for integrated circuit, and method of testing integrated circuit | |
| US20080165599A1 (en) | Design structure used for repairing embedded memory in an integrated circuit | |
| Manasa et al. | Implementation of BIST technology using March-LR algorithm | |
| US7518918B2 (en) | Method and apparatus for repairing embedded memory in an integrated circuit | |
| Sharma et al. | Modeling and simulation of multi-operation microcode-based built-in self test for memory fault detection and repair | |
| CN108763148B (zh) | 一种支持上注的容错存储器控制器 | |
| US8392777B2 (en) | Centralized MBIST failure information | |
| US8320207B2 (en) | Integrated solution for identifying malfunctioning components within memory devices | |
| US7457996B2 (en) | Semiconductor integrated circuit capable of testing with small scale circuit configuration | |
| JP4738405B2 (ja) | 記憶装置の試験方法、および記憶装置 | |
| JP2001307497A (ja) | 半導体集積回路装置 | |
| WO2022246668A1 (zh) | 一种测试电路、集成芯片及测试方法 | |
| KR100959055B1 (ko) | 프로그램 가능한 자체 테스트가 통합된 내장 메모리 장치및 시스템과 그의 자가 복구 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201202 Address after: Room 206, 2 / F, building C, phase I, Zhongguancun Software Park, No. 8, Dongbei Wangxi Road, Haidian District, Beijing 100094 Applicant after: Canaan Bright Sight Co.,Ltd. Address before: 100094, No. 3, building 23, building 8, northeast Wang Xi Road, Beijing, Haidian District, 307 Applicant before: Canaan Creative Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |