CN209746085U - 一种soc芯片测试与验证系统 - Google Patents

Abstract

本实用新型公开一种SOC芯片测试与验证系统，其特征在于，包括：所述FPGA处理模块、电源模块、SRAM存储模块A、FLASH存储器A、测试电路、扩展测试模块；所述FPGA处理模块与电源模块、测试电路、扩展测试模块、SRAM存储模块A、FLASH存储器A连接；所述电源模块与所述FPGA处理模块、测试电路、扩展测试模块连接；本实用新型提供一种SOC芯片测试与验证系统，对PLC专用控制SOC芯片“CMPAC”和总线型SOC芯片“BUSOC”两种芯片进行批量测试，测试CMPAC芯片和BUSOC芯片所有功能是否正常，同时需要预留部分测试点以供查看信号时序是否正确，提高芯片的生产效率、保证了芯片产品的质量。

Description

一种SOC芯片测试与验证系统

〖技术领域〗

本实用新型属于芯片测试技术领域，特别涉及一种SOC芯片测试与验证系统。

〖背景技术〗

可编程高级控制器CMPAC是基于SPARC V8体系结构的32位RISC嵌入式处理器，将SPARC V8和LadderPU集成到一个SOC上，实现双核的交互工作。SPARC V8处理器(包括IU、FPU、Icahe、Dcache等组成部分)作为主控单元，完成数据运算和程序控制，并控制整个SOC的运行；LadderPU作为从单元，与SPARC V8采用互斥工作的方式，挂在IO空间，完成梯形图解析。存储控制器、中断控制器、2路定时器(Timer)、1路看门狗、2路串口和16路GPIO口等通过APB总线集成到SOC中；2路ModBUS串口、1路VBUS控制器、1路SPI、1路16位定时器、16路DI、16路DO、4路PTO/PWM和4路HSC挂在LadderPU的寄存器空间。

BUSOC以高性能的SPARC-V8(IEEE-1754)架构标准的32位RISC整数单元IU为主控内核，配以高速64位双精度浮点处理单元FPU。此外，BUSOC芯片内部还将集成ADC模块、1553B总线控制器、在线硬件调试支持单元DSU、UART以及其它的一些专用、通用IP核。

为满足对SOC芯片的生产需求，需要一种装置或系统对SOC芯片的产量和质量进行测试和验证。

〖实用新型内容〗

本实用新型提供一种SOC芯片测试与验证系统，能够对BUSOC芯片和CMPAC芯片进行批量测试和验证，提高芯片的生产效率、提高产品质量；具体技术方案如下。

一种SOC芯片测试与验证系统，包括：所述FPGA处理模块、电源模块、SRAM存储模块A、FLASH存储器A、测试电路、扩展测试模块、A/D监测模块；所述FPGA处理模块与电源模块、测试电路、扩展测试模块、SRAM存储模块A、FLASH存储器A连接；所述电源模块与所述FPGA处理模块、测试电路、扩展测试模块连接；所述A/D监测模块与所述FPGA处理模块、扩展测试模块、被测芯片连接。

进一步地，所述FPGA处理模块，包括CPU、RS232接口、I/O接口、PWM模块、1553B接口；所述CPU与RS232接口、I/O接口、PWM模块、1553B接口连接。

进一步地，所述电源模块，包括电流监测芯片、电源控制模块和隔离电源模块；所述电流监测芯片与所述电源控制模块、隔离电源模块连接；所述电源控制模块用于控制电源的通、断。

进一步地，所述测试电路包测试电路A、测试电路B；所述测试电路A与被测芯片A连接；所述测试电路B与被测芯片B连接。

具体地，所述测试电路A包括外部中断测试电路A、计数器测试电路、1533B测试电路、DSU测试电路A、倍频测试电路A、GPIO测试电路A、SRAM测试电路A、FLASH测试电路A、IO测试电路A、A/D测试电路、16550测试电路和定时器测试电路；所述FPGA处理模块通过外部中断测试电路A、计数器测试电路、1533B测试电路、DSU测试电路A、倍频测试电路A、SRAM测试电路A、FLASH测试电路A、IO测试电路A、A/D测试电路、UART测试电路A、16550测试电路、定时器测试电路与所述被测芯片A连接；所述GPIO测试电路A、UART测试电路A的两个连接端都与所述被测芯片A连接。

具体地，所述测试电路A还包括SRAM存储模块B、SRAM存储模块C、FLASH存储器B；所述SRAM存储模块C通过所述IO测试电路与所述被测芯片A连接；所述FLASH存储器B通过所述FLASH测试电路A与所述被测芯片A连接；所述SRAM存储模块B通过所述SRAM测试电路A与所述被测芯片A连接。

具体地，所述测试电路B包括外部中断测试电路B、DSU测试电路B、倍频测试电路B、GPIO测试电路B、SRAM测试电路B、FLASH测试电路B、IO测试电路B、UART测试电路B、VBUS测试电路、HSC测试电路、DI/DO测试电路、MODBUS测试电路、SPI测试电路、16550测试电路B、PWM/PTO测试电路；所述FPGA处理模块通过外部中断测试电路B、DSU测试电路B、倍频测试电路B、VBUS测试电路、16550测试电路B与所述被测芯片B连接；所述GPIO测试电路B、UART测试电路B、HSC测试电路、DI/DO测试电路、MODBUS测试电路、PWM/PTO测试电路的两个连接端都与所述被测芯片B连接。

具体地，所述测试电路B还包括SRAM存储模块D、SRAM存储模块D、FLASH存储器C、EEPROM模块；所述SRAM存储模块D通过所述SRAM测试电路B与所述被测芯片B连接；所述FLASH存储器C通过所述FLASH测试电路B与所述被测芯片B连接；所述SRAM存储模块E通过所述IO测试电路B与所述被测芯片B连接；所述EEPROM模块通过SPI测试电路与所述被测芯片B连接。

具体地，所述测试电路还包括串并转换模块、三八译码器；所述GPIO测试电路A和GPIO测试电路B上都设置有所述串并转换模块；所述FLASH测试电路A和FLASH测试电路B上都设置有所述三八译码器。

具体地，所述A/D监测模块包括AD转换芯片，所述AD转换芯片与所述FPGA处理模块、扩展测试模块、测试电路、被测芯片A和被测芯片B连接。

由以上技术方案可知，本实用新型提供一种SOC芯片测试与验证系统，通过所述FPGA处理模块、电源模块、SRAM存储模块A、FLASH存储器A、测试电路、扩展测试模块和A/D监测模块于一体，对PLC专用控制SOC芯片“CMPAC”和总线型SOC芯片“BUSOC”两种芯片进行批量测试，测试CMPAC芯片和BUSOC芯片所有功能是否正常，同时需要预留部分测试点以供查看信号时序是否正确，提高芯片的生产效率、保证了芯片产品的质量。

〖附图说明〗

图1是本实用新型实施例的系统原理框图；

图2是本实用新型实施例的被测芯片CMPAC模块方框图；

图3是本实用新型实施例的被测芯片BuSoc模块方框图。

〖具体实施方式〗

下面结合附图对本实用新型的具体实施方式作进一步说明：

如图1所示，本实用新型实施例中的SOC芯片测试与验证系统，一种SOC芯片测试与验证系统，其特征在于，包括：所述FPGA处理模块、电源模块、SRAM存储模块A、FLASH存储器A、测试电路、扩展测试模块；所述FPGA处理模块与电源模块、测试电路、扩展测试模块、SRAM存储模块A、FLASH存储器A连接；所述电源模块与所述FPGA处理模块、测试电路、扩展测试模块连接。

所述FPGA处理模块，包括CPU、RS232接口、I/O接口、PWM模块、1553B接口；所述CPU与RS232接口、I/O接口、PWM模块、1553B接口连接。

所述测试电路包测试电路A、测试电路B；所述测试电路A与被测芯片A连接；所述测试电路B与被测芯片B连接。

所述测试电路A包括外部中断测试电路A、计数器测试电路、1533B测试电路、DSU测试电路A、倍频测试电路A、GPIO测试电路A、SRAM测试电路A、FLASH测试电路A、IO测试电路A、A/D测试电路、16550测试电路；所述FPGA处理模块通过外部中断测试电路A、计数器测试电路、1533B测试电路、DSU测试电路A、倍频测试电路A、SRAM测试电路A、FLASH测试电路A、IO测试电路A、A/D测试电路、UART测试电路A、16550测试电路与所述被测芯片A连接；所述GPIO测试电路A、UART测试电路A的两个连接端都与所述被测芯片A连接。

所述测试电路A还包括SRAM存储模块B、SRAM存储模块C、FLASH存储器B；所述SRAM存储模块C通过所述IO测试电路与所述被测芯片A连接；所述FLASH存储器B通过所述FLASH测试电路A与所述被测芯片A连接；所述SRAM存储模块B通过所述SRAM测试电路A与所述被测芯片A连接。

所述测试电路B包括外部中断测试电路B、DSU测试电路B、倍频测试电路B、GPIO测试电路B、SRAM测试电路B、FLASH测试电路B、IO测试电路B、UART测试电路B、VBUS测试电路、HSC测试电路、DI/DO测试电路、MODBUS测试电路、SPI测试电路、16550测试电路B、PWM/PTO测试电路；所述FPGA处理模块通过外部中断测试电路B、DSU测试电路B、倍频测试电路B、VBUS测试电路、16550测试电路B与所述被测芯片B连接；所述GPIO测试电路B、UART测试电路B、HSC测试电路、DI/DO测试电路、MODBUS测试电路、PWM/PTO测试电路的两个连接端都与所述被测芯片B连接。

所述测试电路B还包括SRAM存储模块D、SRAM存储模块D、FLASH存储器C、EEPROM模块；所述SRAM存储模块D通过所述SRAM测试电路B与所述被测芯片B连接；所述FLASH存储器C通过所述FLASH测试电路B与所述被测芯片B连接；所述SRAM存储模块E通过所述IO测试电路B与所述被测芯片B连接；所述EEPROM模块通过SPI测试电路与所述被测芯片B连接。

在本实用新型实施泪中，所述被测芯片A具体为被测芯片BUSOC芯片，被测芯片B具体为被测芯片CMPAC。

所述电源模块包括电源控制模块、隔离电源模块，所述电源控制模块用于检测被测芯片A、B的电流；所述电源模块给所述FPGA处理模块、被测芯片BUSOC及与被测芯片BUSOC连接的测试电路、被测芯片CMPAC及与被测芯片CMPAC连接的测试电路、扩展测试模块供电。在本实用新型实施例中，其电源模块由电源适配器提供+20V直流电源，适配器输入的+20V直流电源由所述隔离电源模块转化为+5V直流电源，作为板级电源。其中所述隔离电源模块具体为WRB2405ZP-6W隔离电源模块。

所述A/D监测模块包括AD转换芯片，所述AD转换芯片与所述FPGA处理模块、扩展测试模块、测试电路、被测芯片A和被测芯片B连接。在本实用新型实施例中，所述AD监测模块中的AD转换芯片与所述FPGA处理模块、被测芯片BUSOC及与被测芯片BUSOC连接的测试电路A、被测芯片CMPAC及与被测芯片CMPAC连接的测试电路B、扩展测试模块的电路进行电流监测。

所述串并转换模块包括高速硅门CMOS器件，用于扩展GPIO测试电路；所述GPIO测试电路A与所述串并转换模块A连接，所述GPIO测试电路B与所述串并转换模块B连接；所述三八译码器模块同于选通8位、16位、32位的FLASH存储器选择信号，所述FLASH存储器B、C分别连接三八译码器模块A、B。

在本实用新型的另一实施例中，本系统还包括警示模块，如果发现测试芯片有错误，本系统通过警示模块的红色LED和蜂鸣器声光进行报警。

本实用新型具体实施如下：

所述FPGA处理模块包括CPU、RS232接口、I/O接口、PWM模块、1553B接口；所述CPU与RS232接口、I/O接口、PWM模块、1553B接口连接。所述FPGA处理模块与外围的SRAM存储模块A、FLASH存储器组A成运行程序最小系统，所述电源模块对该最小系统供电，被测芯片CMPAC和BUSOC根据需要测试的功能，在所述FPGA处理模块控制下运行相应的测试程序，被测芯片通过UART测试电路将测试结果输送给所述FPGA处理模块，所述FPGA处理模块再将测试结果上传给上位PC机显示。

所述电源模块：所述电源模块，包括电流监测芯片、电源控制模块和隔离电源模块；所述电流监测芯片与所述电源控制模块、隔离电源模块连接；所述电源控制模块用于控制电源的通、断。所述FPGA处理模块的通过电源控制模块来控制对被测芯片电源的通、断，当所述FPGA处理模块收到开始测试命令时，电源模块给被测芯片供电，当所述FPGA处理模块收到测试结束命令时，控制电源模块断开给被测芯片供电，同时所述A/D监测模块实行对被测芯片进行电流监测，如果检测到电流异常，电源模块及时切断被测芯片的电源，达到保护被测芯片中的芯片的目的。

具体为，通过所述电源模块供给被测芯片CMPAC的电源经过所述电源控制模块中的电流监测芯片之后，电源模块再给被测芯片CMPAC模块供电，当所述FPGA处理模块收到开始测试命令时，电源模块给被测芯片CMPAC通电，当所述FPGA处理模块收到测试结束命令时，电源模块断开给被测芯片CMPAC供电。同时A/D监测模块中的AD转换芯片对被测芯片CMPAC进行电流监测，如果出现电流异常，电源模块将及时切断对被测芯片CMPAC的电源，达到保护被测芯片的目的。其中所述电流监测芯片具体型号为MAX471CSA；所述AD转换芯片具体型号为AD7476ATZ。

通过所述电源模块供给被测芯片BUSOC的电源经过所述电源控制模块中的电流监测芯片之后，电源模块再给被测芯片BUSOC模块供电，当所述FPGA处理模块收到开始测试命令时，控制电源模块给被测芯片BUSOC共电，当所述FPGA处理模块收到测试结束命令时，控制电源模块断开给被测芯片BUSOC供电。同时A/D监测模块的AD转换芯片对该被测芯片BUSOC进行电流监测，如果出现电流异常，电源模块将及时切断该被测BUSOC部分的电源，达到保护被测芯片BUSOC的目的。

所述GPIO测试电路：包括GPIO测试电路A和GPIO测试电路B，用于检测被测芯片的信号控制；所述与被测芯片CMPAC连接的GPIO测试电路A有1组16位的GPIO接口，包括16个管脚；其中2个管脚与PROM的位宽启动管脚复用，且该2个管脚分别与所述FPGA处理模块的上的2个管脚相连，而GPIO测试电路A所包括的其他14个管脚互联测试；被测芯片BUSOC的GPIO测试电路B的GPIO管脚高八位与低八位互连测试。

所述外部中断测试电路：包括外部中断测试电路A和外部中断测试电路B；被测芯片CMPAC的外部中断测试电路B包括6路外部可屏蔽中断电路和1路外部不可屏蔽中断电路，6路外部可屏蔽中断电路控制信号与所述FPGA处理模块的中断控制A管脚连接，外部不可屏蔽中断电路控制信号与所述FPGA处理模块的中断控制B管脚连接，所述FPGA处理模块的I/O接口模拟中断触发信号触发中断机制对被测芯片CMPAC的中断功能进行测试，测试结果上传到上位PC机显示。被测芯片BUSOC的外部中断测试电路A设置7路外部可屏蔽中断电路、1路外部不可屏蔽中断电路，其中7路外部可屏蔽中断电路控制信号与所述FPGA处理模块的中断控制C管脚连接，外部不可屏蔽中断电路控制信号与所述FPGA处理模块的中断控制D管脚连接，所述FPGA处理模块的I/O接口模拟中断触发信号触发中断机制对中断功能进行测试，测试结果上传到上位PC机显示。

所述计数器测试电路：被测芯片BUSOC的12路计数器与所述FPGA处理模块的PWM输出引脚连接形成所述计数器测试电路，用所述FPGA处理模块的PWM模块分别产生一定频率和一定数量的PWM脉冲，测试计数器的计数是否正确。

所述1553B测试电路：用于被测芯片BUSOC的1533B接口测试；被测芯片BUSOC的1553B接口与所述FPGA处理模块的1553B接口互连，通过所述FPGA处理模块的1553B总线与BUSOC的1553B总线之间的通信进行1553B的功能测试。

所述倍频测试电路：包括倍频测试电路A和倍频测试电路B；与所述被测芯片CMPAC连接的倍频测试电路B的倍频控制信号线管脚与所述FPGA处理模块的管脚相连接，通过所述FPGA处理模块模块来控制被测芯片CMPAC的倍频信号，测试结果通过上位PC机显示；与所述被测芯片BUSOC连接的倍频测试电路A的倍频控制信号线管脚与所述FPGA处理模块的控制信号管脚相连接，通过所述FPGA处理模块来控制被测芯片BUSOC的倍频信号，测试结果通过上位PC机显示。

所述A/D测试电路：被测芯片BUSOC包括四路A/D电路测试电路，每路AD电路接口都连接一个DA芯片TLV5613IPW，通过所述FPGA处理模块往各个A/D测试电路的DA芯片写入数据，让DA芯片产生相对应的电压信号，比较每个AD电路采集的数据和往每个DA芯片写入的数据是否相等来判断被测芯片BUSOC的A/D功能是否正常。

所述UART测试电路：与所述被测芯片BUSOC设置连接的UART测试电路A有2路串口电路UART1电路、UART2电路；与所述被测芯片CMPAC连接的UART测试电路B设置有2路串口电路UART3电路、UART4电路；其中UART1电路、UART2电路是普通串口电路，UART3电路和UART4电路是带FIFO的16550串口电路；UART1电路与UART2电路互连测试形成UART测试电路A；UART3电路与所述FPGA处理模块的UATR0电路互连通信；UART4电路自环测试。

所述IO测试电路：包括IO测试电路A和IO测试电路B；所述被测芯片BUSOC通过所述IO测试电路A与SRAM存储模块C连接；所述被测芯片CMPAC通过所述IO测试电路B与SRAM存储模块E连接；所述IO测试电路A、B通过所述FPGA处理模块控制地址线A0和A1的导通，以及配置MCFG来选择IO空间的位宽，来读写8、16、32三种位宽的IO空间。

所述FLASH存储器测试电路：包括FLASH测试电路A和FLASH测试电路B；被测芯片CMPAC包含8、16、32三种位宽的FLASH存储器C，通过控制FLASH存储器C的片选信号来选择不同位宽的FLASH存储器C，每种位宽的FLASH存储器C里都设置相应的测试程序，测试程序能够正常工作，则表明该种位宽的FLASH存储器测试通过。被测芯片BUSOC测试部分包含8、16、32三种位宽的FLASH存储器B，通过所述控制FLASH存储器B的片选信号来选择不同位宽的FLASH存储器B，每种位宽的FLASH存储器B里都设置相应的测试程序，测试程序能够正常工作，则表明该种位宽的FLASH存储器B测试通过。

所述SRAM存储模块测试电路：包括SRAM存储模块测试电路A和SRAM存储模块测试电路B；被测芯片CMPAC外挂2MBetys的SRAM存储模块D，通过所述FPGA处理模块控制地址线A0和A1的导通，以及配置MCFG来选择SRAM存储模块D空间的位宽，来运行8、16、32三种位宽的程序，测试系统的被测芯片模块能够正常工作，则表明SRAM存储模块D测试通过。被测芯片BUSOC外挂2MBetys的SRAM存储模块B，通过所述FPGA处理模块控制地址线A0和A1的导通，以及配置MCFG来选择SRAM存储模块B空间的位宽，来运行8、16、32三种位宽的程序，测试系统的被测芯片BUSOC能够正常工作，则表明SRAM存储模块B测试通过。

所述SPI测试电路：被测芯片CMPAC的SPI接口外接一片具有SPI接口的EEPROM模块，通过被测芯片CMPAC读取EEPROM模块里的数据来测试SPI接口。

所述MODBUS测试电路：被测芯片CMPAC有两路MODBUS电路，包括MODBUS1电路和MODBUS2电路，MODBUS1电路和MODBUS2电路互连测试。

所述DI/DO测试电路：被测芯片CMPAC的DO电路与DI电路互联测试。

所述HSC测试电路与PWM/PTO测试电路与所述被测芯片CMPAC连接的PWM/PTO测试电路与HSC测试电路互连测试，所述PWM/PTO测试电路的PTO电路产生固定的脉冲信号，HSC计数测试。

所述VBUS测试电路：被测芯片CMPAC的VBUS总线与所述FPGA处理模块相连形成所述VBUS测试电路，所述FPGA处理模块内部设计了2K的内存空间，被测芯片CMPAC的VBUS总线通过读写2K的内存空间，来测试VBUS是否正常。

由以上技术方案可知，本实用新型提供一种SOC芯片测试与验证系统，通过所述FPGA处理模块、电源模块、SRAM存储模块A、FLASH存储器A、测试电路、扩展测试模块和A/D监测模块于一体，对PLC专用控制SOC芯片“CMPAC”和总线型SOC芯片“BUSOC”两种芯片进行批量测试，测试CMPAC芯片和BUSOC芯片所有功能是否正常，同时需要预留部分测试点以供查看信号时序是否正确，提高芯片的生产效率、保证了芯片产品的质量。

以上实施例仅为充分公开而非限制本实用新型，凡基于本实用新型的创作主旨、未经创造性劳动的等效技术特征的替换，应当视为本申请揭露的范围。

Claims (10)

1.一种SOC芯片测试与验证系统，其特征在于，包括：FPGA处理模块、电源模块、SRAM存储模块A、FLASH存储器A、测试电路、扩展测试模块、A/D监测模块；所述FPGA处理模块与电源模块、测试电路、扩展测试模块、SRAM存储模块A、FLASH存储器A连接；所述电源模块与所述FPGA处理模块、测试电路、扩展测试模块连接；所述A/D监测模块与所述FPGA处理模块、扩展测试模块、被测芯片连接。

2.根据权利要求1所述的SOC芯片测试与验证系统，其特征在于，所述FPGA处理模块，包括CPU、RS232接口、I/O接口、PWM模块、1553B接口；所述CPU与RS232接口、I/O接口、PWM模块、1553B接口连接。

3.根据权利要求1所述的SOC芯片测试与验证系统，其特征在于，所述电源模块，包括电流监测芯片、电源控制模块和隔离电源模块；所述电流监测芯片与所述电源控制模块、隔离电源模块连接；所述电源控制模块用于控制电源的通、断。

4.根据权利要求1所述的SOC芯片测试与验证系统，其特征在于，所述测试电路包测试电路A、测试电路B；所述测试电路A与被测芯片A连接；所述测试电路B与被测芯片B连接。

5.根据权利要求4所述的SOC芯片测试与验证系统，其特征在于，所述测试电路A包括外部中断测试电路A、计数器测试电路、1533B测试电路、DSU测试电路A、倍频测试电路A、GPIO测试电路A、SRAM测试电路A、FLASH测试电路A、IO测试电路A、A/D测试电路、16550测试电路和定时器测试电路；所述FPGA处理模块通过外部中断测试电路A、计数器测试电路、1533B测试电路、DSU测试电路A、倍频测试电路A、SRAM测试电路A、FLASH测试电路A、IO测试电路A、A/D测试电路、UART测试电路A、16550测试电路、定时器测试电路与所述被测芯片A连接；所述GPIO测试电路A、UART测试电路A的两个连接端都与所述被测芯片A连接。

6.根据权利要求5所述的SOC芯片测试与验证系统，其特征在于，所述测试电路A还包括SRAM存储模块B、SRAM存储模块C、FLASH存储器B；所述SRAM存储模块C通过所述IO测试电路与所述被测芯片A连接；所述FLASH存储器B通过所述FLASH测试电路A与所述被测芯片A连接；所述SRAM存储模块B通过所述SRAM测试电路A与所述被测芯片A连接。

7.根据权利要求4所述的SOC芯片测试与验证系统，其特征在于，所述测试电路B包括外部中断测试电路B、DSU测试电路B、倍频测试电路B、GPIO测试电路B、SRAM测试电路B、FLASH测试电路B、IO测试电路B、UART测试电路B、VBUS测试电路、HSC测试电路、DI/DO测试电路、MODBUS测试电路、SPI测试电路、16550测试电路B、PWM/PTO测试电路；所述FPGA处理模块通过外部中断测试电路B、DSU测试电路B、倍频测试电路B、VBUS测试电路、16550测试电路B与所述被测芯片B连接；所述GPIO测试电路B、UART测试电路B、HSC测试电路、DI/DO测试电路、MODBUS测试电路、PWM/PTO测试电路的两个连接端都与所述被测芯片B连接。

8.根据权利要求7所述的SOC芯片测试与验证系统，其特征在于，所述测试电路B还包括SRAM存储模块D、SRAM存储模块D、FLASH存储器C、EEPROM模块；所述SRAM存储模块D通过所述SRAM测试电路B与所述被测芯片B连接；所述FLASH存储器C通过所述FLASH测试电路B与所述被测芯片B连接；所述SRAM存储模块E通过所述IO测试电路B与所述被测芯片B连接；所述EEPROM模块通过SPI测试电路与所述被测芯片B连接。

9.根据权利要求5或7所述的SOC芯片测试与验证系统，其特征在于，所述测试电路还包括串并转换模块、三八译码器；所述GPIO测试电路A和GPIO测试电路B上都设置有所述串并转换模块；所述FLASH测试电路A和FLASH测试电路B上都设置有所述三八译码器。

10.根据权利要求5或7所述的SOC芯片测试与验证系统，其特征在于，所述A/D监测模块包括AD转换芯片，所述AD转换芯片与所述FPGA处理模块、扩展测试模块、测试电路、被测芯片A和被测芯片B连接。