CN101793565A

CN101793565A - 高精度多路温度测量方法及高精度多路温度测量装置

Info

Publication number: CN101793565A
Application number: CN201010138605.9A
Authority: CN
Inventors: 杨秀增
Original assignee: Guangxi Normal University for Nationalities
Current assignee: Guangxi Normal University for Nationalities
Priority date: 2010-04-02
Filing date: 2010-04-02
Publication date: 2010-08-04

Abstract

本发明公开了一种高精度多路温度测量方法和一种高精度多路温度测量装置，该装置包括有基于NiosII的最小系统，基于NiosII的最小系统的外围器件，温度传感器组及其温度传感器控制器组；温度传感器控制器组和基于NiosII的最小系统在同一FPGA实现，并与该基于NiosII的最小系统中的Avalon总线相连。温度传感器控制器组将测得的温度值送到该Avalon总线上，NiosII处理器按顺序读取和用LCD显示所测得的温度，并按设定的数据帧格式，对温度数据进行打包，然后通过USB口发送到上位PC机。本高精度多路温度测量装置，可对多路温度进行测量，具有测量精度高、集成度高、抗干扰能力强、可靠性高和成本低等优点，尤其适用于电力、化工、石油、热处理、印染和食品等领域的多路温度测量中。

Description

高精度多路温度测量方法及高精度多路温度测量装置

技术领域

本发明涉及温度测量领域，更具体地说是涉及一种高精度多路温度测量方法及一种高精度多路温度测量装置。

背景技术

温度是生产过程和科学试验中普遍且重要的物理参数，是优质、高产、低耗和安全生产的主要条件，而多路温度测量系统，因能同时测量多路温度值，在电力、化工、石油、热处理、塑料、橡胶、印染和食品等领域中得到广泛地应用，比如，应用于CSR主环的磁铁系统的多路温度测量系统高达64路。然而，目前的多路温度测量系统，一般采用的是单片机控制技术，而单片机的I/O口数量极其有限，当测量的路数增多时，会导致系统设计复杂，而且，可靠性降低。

发明内容

本发明的目的，即在于提供一种能解决上述不足的高精度多路温度测量方法及高精度多路温度测量装置。

为了较好地解决上述问题，本发明高精度多路温度测量采用了FPGA技术与IP核重用的技术：

一、本发明高精度多路温度测量方法，包括以下步骤：

1)利用现场可编程逻辑门列阵FPGA，建立一个基于Nios II的最小系统；该基于Nios II的最小系统包括有Avalon总线，以及，与该Avalon总线相连的Nios II处理器和多个外围器件接口控制器；所述外围器件接口控制器包括有JTAG控制器、SDRAM控制器、LCD控制器、UART控制器和EPCS控制器；

2)在和上述基于Nios II的最小系统同一个FPGA上，通过例化自定义的温度传感器控制IP核，建立多个包括有寄存器、任务逻辑单元和Avalon总线接口的温度传感器控制器；该各个温度传感器控制器的一端与所述基于Nios II的最小系统中的Avalon总线相连，另一端与相应的温度传感器相连；

3)各温度传感器检测并取得相应监控点的温度；

4)在所述温度传感器控制器组的控制下，所述各温度传感器把测得的温度数据送到所述基于Nios II的最小系统的Avalon总线上；

5)Nios II处理器按预定顺序读取温度值，并把读到的温度值显示在液晶显示屏上；

6)当读完所有的温度值后，Nios II处理器按设定的数据帧格式，对测量到的温度值进行打包处理，再通过USB接口把数据包发送到上位PC机。

所述基于Nios II的最小系统，可利用Altera公司的Quartus软件来设计。

二、本发明高精度多路温度测量装置，

包括有：基于Nios II的最小系统，基于Nios II的最小系统的外围器件，由多个高精度温度传感器所组成的温度传感器组，以及，由多个与对应温度传感器相连的传感器控制器所组成的温度传感器控制器组；

所述基于Nios II的最小系统，包括有Avalon总线，以及，与Avalon总线相连的Nios II处理器和多个外围器件接口控制器；所述外围器件接口控制器包括有JTAG控制器、SDRAM控制器、LCD控制器、UART控制器和EPCS控制器。具体可利用Altera公司的Quartus软件中的SOPC Build开发工具中所提供的免费IP核来设计实现。

所述温度传感器控制器组，和所述基于Nios II的最小系统在同一个FPGA实现；其各温度传感器控制器都与所述基于Nios II的最小系统中的Avalon总线相连。

所述基于Nios II的最小系统的外围器件，包括有SDRAM存储器、EPCS串行存贮器、LCD显示单元、USB接口单元；各外围器件通过所述FPGA的I/O口，与相应的外围器件接口控制器相连，并通过对应的外围器件接口控制器，经Avalon总线与Nios处理器进行数据交换。

所述EPCS串行存贮器，用于存贮FPGA的配置文件，可采用EPCS4。

所述温度传感器控制器是用户自定义逻辑器件，由寄存器、任务逻辑单元和Avalon总线接口组成，通过例化自定义的温度传感器控制IP核来实现。可利用Altera公司的Quartus II软件(包含SOPC Build)FPGA开发工具来实现。

所述的FPGA可选用Altera公司的Cyclone系列的EP1C6Q2040C8芯片。

所述USB接口单元，可采用USB-UART桥集成芯片CP2101，通过所述FPGA的I/O口与所述UART控制器相连。作用：把UART的数据流转换成USB数据流，实现USB通信，把测量获得的温度数据传送到上位机。

所述各温度传感器，可采用高精度全数字化温度传感器DS18B20；各DS18B20的数据线引脚与FPGA的一个I/O口相连。

相对现有的多路温度测量系统，本发明具有如下明显的优点：

(1)温度测量精度高。现有多路温度测量系统，一般采用8位CPU作为中央控制器，内部采用8位运算器，其运算时的舍入误差较大，而本发明温度测量采用32位Nios II软核CPU作中央控制器，其运算时的舍入误差明显小于8位的运算器，从而保证了温度测量的高精度。

(2)集成度高。本发明采用功能强大、设计灵活的高密度的FPGA芯片，可以把超过100个的DS18B20控制器集成在FPGA中，设计成超过100路的温度测量装置，轻松地实现超过100路的温度测量。

(3)抗干扰能力强。本发明采用了全数字设计技术，除了FPGA采用全数字芯片之外，温度传感器也采用全数字化的DS18B20，从而使得本发明具有较好的抗干扰能力。

(4)可靠性高。目前的多路温度测量系统，一般采用单片机控制技术。为了解决单片机I/O口数量不够用的问题，通常采用分时复用I/O口的方法来实现多路温度采集。这就造成：当测量的路数增多时，控制时序复杂，编写控制程序变得困难，会降低系统可靠性。而本发明采用IP核重用技术，通过重用自行设计温度传感器控制IP核来设计多路温度测量系统，并且，每一个温度传感器只对应着FPGA器件的一个I/O口，编写控制程序相当简单，有利于提高系统的可靠性。

(5)研发周期短和设计成本低廉。本发明采用IP核重用技术进行设计，即是通过重用自行设计温度传感器控制IP核来设计多路温度测量系统，因此会大幅度地提高设计效率，有利于缩短研发周期和降低设计成本。

附图说明

图1是本发明高精度多路温度测量装置的一个实施例的硬件系统组成原理示意图。

图2是本发明高精度多路温度测量装置的一个实施例的温度传感器控制IP核设计流程图。

图3是本发明高精度多路温度测量装置的一个实施例的温度传感器控制IP核模块的顶层封装图。

图4是本发明高精度多路温度测量装置的一个实施例的温度传感器控制器的SOPC硬件系统图。

图5是本发明高精度多路温度测量装置的一个实施例的下位机主程序的算法流程图。

具体实施方式

以下结合附图及实施例对本发明高精度多路温度测量装置及高精度多路温度测量方法作进一步地说明。

1、硬件系统组成

图1为本发明高精度多路温度测量装置的一个实施例的硬件系统组成原理示意图，由基于Nios II的最小系统3，基于Nios II的最小系统的外围器件4，由多个高精度温度传感器组成的温度传感器组1，以及，由多个与对应温度传感器相连的传感器控制器所组成的温度传感器控制器组2组成。

如图，所述基于Nios II的最小系统3，包括有Avalon总线，以及，与Avalon总线连接的Nios II处理器和多个外围器件接口控制器；所述外围器件接口控制器包括有JTAG控制器、SDRAM控制器、LCD控制器、UART控制器和EPCS控制器。具体可利用Altera公司的QuartusII软件中的SOPC Build开发工具中所提供的免费IP核来设计实现。

所述温度传感器控制器组2，和所述基于Nios II的最小系统3在同一个FPGA实现，并与所述的基于Nios II的最小系统3中的Avalon总线相连。

所述基于Nios II的最小系统的外围器件4，包括有SDRAM存储器、EPCS串行存贮器、LCD显示单元、USB接口单元；各外围器件通过FPGA的I/O口，与相应的外围器件接口控制器相连，并通过对应的外围器件接口控制器，经Avalon总线与Nios处理器进行数据交换。

具体地，Nios II处理器是32位嵌入式处理器；Avalon数据总线是内部数据总线，把FPGA内部的所有的外围器件的控制器连在一起；UART控制器是串行通信控制器；EPCS控制器及其配置EPCS4芯片，是串行的电可擦除的存储系统，主要用于存储FPGA配置文件与NiosII软核CPU执行程序代码；SDRAM控制器起控制SDRAM芯片的作用，保证Nios II处理器能顺利地对SDRAM芯片进行读写操作；LCD控制器与外围液晶显示屏，构成字符显示设备，用于显示温度值；JTAG控制器与上位PC机相连，用于整机调试。USB接口单元把采集到的温度值，以数据包的形式，发送到上位机，以便进行数据分析处理和存储。

所述的FPGA可选用Altera公司的Cyclone系列的EP1C6Q2040C8芯片。

所述SDRAM，可采用三星公司的K4S641632H存贮芯片。

所述USB接口单元，可采用USB-UART桥集成芯片CP2101，通过所述FPGA的I/O口与所述UART控制器相连。作用：把UART的数据流转换成USB数据流，实现USB通信，把测量获得的温度数据传送到上位机，。

所述各温度传感器，可采用由DALLAS公司生产的高精度全数字化温度传感器DS18B20，其温度测量范围，为-50至125℃，最高分辨率能达0.0625℃；各DS18B20的数据线引脚与FPGA的一个I/O口相连。

所述温度传感器控制器是用户自定义逻辑器件，由寄存器、任务逻辑单元和Avalon总线接口组成，通过例化自定义的DS18B20控制IP核来实现。例如，可利用Altera公司的QuartusII软件(包含SOPC Build)FPGA开发工具来实现。

2、DS18B20通用控制IP核

为了降低系统的设计复杂程度和提高系统的设计效率，本发明采用了IP重用技术，图2是用硬件描述语言实现DS18B20控制IP核的设计流程图，本IP核采用同步设计思路，对系统时钟CLK的上升沿有效，首先判定系统时钟CLK是否为上升沿，如果不是上升沿，则返回等待，如果是上升沿，则判定片选和写信号是否均为高电平，如果均为高电平，则Nios II写入数据，然后返回，如果不均为高电平，则再判定片选和读信号是否均为高电平，如果均是，则Nios II读出数据，然后返回，如果不是，返回。

图3为DS18B20控制IP核模块的顶层封装图，各个引脚的功能如表1所示：

表1 DS18B20控制IP核模块引脚

利用SOPC Builder开发工具，将此IP核例化成多路DS18B20控制器的Verilog HDL代码如下：

module 18b20_IP_Core( // inputs：

address，

chipselect，

clk，

reset，

read，

write，

writedata，

//outputs：

out_port，

readdata)；

inout out_port； //数据双向口

output reg readdata； //数据输出口

input address； //地址

input chipselect；//片选控制信号

input clk； //时钟

input reset； //复位，高电平有效

input write； //写操作控制信号

input read； //读操作控制信号

input writedata； //数据输入口

reg mreg； //定义中间寄存器

always@(posedge clk or negedge reset)

begin

if(reset)

mreg＝0；

else if(chipselect && write)

mreg＝writedata； //完成写操作

else if(chipselect && read)

begin

mreg＝1’bz； //释放数据线

readdata＝out_port； //完成读操作

end

assign out_port＝mreg；

endmodule

3、基于Nios II的最小系统的设计和DS18B20控制IP核添加

基于Nios II的最小系统可采用QuartusII7.0软件来设计，打开QuartusII中的SOPCBuilder开发工具开发，利用SOPC Builder中的免费的IP核来设计这个最小系统。SOPCBuilder是一个功能强大的SOPC开发工具，使开发者在FPGA中定义基于Nios II的系统所花的时间比用传统的手工的设计方法所发的时间少得多。除此之外，SOPC Builder还提供三种不同的Nios II处理核(经济型Nios II、标准型Nios II和快速型Nios II)来满足用户要求。

完成最小系统的设计之后，SOPC Buidler还允许设计者把自定义的IP核，添加到SOPCBuidler的IP库中，丰富其IP核的内容。以下举例说明本IP核的添加步骤：

(1)打开Quartus II 7.0中的SOPC Builder，点击create new component菜单，启动元器件编辑器(component Editor)。在弹出元器件编辑器对话框中，点击HDL File标签，把上述IP模块添加至元器件编辑器中来；

(2)元器件编辑器对此模块自动分析，并把模块I/O端口列入signals标签中；

(3)点击signals标签，指定模块I/O端口的信号类型：指定clk和reset为global_singals接口信号类型；指定address，chipselect，read，readdata，write，writedata为avalon-slave接口中相对应的信号类型；指定out_port为export信号类型。然后，点击interfaces标签，对接口进行时序设置。

(4)在本设计的时序(avalon-slave timing)设置中，把Sutup和Hold均设为“0”，ReadWait和WriteWaite均设为“3”，最后，保存并退出元器件编辑器，完成了自定义IP核添加工作。

完成IP的添加工作之后，可以利用SOPC Builder开发工具，把刚添置的DS18B20控制IP核例化到本最小系统中。图4为本实施例装置的添加DS18B20控制器的SOPC硬件系统图。从图可看出，最后三个模块，就是通过例化上述IP核实现的，模块的数目由温度测量系统的路数决定。

4、基于Nios II软件设计

软件设计分为上位机基于PC机编程和下位机基于Nios II编程两大部分。上位机PC编程采用面向对象的可视化编程开发工具Delphi 7.0来完成，其主要任务是，编写一个用于实现显示温度的人机交互界面和编写一个通过虚拟COM口读取下位机送来的温度数据包。下位机的编程是在Altera公司提供的基于Nios II的软件集成开发环境(Nios II 7.0 IDE)中完成，除了完成读取温度传感器的温度任务之外，还要把读到的数据按一定的通信数据帧，对数据进行打包处理，并通过UART口发送到上位机。

图5为本发明高精度多路温度测量装置的一个实施例的下位机主程序的算法流程图。首先选择温度传感器，并对被选中的温度传感器进行初始化，如初始化成功，返回一个低电平，并读取数度数据，如初始化失败，则返回一个高电平，表明温度传感器失效，并打上错标记。最后判断所有的路数是否都读完，如果没有读完，返回，并读下一个温度传感器的值，否则按通信数据帧结构对所有的温度值进行打包，并通过AURT口发送到上位机。

5、通过上述分析可知，本发明高精度多路温度测量装置的工作流程为：

1)各温度传感器检测并取得相应监控点的温度；

2)在所述温度传感器控制器组的控制下，所述各温度传感器把测量到的温度送到所述基于Nios II的最小系统的Avalon总线上；

3)Nios II处理器按预定顺序读取温度值，并把读到的温度值显示在液晶显示屏上；

4)当读完所有的温度值后，Nios II处理器按一定的数据帧格式，对测量到的温度值进行打包处理，并通过USB接口把数据包发送到上位PC机。

6、样机测试

为了评估本发明高精度多路温度测量装置的性能，本发明人对该系统进行了测试。在测试的过程中，选择保温瓶内的密闭空气作为测试对象，把装置中的任意两路温度传感器放入保温瓶内，盖好保温瓶的软塞子，等待一定时间之后，再以1次/5秒的速度对其进行测量。表2列出了测试结果值。封闭于保温瓶内的空气，由于与外界隔热较好，其温度在一定的时间内不会有较明显的变化，测量出来的温度应当是不变的。表2中16次的测量结果充分验证了这一结论，充分说明本系统具有较高的稳定性和测量精度。

表2 某两路温度测量结果

Claims

1.高精度多路温度测量方法，其特征在于，包括以下步骤：

1)利用现场可编程逻辑门列阵FPGA，建立一个基于Nios II的最小系统；

该基于Nios II的最小系统包括有Avalon总线，以及，与该Avalon总线相连的Nios II处理器和多个外围器件接口控制器；所述外围器件接口控制器包括有JTAG控制器、SDRAM控制器、LCD控制器、UART控制器和EPCS控制器；

3)各温度传感器检测取得相应温度监控点的温度数据；

2.根据权利要求1所述的高精度多路温度测量方法，其特征在于：所述温度传感器采用的是全数字化温度传感器DS18B20。

3.根据权利要求1所述的高精度多路温度测量方法，其特征在于：所述FPGA为Altera公司的Cyclone系列的EP1C6Q2040C8芯片。

4.根据权利要求1至3之一所述的高精度多路温度测量方法，其特征在于：所述基于Nios II的最小系统，利用Altera公司的Quartus软件来设计。

5.高精度多路温度测量装置，包括有由多个高精度温度传感器组成的温度传感器组(1)，其特征在于：还包括有基于Nios II的最小系统(3)，基于Nios II的最小系统的外围器件(4)，以及，由多个与对应温度传感器相连的传感器控制器所组成的温度传感器控制器组(2)；

所述基于Nios II的最小系统(3)包括有Avalon总线，以及，与Avalon总线相连的Nios II处理器和多个外围器件接口控制器；所述外围器件接口控制器包括有JTAG控制器、SDRAM控制器、LCD控制器、UART控制器和EPCS控制器；

所述温度传感器控制器组，和所述基于Nios II的最小系统在同一个FPGA实现；其各温度传感器控制器都与所述基于Nios II的最小系统中的Avalon总线相连；

6.根据权利要求5所述的高精度多路温度测量装置，其特征在于：所述温度传感器控制器是用户自定义逻辑器件，由寄存器、任务逻辑单元和Avalon总线接口组成，通过例化自定义的温度传感器控制IP核实现。

7.根据权利要求5或6所述的高精度多路温度测量装置，其特征在于：所述FPGA为Altera公司的Cyclone系列的EP1C6Q2040C8芯片。

8.根据权利要求5或6所述的高精度多路温度测量装置，其特征在于：所述USB接口单元，采用USB-UART桥集成芯片CP2101，通过所述FPGA的I/O口与所述UART控制器相连。

9.根据权利要求5或6所述的高精度多路温度测量装置，其特征在于：所述温度传感器，采用全数字化温度传感器DS18B20；各DS18B20的数据线引脚与所述FPGA的一个I/O口相连。