CN104133174A - 一种基于SignaltapⅡ的FPGA开发板测试方法 - Google Patents
一种基于SignaltapⅡ的FPGA开发板测试方法 Download PDFInfo
- Publication number
- CN104133174A CN104133174A CN201410404664.4A CN201410404664A CN104133174A CN 104133174 A CN104133174 A CN 104133174A CN 201410404664 A CN201410404664 A CN 201410404664A CN 104133174 A CN104133174 A CN 104133174A
- Authority
- CN
- China
- Prior art keywords
- waveform
- development board
- fpga
- signaltap
- fpga development
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于SignaltapⅡ的FPGA开发板测试方法，其中所述FPGA开发板包括FPGA芯片，测试步骤如下：(S10)设置一波形初始化文件；(S20)通过FPGA芯片调用IP核生成一个ROM，并将该波形初始化文件存放于该ROM中；(S30)对该ROM的端口进行例化，使之与FPGA芯片的相应信号绑定；(S40)通过Signaltap Ⅱ获取FPGA芯片内信号，显示波形并获得测试结果。本发明构思巧妙，通过简单的设置和操作就能利用Signaltap Ⅱ完成对FPGA开发板的管脚是否接触良好进行检测，不仅检测结果准确，而且相比传统检测方法能够大大减少硬件资源的消耗，并且检测速度快，能够大大缩短检测周期。
Description
技术领域
本发明涉及FPGA测试技术领域，具体地讲，是涉及一种基于Signaltap Ⅱ的FPGA开发板测试方法。
背景技术
FPGA(Field－Programmable Gate Array，即现场可编程门阵列)器件已经成为当今世界上最富有吸引力的半导体器件，在现代电子系统设计中扮演这越来越重要的角色。
FPGA开发板能为初学者提供良好的学习平台，并能够使初学者迅速了解和掌握FPGA的相关开发技术。在FPGA开发板中，存在着管脚密集、间距小和容易氧化等问题，从而导致焊接不良或接触不良等现象，会影响整个FPGA开发板的功能。
传统的FPGA开发板测试方法通常采用外接嵌入式逻辑分析仪进行测试分析，但是传统的专业外部逻辑分析仪因价格昂贵和测试复杂逐步退出历史舞台。与此同时，在业界内也涌现了大量的硬件测试手段，比如通过外接串口、LED或数码管测试板等，采用这些传统的硬件测试手段因其测试电路复杂让工程师们筋疲力尽，同时也消耗了巨大的成本。
Signaltap II是一种FPGA在线片内信号分析工具，它具有干扰小、升级快和使用简单等优点。通过正确的使用它可以自由、方便的实时读取FPGA的内部信号并观察系统设计的内部信号波形，为用户查找设计缺陷提供了便利。
Quartus II是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
发明内容
为了解决上述现有技术的问题，本发明提供一种能够快速、方便、直观且精准地检测出FPGA开发板焊接不良或接触不良等缺陷的基于Signaltap Ⅱ的FPGA开发板测试方法，达到既提高FPGA开发板测试速度，又节省硬件资源消耗的目的。
为了实现上述目的，本发明采用的技术方案如下：
一种基于Signaltap Ⅱ的FPGA开发板测试方法，其中所述FPGA开发板包括FPGA芯片，测试步骤如下：
(S10)设置一波形初始化文件；
(S20)通过FPGA芯片调用IP核生成一个ROM，并将该波形初始化文件存放于该ROM中；
(S30)对该ROM的端口进行例化，使之与FPGA芯片的相应信号绑定；
(S40)通过Signaltap Ⅱ获取FPGA芯片内信号，显示波形并获得测试结果。
具体来讲，所述步骤(S40)中的测试结果为，若显示的波形与波形初始化文件设置的波形一致，则说明FPGA开发板正常，反之则说明FPGA开发板存在缺陷。这种缺陷即是FPGA开发板焊接不良或接触不良等缺陷。所谓IP核(Intellectual Property core)是指将一些在数字电路中常用但比较复杂的功能块设计成参数可修改的模块，让其他用户可以直接调用这些模块实现相应功能。所谓ROM是只读内存(Read-Only Memory)的简称，是一种只能读出事先所存数据的存储器。所谓端口例化，是将一个模块在另一个模块中引用，从而建立起桥接的关系。
进一步地，所述步骤(S10)中设置波形初始化文件的步骤包括：
(S11)选定一种波形；
(S12)对选定的波形进行全局参数设定；
(S13)将设定好的波形保存为波形初始化文件。
为了便于不同的分析测试需求，所述步骤(S11)中，供选择的波形包括正弦波、方波、三角波、锯齿波。
为了便于波形图像的数据化准确，所述步骤(S12)中，所述波形的全局参数包括数据长度、数据位宽、数据格式、数据采样频率。
为了满足波形文件数据传输的匹配性，所述步骤(S13)中，所述波形初始化文件保存为mif格式文件。
为了节省PFGA调用的硬件资源，所述步骤(S20)中，生成的ROM的数据长度和数据位宽与设定的波形的全局参数匹配。
为了更准确地获取ROM中的信息，所述步骤(S30)中通过例化绑定的信号包括ROM的端口的地址信号、时钟信号和输出信号，从而实现对ROM的具体操作。
为了便于在线获得FPGA的信号，所述步骤(S40)中还通过Signaltap Ⅱ对要观察的波形信号和时钟信号进行适应性设置。
与现有技术相比，本发明具有以下有益效果：
(1)本发明构思巧妙，通过简单的设置和操作就能利用Signaltap Ⅱ完成对FPGA开发板的管脚是否接触良好进行检测，不仅检测结果准确，而且相比传统检测方法能够大大减少硬件资源的消耗，并且检测速度快，能够大大缩短检测周期。
(2)本发明先是人为地在FPGA芯片内部预设一波形文件，再通过对FPGA芯片的操作处理该波形文件，最后通过Signaltap Ⅱ抓取FPGA芯片内部信号，由于此时FPGA内部只会对该波形文件进行处理，那么抓取到的信号也是其对该波形文件处理的信号，通过简单对比便可了解所抓取的信号是否正常，从而验证FPGA芯片管脚的焊接是否良好，由此实现PFGA开发板缺陷的检测。
(3)本发明中通过波形设置软件编辑处理预设的波形初始化文件，能够大大提高初始化文件的处理效率，从而提高检测速度，缩短检测周期。
(4)本发明可以利用Quartus II将各步骤整合为一工程，在测时只需将待检FPGA开发板直接接入并调用执行该工程即可获知结果，无需现场再对待检FPGA开发板做过多处理，极其简便，实用性极强，非常适合推广应用。
附图说明
图1为本发明的流程图。
图2为本发明-实施例中利用Signaltap Ⅱ获取的波形信号示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明，本发明的实施方式包括但不限于下列实施例。
实施例
该基于Signaltap Ⅱ的FPGA开发板测试方法，主要用于对FPGA开发板的管脚是否接触良好进行检测，其中，FPGA开发板包括FPGA芯片。使用该方法可以直接通过计算机实现对FPGA开发板的检测，极大地减少了传统方法中硬件资源的消耗，不仅能够大大缩短检测周期，而且检测准确度高。
具体来讲，如图1所示，该方法的测试步骤如下：
(S10)设置一波形初始化文件；对于该初始化文件的设置，可以通过波形软件设置生成，也可以由操作人员人工编程生成；本实施例选用Guagle wave软件生成波形初始化文件，具体如下；
(S11)先预设确定一种波形，可根据不同的测试需求选择正弦波、方波、三角波、锯齿波或其他，本实施例预设为正弦波；
(S12)对该正弦波进行全局参数设定，包括数据长度、数据位宽、数据格式、数据采样频率，本实施例中设定为数据长度256words、数据位宽8bits、数据格式为16进制和数据采样频率为1000Hz；
(S13)将该设定好参数的正弦波保存为格式为.mif的波形初始化文件。
(S20)通过FPGA芯片调用IP核生成一个ROM，并将该波形初始化文件存放于该ROM中，其中，生成的ROM的数据长度和数据位宽与设定的波形的相应参数匹配。
(S30)对该ROM的端口进行例化，使之与FPGA芯片的相应信号绑定，以满足在先逻辑分析的条件；其中，在Quartus软件中利用Verilog语言编写测 试程序以实现对该ROM的端口例化，具体地，本实施例中的测试程序如下：
包括地址、时钟和输出。此处rom1是调用的rom，u_rom1就是上面定义的端口，通过端口例化能够很好地将rom的端口和FPGA的相应端口桥接在一起
通过上述端口例化，从而实现对ROM的具体操作。
(S40)通过Signaltap Ⅱ对要观察的波形信号和时钟信号进行适应性设置，并获取FPGA芯片内信号，显示波形并获得测试结果，若显示的波形与波形初始化文件设置的波形一致，则说明FPGA开发板正常，反之则说明FPGA开发板存在缺陷，在本实施例中，若能够正确获取到预设的正弦信号，则FPGA开 发板正常，若不能获取到预设的正弦信号，则说明FPGA开发板存在焊接不良或接触不良的缺陷。如图2所示，本实施例经测试通过Signaltap Ⅱ能够显示出预设的正弦波形信号，该FPGA开发板正常。
在具体操作中，该方法可以在Quartus II软件中整合为一个工程，对待检FPGA开发板操作时，可直接接入计算机，对其上电并通过JTAG口将测试程序下载到FPGA芯片中，再由工程通过Signaltap Ⅱ即可进行波形的显示与分析，十分便捷准确。
上述实施例仅为本发明的优选实施例，并非对本发明保护范围的限制，但凡采用本发明的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本发明的保护范围之内。
Claims (8)
1.一种基于Signaltap Ⅱ的FPGA开发板测试方法，其特征在于，所述FPGA开发板包括FPGA芯片，测试步骤如下：
(S10)设置一波形初始化文件；
(S20)通过FPGA芯片调用IP核生成一个ROM，并将该波形初始化文件存放于该ROM中；
(S30)对该ROM的端口进行例化，使之与FPGA芯片的相应信号绑定；
(S40)通过Signaltap Ⅱ获取FPGA芯片内信号，显示波形并获得测试结果。
2.根据权利要求1所述的一种基于Signaltap Ⅱ的FPGA开发板测试方法，其特征在于，所述步骤(S40)中的测试结果为，若显示的波形与波形初始化文件设置的波形一致，则说明FPGA开发板正常，反之则说明FPGA开发板存在缺陷。
3.根据权利要求1或2所述的一种基于Signaltap Ⅱ的FPGA开发板测试方法，其特征在于，所述步骤(S10)中设置波形初始化文件的步骤包括：
(S11)选定一种波形；
(S12)对选定的波形进行全局参数设定；
(S13)将设定好的波形保存为波形初始化文件。
4.根据权利要求3所述的一种基于Signaltap Ⅱ的FPGA开发板测试方法，其特征在于，所述步骤(S11)中，供选择的波形包括正弦波、方波、三角波、锯齿波。
5.根据权利要求3所述的一种基于Signaltap Ⅱ的FPGA开发板测试方法，其特征在于，所述步骤(S12)中，所述波形的全局参数包括数据长度、数据位宽、数据格式、数据采样频率。
6.根据权利要求3所述的一种基于Signaltap Ⅱ的FPGA开发板测试方法，其特征在于，所述步骤(S13)中，所述波形初始化文件保存为mif格式文件。
7.根据权利要求1所述的一种基于Signaltap Ⅱ的FPGA开发板测试方法，其特征在于，所述步骤(S20)中，生成的ROM的数据长度和数据位宽与设定的波形的全局参数匹配。
8.根据权利要求1所述的一种基于Signaltap Ⅱ的FPGA开发板测试方法，其特征在于，所述步骤(S30)中通过例化绑定的信号包括ROM的端口的地址信号、时钟信号和输出信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410404664.4A CN104133174B (zh) | 2014-08-15 | 2014-08-15 | 一种基于SignaltapⅡ的FPGA开发板管脚缺陷检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410404664.4A CN104133174B (zh) | 2014-08-15 | 2014-08-15 | 一种基于SignaltapⅡ的FPGA开发板管脚缺陷检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104133174A true CN104133174A (zh) | 2014-11-05 |
| CN104133174B CN104133174B (zh) | 2016-12-07 |
Family
ID=51805919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410404664.4A Active CN104133174B (zh) | 2014-08-15 | 2014-08-15 | 一种基于SignaltapⅡ的FPGA开发板管脚缺陷检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104133174B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109342840A (zh) * | 2018-11-16 | 2019-02-15 | 东莞市博展机械科技有限公司 | 带针脚接触检测功能的共模测试治具以及共模测试方法 |
| CN114860570A (zh) * | 2022-03-28 | 2022-08-05 | 湖南智擎科技有限公司 | 面向SaaS模式的开发板测评方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102289541A (zh) * | 2011-07-01 | 2011-12-21 | 上海大学 | 基于fpga的可扩展多核处理器验证平台 |
| CN103217618A (zh) * | 2013-04-16 | 2013-07-24 | 青岛中星微电子有限公司 | 一种测试fpga开发板的装置和方法 |
-
2014
- 2014-08-15 CN CN201410404664.4A patent/CN104133174B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102289541A (zh) * | 2011-07-01 | 2011-12-21 | 上海大学 | 基于fpga的可扩展多核处理器验证平台 |
| CN103217618A (zh) * | 2013-04-16 | 2013-07-24 | 青岛中星微电子有限公司 | 一种测试fpga开发板的装置和方法 |
Non-Patent Citations (2)
| Title |
|---|
| 孟令军 等: "基于FPGA的内部逻辑在线测试技术研究", 《电测与仪表》 * |
| 李杨 等: "基于嵌入式逻辑分析仪的FPGA测试", 《仪器仪表学报》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109342840A (zh) * | 2018-11-16 | 2019-02-15 | 东莞市博展机械科技有限公司 | 带针脚接触检测功能的共模测试治具以及共模测试方法 |
| CN114860570A (zh) * | 2022-03-28 | 2022-08-05 | 湖南智擎科技有限公司 | 面向SaaS模式的开发板测评方法及装置 |
| CN114860570B (zh) * | 2022-03-28 | 2023-12-12 | 湖南智擎科技有限公司 | 面向SaaS模式的开发板测评方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104133174B (zh) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112580295B (zh) | 多核SoC芯片的自动化验证方法、系统及装置 | |
| CN113392025B (zh) | 对可重构fpga软件进行过程监控的方法 | |
| US7584456B1 (en) | Method and apparatus for debugging embedded systems having read only memory | |
| US8996928B2 (en) | Devices for indicating a physical layer error | |
| CN105787164A (zh) | 一种用于可编程逻辑器件的调试方法及系统 | |
| CN109444716B (zh) | 一种具有定位功能的扫描测试结构及方法 | |
| US8214701B1 (en) | Hardware and software debugging | |
| CN109462495A (zh) | 一种船舶硬件与通信系统检测系统及方法 | |
| CN204789908U (zh) | 基于LabVIEW的电路板自动测试系统 | |
| WO2021109367A1 (zh) | 数字产品的仿真信号查看方法及系统 | |
| CN115454751A (zh) | 一种fpga芯片的测试方法、装置和计算机可读存储介质 | |
| CN104133174A (zh) | 一种基于SignaltapⅡ的FPGA开发板测试方法 | |
| CN116521468B (zh) | 一种fpga在线调试方法及支持在线调试的fpga | |
| CN102236068A (zh) | 一种芯片测试的方法和装置 | |
| CN105183954B (zh) | 一种基于pxi的串行总线健康监测平台 | |
| CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
| CN103796009A (zh) | 一种fpga质量诊断测试系统 | |
| CN115932544A (zh) | 一种gpu芯片功耗自动化测试的装置和方法 | |
| CN115758963A (zh) | 芯片eda仿真中打印信息的处理装置、方法及系统 | |
| US9946624B1 (en) | Systems and methods to capture data signals from a dynamic circuit | |
| US20230057034A1 (en) | Method for viewing simulation signals of digital products and simulation system | |
| WO2021109366A1 (zh) | 数字产品的仿真信号查看方法及系统 | |
| CN203775231U (zh) | 一种测试设备 | |
| CN112613185A (zh) | 一种复合电流源噪声的建模方法 | |
| CN203149573U (zh) | 基于ChipScope的EDA调试过程辅助分析装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Liu Mingzhe Inventor after: Liu Bingqi Inventor after: Tuo Xianguo Inventor after: Cheng Yi Inventor after: Wei Dingyi Inventor after: Zeng Ke Inventor before: Liu Bingqi Inventor before: Liu Mingzhe Inventor before: Tuo Xianguo Inventor before: Cheng Yi Inventor before: Wei Dingyi Inventor before: Zeng Ke |
|
| COR | Change of bibliographic data | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |