CN112613185A - 一种复合电流源噪声的建模方法 - Google Patents
一种复合电流源噪声的建模方法 Download PDFInfo
- Publication number
- CN112613185A CN112613185A CN202011604849.1A CN202011604849A CN112613185A CN 112613185 A CN112613185 A CN 112613185A CN 202011604849 A CN202011604849 A CN 202011604849A CN 112613185 A CN112613185 A CN 112613185A
- Authority
- CN
- China
- Prior art keywords
- circuit
- noise
- noise model
- modeling
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000002131 composite material Substances 0.000 title claims abstract description 19
- 238000004458 analytical method Methods 0.000 claims abstract description 16
- 238000004590 computer program Methods 0.000 claims description 10
- 238000005094 computer simulation Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims 1
- 238000004088 simulation Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000012512 characterization method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000036039 immunity Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005477 standard model Effects 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种复合电流源噪声的建模方法，包括以下步骤：根据库中单元的管脚和时序信息获取基本噪声模型结构；分析单元的电路结构获取通道连接块的相关信息；根据通道连接块的相关信息对全单元电路进行动态仿真，获得噪声模型所需参数；根据获取的参数信息建立完整噪声模型，完成单元库建模。本发明的复合电流源噪声的建模方法，采用完整的全电路进行仿真，从而减少由于电路切割可能引起的误差，得到更加准确的噪声模型，同时全电路的设置也方便对仿真进行验证和调试。
Description
技术领域
本发明涉及集成电路自动化设计技术领域，特别是涉及一种集成电路复合电流源噪声(CCSN)模型自动化建模方法。
背景技术
复合电流源(CCS：Composite Current Source)是开放源代码的Liberty单元建模标准模型，包含了时序，噪声和功率。
复合电流源噪声(CCSN:Composite Current Source Noise)是一种高精度且高效率的，支持串扰噪声分析的参数模型。它可以实现快速，准确的门级噪声分析同时保持快速和相对简单的库表征。
利用CCSN和实际的噪声冲击波形，可以在分析中获得单元抗噪声干扰能力，并且没有了高成本的单元抗噪声特性描述。
传统的CCSN参数提取是根据电路分析，查找出通道连接以确定第一和最后阶段的特征表述，对每个阶段的电路进行切割，其中涉及如何切割，如何确定切割面的等效电阻，电容等等。这些操作比较容易失真，同时由于电路的切割，验证切割后电路很费时同时也比较困难。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种复合电流源噪声的建模方法，采用完整的全电路进行仿真，从而减少由于电路切割可能引起的误差，得到更加准确的噪声模型，同时全电路的设置也方便对仿真进行验证和调试。
为实现上述目的，本发明提供的一种复合电流源噪声的建模方法，包括以下步骤：
根据库中单元的管脚和时序信息获取基本噪声模型结构；
分析单元的电路结构获取通道连接块的相关信息；
根据通道连接块的相关信息对全单元电路进行动态仿真，获得噪声模型所需参数；
根据获取的参数信息建立完整噪声模型，完成单元库建模。
进一步地，所述根据库中单元的管脚和时序信息获取基本噪声模型结构的步骤，还包括，针对不同单元库，根据单元所有输入和输出管脚，建立通道连接块，确定基本噪声模型的结构。
进一步地，所述分析单元的电路结构获取通道连接块的相关信息的步骤，还包括，根据电路结构对单元电路进行分析，获取单元的通道连接块相关信息，确定所有阶段晶体管的关断状态。
更进一步地，所述电路结构包括晶体管电容电阻的连接关系，不同的电路结构对应不同的噪声模型结构。
进一步地，所述根据通道连接块的相关信息对全单元电路进行动态仿真，获得噪声模型所需参数的步骤，还包括，对全单元电路建立仿真网表，关断不在当前通道连接块里的晶体管，进行动态仿真，获得噪声模型所需参数。
更进一步地，还包括，所述关断不在当前通道连接块里的晶体管的步骤，还包括，关断第一阶段的内部输出节点连接的不在通道连接块里的晶体管，以及最后阶段的内部输入节点连接的前一级不在通道连接块里的晶体管。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的复合电流源噪声的建模方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的复合电流源噪声的建模方法的步骤。
本发明的复合电流源噪声的建模方法，具有以下有益效果：
1)CCS噪音模型是一种先进的电流驱动模型，能获得单元的静态和瞬态特性。采用几种动态参数来对单元的动态响应建模，这是静态电流表所不能获得的。动态参数从瞬态分析测量记录单元对某个输入变化和噪音冲击的响应。可以实现快速，准确的门级噪声分析同时保持快速和相对简单的库表征。
2)建模工具内建电路分析能快速准确的辨识出CCB的结构，采用完整的全电路进行仿真，从而减少由于电路切割可能引起的误差，得到更加准确的噪声模型，同时全电路的设置也方便对仿真进行验证和调试。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的复合电流源噪声的建模方法流程图；
图2为根据本发明的实施例一CCS噪声模型结构示意图；
图3为根据本发明的实施例一通道连接块和CCSN示意图；
图4为根据本发明的实施例一stage上的仿真示意图；
图5为根据本发明的实施例一缓冲器晶体管模型示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1
基本概念：
1、CCB(channel-connected-block)：通道连接块
Liberty的语法：ccsn_first_stage和ccsn_last_stage group
Pin＝＝pin()group在Liberty的语法＝＝在单元的晶体管级中primary port
Arc＝＝timing()group在Liberty的语法＝＝通过具有指定定时的单元传播路径
2、CCS Noise＝＝ccsn_first_stage and ccsn_last_stage在Liberty的语法＝＝单通道连接块(CCB)的模型，例如反相器。
基本语法：
1、Pin Group：管脚组，可以包含一个或多个(有条件的)ccsn_last/first_stage组。
2、Arc Group：时序组，可以包含一个ccsn_first_stage组，并且(可选)一个ccsn_last_stage组。但它不能仅包含一个ccsn_last_stage组。
3、ccsn_first/last_stageGroup：每个ccsn_first_stage或ccsn_last_stage为一个CCB建模包含如下：
(1)一组CCB参数
(2)二维直流电流表
(3)两个时序表，分别用于上升和下降过渡
(4)两个噪声表，分别用于低和高传播噪声
4、Conditional CCS Noise：有条件的噪声模型
附加到管脚组的ccsn_first/last_stage组可以包含“When”属性。
图1为根据本发明的复合电流源噪声的建模方法流程图，下面将参考图1，对本发明的复合电流源噪声的建模方法进行详细描述。
首先，在步骤101，根据库中单元的管脚和时序信息获取基本噪声模型结构。
优选地，根据电路特性和结构以及参考库的基本模型，针对不同单元库，获取CCB，从而确定基本噪声模型的框架结构，也就是获取第一stage和最后stage，以保证建模的高效率和高准确的动态建模。
本实施例中，单元库一般包括基本与非门等组合逻辑和锁存器，触发器等时序逻辑等等。
在步骤102，根据电路结构运用内置分析功能获得CCB相关信息。
优选地，根据电路结构对单元电路进行分析，内置电路分析功能可以快速准确的获取(CCB)相关信息，确定所有stage上需要关断的晶体管状态。
本实施例中，电路结构就是晶体管电容电阻的连接关系，不同的电路结构决定不同的噪声模型结构。不同单元的电路结构都不相同。
本实施例中，内置电路分析包括电路网表的读取，建立连接关系，对电路连接关系分析跟踪等等。
在步骤103，对全单元电路建立仿真网表，关断不在当前CCB里的晶体管，进行动态仿真获得噪声模型所需参数。
优选地，所述关断不在当前CCB里的晶体管的步骤，还包括，对第一stage的内部输出节点连接的不在CCB里的晶体管以及最后stage的内部输入节点连接的前一级不在CCB里的晶体管都是要关断。
本实施例中，全单元电路指的是完整的单元电路，根据全单元电路进行动态仿真能够保持电路的完整性，获得相对更准确的噪声模型。
在步骤104，根据仿真得到的参数信息建立完整噪声模型，完成单元库建模。
实施例2
下面结合一具体实施例对本发明的复合电流源噪声的建模方法做进一步的说明。
图2为根据本发明的实施例一CCS噪声模型结构示意图。
如图2所示，CCS噪声模型的准确性和简单性通过以下方式实现将复杂性从电特性描述，转移到晶体管级网表的结构分析。
图3为根据本发明的实施例一通道连接块和CCSN示意图。
如图3所示，内置电路分析功能可自动将每个单元划分为通道连接块(CCB)，每个CCS-N就是一个通道连接块。
图4为根据本发明的实施例一stage上的仿真示意图。
如图4所示，通过获得单元所有输入和输出管脚，创建出通道连接模块(CCB)以获得需要的CCSN的第一和最后阶段组(ccsn_first/last_stage)，在不切割网表的情况下对这些stage的CCB上运行多个瞬态仿真，以获取各个CCB上的噪声模型。
图5为根据本发明的实施例一缓冲器晶体管模型示意图。
如图5所示，由于没有切割，在对每个CCSN stage建模时需要对所有连接关系进行分析，以获得需要关闭和隔离的晶体管设置，需要关闭和隔离的晶体管包括不在当前CCB里的晶体管，具体来说就是对第一stage的内部输出节点连接的不在CCB里的晶体管以及最后stage的内部输入节点连接的前一级不在CCB里的晶体管都是要关断。对于一个缓冲器，在处理CCSN first stage时，由于第二级晶体管的状态会影响到模型，所以关断4，6节点上的晶体管。对于在处理CCSN last stage时第一级的晶体管电容会对第二级的模型产生很大影响，所以关断1，2节点上的晶体管。
本发明专利提出一种不切割就能获得第一和最后阶段的特征表述的方法，由于没有等效电阻电容的近似，精度高，查找验证方便。不经过电路切割提取的准确的噪声模型，高效率的完成单元建模。
本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的复合电流源噪声的建模方法的步骤。
本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的复合电流源噪声的建模方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种复合电流源噪声的建模方法，其特征在于，包括以下步骤：
根据库中单元的管脚和时序信息获取基本噪声模型结构；
分析单元的电路结构获取通道连接块的相关信息；
根据通道连接块的相关信息对全单元电路进行动态仿真，获得噪声模型所需参数；
根据获取的参数信息建立完整噪声模型，完成单元库建模。
2.根据权利要求1所述的复合电流源噪声的建模方法，其特征在于，所述根据库中单元的管脚和时序信息获取基本噪声模型结构的步骤，还包括，针对不同单元库，根据单元所有输入和输出管脚，建立通道连接块，确定基本噪声模型的结构。
3.根据权利要求1所述的复合电流源噪声的建模方法，其特征在于，所述分析单元的电路结构获取通道连接块的相关信息的步骤，还包括，根据电路结构对单元电路进行分析，获取单元的通道连接块相关信息，确定所有阶段晶体管的关断状态。
4.根据权利要求3所述的复合电流源噪声的建模方法，其特征在于，所述电路结构包括晶体管电容电阻的连接关系，不同的电路结构对应不同的噪声模型结构。
5.根据权利要求1所述的复合电流源噪声的建模方法，其特征在于，所述根据通道连接块的相关信息对全单元电路进行动态仿真，获得噪声模型所需参数的步骤，还包括，对全单元电路建立仿真网表，关断不在当前通道连接块里的晶体管，进行动态仿真，获得噪声模型所需参数。
6.根据权利要求5所述的复合电流源噪声的建模方法，其特征在于，还包括，所述关断不在当前通道连接块里的晶体管的步骤，还包括，关断第一阶段的内部输出节点连接的不在通道连接块里的晶体管，以及最后阶段的内部输入节点连接的前一级不在通道连接块里的晶体管。
7.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至6任一项所述的复合电流源噪声的建模方法的步骤。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至6任一项所述的复合电流源噪声的建模方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011604849.1A CN112613185B (zh) | 2020-12-30 | 2020-12-30 | 一种复合电流源噪声的建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011604849.1A CN112613185B (zh) | 2020-12-30 | 2020-12-30 | 一种复合电流源噪声的建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112613185A true CN112613185A (zh) | 2021-04-06 |
| CN112613185B CN112613185B (zh) | 2024-02-09 |
Family
ID=75249209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011604849.1A Active CN112613185B (zh) | 2020-12-30 | 2020-12-30 | 一种复合电流源噪声的建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112613185B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113128155A (zh) * | 2021-04-21 | 2021-07-16 | 南京华大九天科技有限公司 | 半导体模型及其模型建立方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101341488A (zh) * | 2005-12-19 | 2009-01-07 | 国际商业机器公司 | 合成电流源驱动模型用于分析单元特征 |
| CN102033990A (zh) * | 2010-11-30 | 2011-04-27 | 深圳市国微电子股份有限公司 | 组合逻辑电路逻辑参数提取激励波形的产生方法 |
| CN103488840A (zh) * | 2013-09-27 | 2014-01-01 | 中国东方电气集团有限公司 | 一种印制电路板级传导电磁干扰建模的系统和方法 |
| US8719752B1 (en) * | 2013-01-22 | 2014-05-06 | Lsi Corporation | Hierarchical crosstalk noise analysis model generation |
| US20180173834A1 (en) * | 2016-12-21 | 2018-06-21 | Arm Limited | Pin-Based Noise Characterization for Silicon Compiler |
| CN111079293A (zh) * | 2019-12-19 | 2020-04-28 | 北京华大九天软件有限公司 | 一种包含动态电源噪声的jitter仿真分析方法 |
-
2020
- 2020-12-30 CN CN202011604849.1A patent/CN112613185B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101341488A (zh) * | 2005-12-19 | 2009-01-07 | 国际商业机器公司 | 合成电流源驱动模型用于分析单元特征 |
| CN102033990A (zh) * | 2010-11-30 | 2011-04-27 | 深圳市国微电子股份有限公司 | 组合逻辑电路逻辑参数提取激励波形的产生方法 |
| US8719752B1 (en) * | 2013-01-22 | 2014-05-06 | Lsi Corporation | Hierarchical crosstalk noise analysis model generation |
| CN103488840A (zh) * | 2013-09-27 | 2014-01-01 | 中国东方电气集团有限公司 | 一种印制电路板级传导电磁干扰建模的系统和方法 |
| US20180173834A1 (en) * | 2016-12-21 | 2018-06-21 | Arm Limited | Pin-Based Noise Characterization for Silicon Compiler |
| CN111079293A (zh) * | 2019-12-19 | 2020-04-28 | 北京华大九天软件有限公司 | 一种包含动态电源噪声的jitter仿真分析方法 |
Non-Patent Citations (2)
| Title |
|---|
| 叶尚斌;张佳佳;张逸成;姚勇涛;: "用于传导噪声预估的全电路仿真平台研究", 系统仿真学报, no. 06 * |
| 邬少国: "一种基于电流源模型的SoC电源分析与验证方法", 《中国集成电路》, no. 6, pages 38 - 42 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113128155A (zh) * | 2021-04-21 | 2021-07-16 | 南京华大九天科技有限公司 | 半导体模型及其模型建立方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112613185B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292765B1 (en) | Method for automatically searching for functional defects in a description of a circuit | |
| US6609229B1 (en) | Method for automatically generating checkers for finding functional defects in a description of a circuit | |
| JP5410414B2 (ja) | 回路エミュレーションの入力及び遅延入力のマルチプレクシング | |
| JP5432127B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
| JP5405451B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
| US9026966B1 (en) | Co-simulation methodology to address performance and runtime challenges of gate level simulations with, SDF timing using emulators | |
| US8051402B2 (en) | Method and apparatus for implementing communication between a software side and a hardware side of a test bench in a transaction-based acceleration verification system | |
| US8135571B2 (en) | Validating manufacturing test rules pertaining to an electronic component | |
| US6523149B1 (en) | Method and system to improve noise analysis performance of electrical circuits | |
| US20070168893A1 (en) | System and method for generating a plurality of models at different levels of abstraction from a single master model | |
| US10489534B1 (en) | Support for multiple user defined assertion checkers in a multi-FPGA prototyping system | |
| US7437701B1 (en) | Simulation of a programming language specification of a circuit design | |
| JP2010527476A (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
| US20140325460A1 (en) | Method for simulation of partial vlsi asic design | |
| US11461523B1 (en) | Glitch analysis and glitch power estimation system | |
| US20150294055A1 (en) | Systems and methods for increasing debugging visibility of prototyping systems | |
| WO2021211899A1 (en) | Fast and scalable methodology for analog defect detectability analysis | |
| WO2021109367A1 (zh) | 数字产品的仿真信号查看方法及系统 | |
| US20120166168A1 (en) | Methods and systems for fault-tolerant power analysis | |
| CN117350208A (zh) | 时序逻辑元件性能检查方法及设备 | |
| CN112613185B (zh) | 一种复合电流源噪声的建模方法 | |
| CN107784185B (zh) | 一种门级网表中伪路径的提取方法、装置及终端设备 | |
| US20160117435A1 (en) | Timing matching method of timing analyzer and method of designing integrated circuit using the same | |
| Townsend et al. | Vivado design interface: An export/import capability for vivado FPGA designs | |
| US6820243B1 (en) | Hybrid system of static analysis and dynamic simulation for circuit design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |