CN109444716B - 一种具有定位功能的扫描测试结构及方法 - Google Patents

一种具有定位功能的扫描测试结构及方法 Download PDF

Info

Publication number
CN109444716B
CN109444716B CN201811426840.9A CN201811426840A CN109444716B CN 109444716 B CN109444716 B CN 109444716B CN 201811426840 A CN201811426840 A CN 201811426840A CN 109444716 B CN109444716 B CN 109444716B
Authority
CN
China
Prior art keywords
positioning
scanning
value
scan
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811426840.9A
Other languages
English (en)
Other versions
CN109444716A (zh
Inventor
曾辉
张心标
姜雪风
胡博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Sugon Information Industry Chengdu Co ltd
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Zhongke Sugon Information Industry Chengdu Co ltd
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongke Sugon Information Industry Chengdu Co ltd, Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Zhongke Sugon Information Industry Chengdu Co ltd
Priority to CN201811426840.9A priority Critical patent/CN109444716B/zh
Publication of CN109444716A publication Critical patent/CN109444716A/zh
Application granted granted Critical
Publication of CN109444716B publication Critical patent/CN109444716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种具有定位功能的扫描测试结构及方法，所述结构包括：具有至少一个扫描寄存器的扫描链和与所述扫描链连接并用于对扫描寄存器采用定位逻辑进行定位标记的定位模块，以使将所述定位模块用于定位标记的标记值随所述扫描链的数据值移出并对所述标记值和所述数据值进行分析判断故障的位置和分布状态。本发明能够大大提高定位故障解决故障的效率，并且还能够通过采用灵活高效的扫描测试结构有效的促进芯片工艺的改善芯片。

Description

一种具有定位功能的扫描测试结构及方法
技术领域
本发明涉及数字集成电路技术领域，尤其涉及一种具有定位功能的扫描测试结构及方法。
背景技术
随着电子电路集成度的提高，芯片结构越来越复杂，规模越来越大，完成芯片测试所需要的人力和时间也变得十分巨大。如何提高测试效率，节省测试成本，快速完成故障的定位和修改，成为大规模芯片设计中极为重要的问题。
现有技术中为了当芯片内部出现故障的时，可以把故障移到端口进行观测，则使用单扫描连测试方法。其中，单扫描链测试(single chain scan dump)是将经过综合后的电路中的寄存器用带有扫描功能的寄存器替换，然后将系统时钟停止，用测试时钟将所有的寄存器串成一条长的扫描链。
具体的，如图1所示，单扫描链测试的具体工作原理为：芯片首先在系统时钟(sys_clk)模式下正常工作(SE＝0)，然后把系统时钟停止，打开扫描使能信号(SE＝1)，切换到扫描时钟(scan_clk)，使寄存器(Scan_ff1、Scan_ffn)进入移位模式，寄存器的值便可以随着扫描链移出到端口进行观测，这样就可以在端口进行内部故障的分析。其中，单扫描链通过选择器与系统时钟(sys_clk)和扫描时钟(scan_clk)连接，并由选择器对单扫描链模式(Single_chain_mode)的选择，并且单扫描链测试使用慢速时钟，可以把内部故障通过扫描链从端口移出进行观测分析，操作简单方便。
但是，单扫描链测试方法可以把内部故障通过扫描链移出到端口进行观测，然而，随着芯片规模的不断增大，芯片中的寄存器数目已经上百万计。从单扫描链测试原理分析可知，在单扫描链测试模式下，所有的寄存器串在一起，扫描链长度很长，端口传出的数据量十分庞大。当发现故障时，无法快速判断故障的位置和原因，导致测试工作量巨大，测试成本高昂。
发明内容
本发明提供的具有定位功能的扫描测试结构及方法，能够大大提高定位故障解决故障的效率，并且还能够通过采用灵活高效的扫描测试结构有效的促进芯片工艺的改善芯片。
第一方面，本发明提供一种具有定位功能的扫描测试结构，包括：具有至少一个扫描寄存器的扫描链和与所述扫描链连接并用于对扫描寄存器采用定位逻辑进行定位标记的定位模块，以使将所述定位模块用于定位标记的标记值随所述扫描链的数据值移出并对所述标记值和所述数据值进行分析判断故障的位置和分布状态。
可选地，所述定位模块设置一对扫描寄存器进行定位标记的标记值，并在系统上电复位后对所述定位模块写入标记值。
可选地，所述定位模块设置于扫描链输出端或输入端；
或者，所述定位模块设置于所述扫描链内。
可选地，所述结构还包括：
端口，与扫描链、定位模块串联并用于将扫描链的数据值和定位模块的标记值移出；
故障模块分析模块，用于根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态；
故障寄存器分析模块，用于根据所移出的标记值与第二预设期望数据进行对比分析确定出故障的位置或分布状态。
可选地，所述扫描链与定位模块连接形成的扫描测试链路设置于旁路控制结构、或基于IEEE1500/IEEE1687的扫描链网络结构、或基于JTAG的扫描链网络结构中形成测试结构。
可选地，所述结构还包括将芯片按照功能、或预设参数划分形成的至少一个芯片模块，其中，各芯片模块内的扫描寄存器串联形成的扫描链与芯片模块相对应。
第二方面，本发明提供一种具有定位功能的扫描测试方法，包括：
系统上电复位，向用于对扫描寄存器采用定位逻辑进行定位标记的定位模块内写入标记值；
停止系统时钟，配置扫描测试的控制信号并进入扫描测试进程；
拉高扫描使能信号，输入扫描测试时钟，将扫描寄存器串联形成扫描链执行扫描测试；
执行移位进程，将扫描寄存器的数据值和定位模块的标记值从端口移出并进行分析判断故障的位置和分布状态。
可选地，在所述系统上电复位，向用于对扫描寄存器采用定位逻辑进行定位标记的定位模块内写入标记值之前，所述方法还包括：
按照功能、或预设参数将芯片划分成至少一个芯片模块，并将各芯片模块内的扫描寄存器串联形成与芯片模块对应的扫描链；
在至少一个芯片模块内设置定位模块，并将定位模块与扫描链相连。
可选地，所述将扫描寄存器的数据值和定位模块的标记值从端口移出并进行分析判断故障的位置和分布状态包括：
将扫描链的数据值和定位模块的标记值从端口移出；
根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态；
或者，根据所移出的标记值与第二预设期望数据进行对比分析确定出故障的位置或分布状态。
可选地，所述根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态包括：
将标记值与第一期望值进行对比分析确定出故障芯片模块；
当确定出故障芯片模块后，继续将故障芯片模块对应扫描链的数据值与第二期望值进行对比分析确定出故障寄存器。
本发明实施例提供的具有定位功能的扫描测试结构及方法，所述结构是在单扫描链结构的基础上进行改进，本实施例中所述扫描测试结构通过在扫描链中插入定位逻辑，可以用定位逻辑的值(标记值)标记扫描寄存器的位置，从而可以在芯片出现故障的时，利用数据长度较小的标记值迅速分析定位出故障位置、并统计出故障分布情况，例如：故障数目、故障位置、故障规模等；大大提高定位故障解决故障的效率，并且能够通过采用灵活高效的扫描测试结构有效的促进芯片工艺的改善芯片。
附图说明
图1为现有技术中单扫描链的结构示意图；
图2为本发明一实施例具有定位功能的扫描测试结构的示意图；
图3为本发明另一实施例基于旁路控制结构的扫描测试结构示意图；
图4为本发明另一实施例基于IEEE1687扫描链网络结构的扫描测试结构示意图；
图5为本发明一实施例具有定位功能的扫描测试方法的流程图；
图6为本发明另一实施例具有定位功能的扫描测试方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种具有定位功能的扫描测试结构，如图2所示，所述结构包括：具有至少一个扫描寄存器的扫描链11和与所述扫描链11连接并用于对扫描寄存器采用定位逻辑进行定位标记的定位模块12，以使将所述定位模块12用于定位标记的标记值随所述扫描链的数据值移出并对所述标记值和所述数据值进行分析判断故障的位置和分布状态。
本发明实施例提供的具有定位功能的扫描测试结构是在单扫描链结构的基础上进行改进，本实施例中所述扫描测试结构通过在扫描链中插入定位逻辑，可以用定位逻辑的值(标记值)标记扫描寄存器的位置，从而可以在芯片出现故障的时，利用数据长度较小的标记值迅速分析定位出故障位置、并统计出故障分布情况，例如：故障数目、故障位置、故障规模等；大大提高定位故障解决故障的效率，并且能够通过采用灵活高效的扫描测试结构有效的促进芯片工艺的改善芯片。
另外，本实施例所述结构中通过灵活的将定位结构设置于扫描链的任意位置，进一步提高所述扫描测试结构的灵活可变性。
可选地，所述定位模块设置一对扫描寄存器进行定位标记的标记值，并在系统上电复位后对所述定位模块写入标记值。
其中，所述标记值的长度、数值可根据需求进行预先设置。
可选地，所述定位模块设置于扫描链输出端或输入端；
或者，所述定位模块设置于所述扫描链内。
可选地，所述结构还包括：
端口，与扫描链、定位模块串联并用于将扫描链的数据值和定位模块的标记值移出；
故障模块分析模块，用于根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态；
故障寄存器分析模块，用于根据所移出的标记值与第二预设期望数据进行对比分析确定出故障的位置或分布状态。
可选地，所述结构还包括将芯片按照功能、或预设参数划分形成的至少一个芯片模块，其中，各芯片模块内的扫描寄存器串联形成的扫描链与芯片模块相对应。
具体的，为了节省面积，减少不必要的面积增大，可以根据不同芯片模块把扫描链结构分段并于芯片模块相对应，且在每段扫描链输出端设置定位模块，或者根据需求在所需位置增加定位模块。
可选地，所述扫描链与定位模块连接形成的扫描测试链路设置于旁路控制结构、或基于IEEE1500/IEEE1687的扫描链网络结构、或基于JTAG(Joint Test Action Group；联合测试工作组)的扫描链网络结构中形成测试结构。
具体的，如3所示，例如所述扫描链与定位模块连接形成的扫描测试链路设置于旁路控制结构中，其中，所述扫描测试结构包括具有至少一个扫描寄存器的扫描链、定位模块和可以屏蔽扫描链的旁路控制结构；将整个芯片按照功能、或预设参数划分形成的n个芯片模块，具体包括第一芯片模块(SUB-1)、第二芯片模块(SUB-2)、……第n芯片模块(SUB-n)；然后将各芯片模块里面的扫描寄存器连接在一起，串成一条短链，对应SUB-1、SUB-2、……SUB-n的扫描链分别为第一扫描链(single-chain-1)、第二扫描链(single-chain-2)、……第n扫描链(single-chain-n)；最后，在各芯片模块对应扫描链输出端设置一定位模块，分别为第一定位模块(marker-1)、第二定位模块(marker-2)、……第n定位模块(marker-n)，其中，所述各定位模块的标记值分别为第一标记值(MARKER_VAL1)、第二标记值(MARKERT_VAL2)、……第n标记值(MARKER_VALn)。
旁路控制结构包括用于屏蔽扫描链并与扫描链和定位模块形成的链路并联旁路控制模块、选择器、和玉选择器连接并用于发出控制信号c_1、c_2、……c_n的控制模块(control)；当控制模块发出的控制信号为1时，各芯片模块对应扫描链则与相邻的芯片模块对应扫描链串联然后对各芯片模块进行扫描测试；而当控制模块发出的控制信号为0时，各芯片模片对应扫描链则被旁路屏蔽掉。
再或者，如图4所示，由于目前随着芯片规模的增大，芯片中的逻辑模块越来越多，为了灵活的变更和选择逻辑模块，大规模芯片设计多采用基于IEEE1687把所有的逻辑模块串联在串行扫描链上，通过一个指令可以选择扫描路径和IP的访问，因此，本实施例所述扫描链与定位模块连接形成的扫描测试链路设置于基于IEEE1687的扫描链网络结构中，则具体可包括1149STC、1500WIR、1687SIB、扫描链和定位模块；其中，
1149STC为基于IEEE1149协议的Standard Tap Controller，是一个状态控制器，用于控制捕获、移位、更新等状态的跳转，同时完成对关键寄存器及核心路径的配置；
1500SWIR为基于IEEE1500标准的Standard Wrapper Instruction Register，是一种将IP核封装成可以复用的被测试访问的IP块；
1687SIB为基于IEEE1687标准的Segment Insertion Bit，用于扩展整个测试网络，实现各个级别IP块的可控制性和可观察性；
1687网络中设置若干个内核IP，即IP-1-1、IP-1-2、……IP-n-1、IP-n-2。
各内核IP内扫描控制单元组成扫描链，分别为single-chain-1-1、single-chain-1-2、……single-chain-n-1、single-chain-n-2；
并且，在各内核IP对应扫描链的输出端设置一定位逻辑，分别为marker-1-1、marker-1-2、……marker-n-1、marker-n-2，并且，对应的标记值分别为MARKER-1-1_VAL、MARKER-1-2_VAL、……MARKER-n-1T_VAL、MARKER-n-2_VAL。
本发明实施例还提供一种具有定位功能的扫描测试方法，如图5所示，所述方法包括：
S11、系统上电复位，向用于对扫描寄存器采用定位逻辑进行定位标记的定位模块内写入标记值；
S12、停止系统时钟，配置扫描测试的控制信号并进入扫描测试进程；
S13、拉高扫描使能信号，输入扫描测试时钟，将扫描寄存器串联形成扫描链执行扫描测试；
S14、执行移位进程，将扫描寄存器的数据值和定位模块的标记值从端口移出并进行分析判断故障的位置和分布状态。
本发明实施例提供的具有定位功能的扫描测试方法是在单扫描链结构的基础上进行改进，本实施例中所述扫描测试方法在系统上电复位后通过向用于对扫描寄存器采用定位逻辑进行定位标记的定位模块内写入标记值，即在扫描链中插入定位逻辑，可以用定位逻辑的值(标记值)标记扫描寄存器的位置，从而可以在芯片出现故障的时，利用数据长度较小的标记值迅速分析定位出故障位置、并统计出故障分布情况，例如：故障数目、故障位置、故障规模等；大大提高扫描测试方法定位故障解决故障的效率，并且能够通过采用灵活高效的扫描测试结构有效的促进芯片工艺的改善芯片。
可选地，如图6所示，在所述系统上电复位，向用于对扫描寄存器采用定位逻辑进行定位标记的定位模块内写入标记值之前，所述方法还包括：
按照功能、或预设参数将芯片划分成至少一个芯片模块，并将各芯片模块内的扫描寄存器串联形成与芯片模块对应的扫描链；
在至少一个芯片模块内设置定位模块，并将定位模块与扫描链相连。
可选地，所述将扫描寄存器的数据值和定位模块的标记值从端口移出并进行分析判断故障的位置和分布状态包括：
将扫描链的数据值和定位模块的标记值从端口移出；
根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态；
或者，根据所移出的标记值与第二预设期望数据进行对比分析确定出故障的位置或分布状态。
可选地，所述根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态包括：
将标记值与第一期望值进行对比分析确定出故障芯片模块；
当确定出故障芯片模块后，继续将故障芯片模块对应扫描链的数据值与第二期望值进行对比分析确定出故障寄存器。
例如，按照如图3所示将所述扫描链与定位模块连接形成的扫描测试链路设置于旁路控制结构时，扫描测试方法包括：
芯片上电复位，定位模块被写入标记值；
芯片在系统时钟频率上正常工作，扫描使能信号设置为0；各芯片模块寄存器捕获当前电路状态，各芯片模块寄存器的值分别为single_chain_val_1、single_chain_val_2、……single_chain_val_n；
停止系统时钟，进行scan dump(即扫描测试)的配置；
拉高扫描使能信号，输入扫描时钟；
各芯片模块的扫描寄存器串联，进入移位模式，扫描寄存器的数据值和定位模块的标记值依次从端口移出，此时，SO端(即端口)输出值从高位到低位分别是：single_chain_val_1->MARKER_VAL1->single_chain_val_2->
MARKER_VAL2->……single_chain_val_n->MARKER_VALn；
将SO端的输出值(即数据值、标记值)与第一预设期望数据或第二预设期望数据进行对比分析；
当扫描值(即数据值、标记值)与第一预设期望数据或第二预设期望数据不一致时，寻找故障标记值，例如，确定标记值为MARKER_VAL2时，则确定故障芯片模块为SUB-2。
再或者，按照图4所示基于IEEE1687并带有定位功能的扫描测试结构通过使用SIB选通某些IP进行分析时，扫描测试方法包括：
芯片上电复位，定位模块被写入标记值；
用SIB选通需要测试的内核IP，例如，选通IP为IP-1->IP-i，IP-j->IP-n；打开系统时钟，使测试的各内核IP开始正常工作；
停止系统时钟，进行scan dump(即扫描测试)配置；
拉高扫描使能信号，输入扫描时钟，进入扫描测试进程；
测试各内核IP的扫描寄存器串联，进入移位进程，用测试时钟从扫描输出信号端(wrapper serial output，简称WSO)移出扫描寄存器的数据值和定位模块的标记值(即WSO输出的数据)；
把WSO输出的数据与第一预设期望数据或第二预设期望数据进行对比；
当WSO输出的数据与第一预设期望数据或第二预设期望数据不一致时，寻找故障标记值为MARKER-m-1_VAL，则快速确定出现故障的内核IP为IP-m-1。
本实施例的方法，可以用于执行上述结构实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种具有定位功能的扫描测试结构，其特征在于，包括：具有至少一个扫描寄存器的扫描链和与所述扫描链连接并用于对扫描寄存器采用定位逻辑进行定位标记的定位模块，以使将所述定位模块用于定位标记的标记值随所述扫描链的数据值移出并对所述标记值和所述数据值进行分析判断故障的位置和分布状态；
端口，与扫描链、定位模块串联并用于将扫描链的数据值和定位模块的标记值移出；
故障模块分析模块，用于根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态；
故障寄存器分析模块，用于根据所移出的标记值与第二预设期望数据进行对比分析确定出故障的位置或分布状态。
2.根据权利要求1所述的扫描测试结构，其特征在于，所述定位模块设置一对扫描寄存器进行定位标记的标记值，并在系统上电复位后对所述定位模块写入标记值。
3.根据权利要求1所述的扫描测试结构，其特征在于，所述定位模块设置于扫描链输出端或输入端；
或者，所述定位模块设置于所述扫描链内。
4.根据权利要求1-3任一所述的扫描测试结构，其特征在于，所述扫描链与定位模块连接形成的扫描测试链路设置于旁路控制结构、或基于IEEE1500/IEEE1687的扫描链网络结构、或基于JTAG的扫描链网络结构中形成测试结构。
5.根据权利要求1所述的扫描测试结构，其特征在于，所述扫描测试结构还包括将芯片按照功能、或预设参数划分形成的至少一个芯片模块，其中，各芯片模块内的扫描寄存器串联形成的扫描链与芯片模块相对应。
6.一种具有定位功能的扫描测试方法，其特征在于，包括：
系统上电复位，向用于对扫描寄存器采用定位逻辑进行定位标记的定位模块内写入标记值；
停止系统时钟，配置扫描测试的控制信号并进入扫描测试进程；
拉高扫描使能信号，输入扫描测试时钟，将扫描寄存器串联形成扫描链执行扫描测试；
执行移位进程，将扫描寄存器的数据值和定位模块的标记值从端口移出并进行分析判断故障的位置和分布状态；
其中，所述将扫描寄存器的数据值和定位模块的标记值从端口移出并进行分析判断故障的位置和分布状态包括：
将扫描链的数据值和定位模块的标记值从端口移出；
根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态；
或者，根据所移出的标记值与第二预设期望数据进行对比分析确定出故障的位置或分布状态。
7.根据权利要求6所述的方法，其特征在于，在所述系统上电复位，向用于对扫描寄存器采用定位逻辑进行定位标记的定位模块内写入标记值之前，所述方法还包括：
按照功能、或预设参数将芯片划分成至少一个芯片模块，并将各芯片模块内的扫描寄存器串联形成与芯片模块对应的扫描链；
在至少一个芯片模块内设置定位模块，并将定位模块与扫描链相连。
8.根据权利要求6所述的方法，其特征在于，所述根据所移出的标记值和数据值与第一预设期望数据进行对比分析确定出故障的位置或分布状态包括：
将标记值与第一期望值进行对比分析确定出故障芯片模块；
当确定出故障芯片模块后，继续将故障芯片模块对应扫描链的数据值与第二期望值进行对比分析确定出故障寄存器。
CN201811426840.9A 2018-11-27 2018-11-27 一种具有定位功能的扫描测试结构及方法 Active CN109444716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811426840.9A CN109444716B (zh) 2018-11-27 2018-11-27 一种具有定位功能的扫描测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811426840.9A CN109444716B (zh) 2018-11-27 2018-11-27 一种具有定位功能的扫描测试结构及方法

Publications (2)

Publication Number Publication Date
CN109444716A CN109444716A (zh) 2019-03-08
CN109444716B true CN109444716B (zh) 2021-08-10

Family

ID=65555825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811426840.9A Active CN109444716B (zh) 2018-11-27 2018-11-27 一种具有定位功能的扫描测试结构及方法

Country Status (1)

Country Link
CN (1) CN109444716B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10810344B1 (en) * 2019-03-29 2020-10-20 Hongchang Liang Multi-instantiation time budgeting for integrated circuit design and manufacturing
CN111274080A (zh) * 2020-01-19 2020-06-12 芜湖荣芯电子科技有限公司 基于寄存器扫描链的调试数字电路功能的方法
CN111650499B (zh) * 2020-05-29 2022-08-16 Oppo广东移动通信有限公司 扫描链故障的诊断方法、装置、测试设备及存储介质
CN112649719B (zh) * 2020-11-30 2023-11-24 成都海光集成电路设计有限公司 一种芯片中线性稳压器的测试方法、装置以及设备
CN113311319B (zh) * 2021-06-01 2024-02-13 成都海光集成电路设计有限公司 集成电路芯片与配置方法以及测试系统和测试方法
CN115952026B (zh) * 2023-03-15 2023-06-06 燧原智能科技(成都)有限公司 一种虚拟芯片的异常定位方法、装置、设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101187892A (zh) * 2006-11-17 2008-05-28 上海高性能集成电路设计中心 实时监测处理器内部状态的装置
CN101251580A (zh) * 2008-04-17 2008-08-27 中国科学院计算技术研究所 一种可诊断扫描链故障的电路装置及其诊断方法
CN101587754A (zh) * 2008-05-20 2009-11-25 卓胜微电子（上海）有限公司 基于扫描链的存储器测试装置及其使用方法
CN102841307A (zh) * 2012-09-29 2012-12-26 南京理工大学常熟研究院有限公司 一种逻辑故障定位的方法
CN103675641A (zh) * 2013-12-23 2014-03-26 龙芯中科技术有限公司 芯片故障定位方法、装置及系统
CN104123212A (zh) * 2014-07-21 2014-10-29 四川和芯微电子股份有限公司 Usb芯片的系统测试方法
CN106324476A (zh) * 2015-06-30 2017-01-11 龙芯中科技术有限公司 片上调试和诊断方法、装置及芯片
CN108878400A (zh) * 2018-05-21 2018-11-23 阮晓萍 一种芯片故障自诊断方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010735B2 (en) * 2002-01-10 2006-03-07 International Business Machines Corporation Stuck-at fault scan chain diagnostic method
WO2007005446A2 (en) * 2005-07-01 2007-01-11 Atmel Corporation Method and apparatus for determining stuck-at fault locations in cell chains using scan chains
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN100578674C (zh) * 2007-09-29 2010-01-06 北京中星微电子有限公司 一种寄存器测试的方法和系统
CN101788644B (zh) * 2009-12-30 2011-11-16 龙芯中科技术有限公司 具有多个同构ip核的片上系统芯片测试装置和方法
JP4940322B2 (ja) * 2010-03-16 2012-05-30 株式会社東芝 半導体メモリ映像蓄積再生装置及びデータ書込み／読出し方法
US9121892B2 (en) * 2012-08-13 2015-09-01 Analog Devices Global Semiconductor circuit and methodology for in-system scan testing
CN103019874B (zh) * 2012-12-13 2016-01-27 中国电子科技集团公司第十五研究所 基于数据同步实现异常处理的方法及装置
US9202591B2 (en) * 2013-05-10 2015-12-01 Omnivision Technologies, Inc. On-line memory testing systems and methods
CN103675650B (zh) * 2013-12-25 2017-01-18 北京航天测控技术有限公司 一种嵌入式边界扫描数据压缩、合成方法及装置
CN106126431A (zh) * 2016-08-23 2016-11-16 腾讯科技（深圳）有限公司 性能测试方法及系统
CN106791740B (zh) * 2016-12-06 2019-03-08 海信集团有限公司 一种dmd数据故障检测方法、设备及系统
CN107807867B (zh) * 2017-09-29 2020-09-25 曙光信息产业(北京)有限公司 测试通信链路稳定性的方法及装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101187892A (zh) * 2006-11-17 2008-05-28 上海高性能集成电路设计中心 实时监测处理器内部状态的装置
CN101251580A (zh) * 2008-04-17 2008-08-27 中国科学院计算技术研究所 一种可诊断扫描链故障的电路装置及其诊断方法
CN101587754A (zh) * 2008-05-20 2009-11-25 卓胜微电子（上海）有限公司 基于扫描链的存储器测试装置及其使用方法
CN102841307A (zh) * 2012-09-29 2012-12-26 南京理工大学常熟研究院有限公司 一种逻辑故障定位的方法
CN103675641A (zh) * 2013-12-23 2014-03-26 龙芯中科技术有限公司 芯片故障定位方法、装置及系统
CN104123212A (zh) * 2014-07-21 2014-10-29 四川和芯微电子股份有限公司 Usb芯片的系统测试方法
CN106324476A (zh) * 2015-06-30 2017-01-11 龙芯中科技术有限公司 片上调试和诊断方法、装置及芯片
CN108878400A (zh) * 2018-05-21 2018-11-23 阮晓萍 一种芯片故障自诊断方法

Also Published As

Publication number Publication date
CN109444716A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN109444716B (zh) 一种具有定位功能的扫描测试结构及方法
KR0156547B1 (ko) 집적 회로용 검사셀
US7644327B2 (en) System and method of providing error detection and correction capability in an integrated circuit using redundant logic cells of an embedded FPGA
US5717695A (en) Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
US11680981B2 (en) Test access port with address and command capability
US20030131296A1 (en) Wrapped core linking module for accessing system on chip test
DE102013114512B4 (de) Globales Einfangschema mit niedriger Leistung für Kerne
US20060277436A1 (en) Apparatus and method for coupling a plurality of test access ports to external test and debug facility
US8145963B2 (en) Semiconductor integrated circuit device and delay fault testing method thereof
CN101261308B (zh) 一种路径延迟故障模拟方法及装置
CN101782626B (zh) 一种jtag端口控制器
US7174492B1 (en) AC coupled line testing using boundary scan test methodology
CN104461796B (zh) 用于嵌入式8051cpu的jtag调试模块及调试方法
CN107607853B (zh) 芯片的调试方法、装置、存储介质和处理器
CN103163451B (zh) 面向超级计算系统的自选通边界扫描调测试方法及装置
US20080148209A1 (en) Method of designing semiconductor integrated circuit using test point insertion adjustable to delay time
CN102645609B (zh) Jtag链路测试装置及其测试方法
CN104133174A (zh) 一种基于SignaltapⅡ的FPGA开发板测试方法
CN112763898A (zh) 一种基于bsc单元特性的系统级边界扫描链的集成设计方法
Huang et al. Diagnosis of defects on scan enable and clock trees
US20040098646A1 (en) Method and apparatus to check the integrity of scan chain connectivity by traversing the test logic of the device
CN115828841A (zh) 一种基于边界扫描链的系统级内建自测试的集成设计方法
JP4344114B2 (ja) 電子装置における内部接続状態の検出方法、電子装置および電子装置用内部接続状態検出システム
CN115562925A (zh) 一种芯片接口测试系统、方法、设备及存储介质
DE102020130330A1 (de) Verpackungsmaschine für mikroelektronische Bauteile mit einer Prüfung auf verdeckte mechanische Beschädigungen

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant