JP4940322B2 - 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 - Google Patents
半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 Download PDFInfo
- Publication number
- JP4940322B2 JP4940322B2 JP2010059814A JP2010059814A JP4940322B2 JP 4940322 B2 JP4940322 B2 JP 4940322B2 JP 2010059814 A JP2010059814 A JP 2010059814A JP 2010059814 A JP2010059814 A JP 2010059814A JP 4940322 B2 JP4940322 B2 JP 4940322B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- page data
- error
- memory
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/1057—Parity-multiple bits-RAID6, i.e. RAID 6 implementations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
図1は、本発明の第1の実施形態に係る半導体メモリ映像蓄積再生装置の機能構成を示すブロック図である。図1における半導体メモリ映像蓄積再生装置は、エンコーダ11、RAID(Redundant Arrays of Independent Disks)制御部12、誤り検出部13−1〜13−4、メモリユニット14−1〜14−4、デコーダ15、誤り訂正符号化部16及び誤り訂正復号化部17を具備する。半導体メモリ映像蓄積再生装置は、RAID5を採用した構造をしている。
図6は、本発明の第2の実施形態に係る半導体メモリ映像蓄積再生装置の機能構成を示すブロック図である。図6における半導体メモリ映像蓄積再生装置は、エンコーダ11、RAID(Redundant Arrays of Independent Disks)制御部12、誤り検出部13−1〜13−4、メモリユニット14−1〜14−4及びデコーダ15を具備する。半導体メモリ映像蓄積再生装置は、RAID5を採用した構造をしている。
なお、この発明は上記各実施形態に限定されるものではない。例えば、上記各実施形態における半導体メモリ映像蓄積再生装置は、RAID5を採用しているが、パリティデータを作成するRAID方式であるならば、RAIDレベルはRAID5に限定される訳ではない。例えば、RAID3及びRAID4等であっても同様に実施可能である。
12…RAID制御部
121−1〜121−4…接続インタフェース
13−1〜13−4…誤り検出部
14−1〜14−4…メモリユニット
141−1〜141−4…ECC付加部
142−1〜142−4…メモリ
143−1〜143−4…誤り訂正部
1421−1〜1421−4…メモリ制御部
1422−11〜1422−132,1422−21〜1422−232,1422−31〜1422−332,1422−41〜1422−432…メモリチップ
1423−1〜1423−4…S/P変換部
15…デコーダ
16…誤り訂正符号化部
17…誤り訂正復号化部
Claims (13)
- ページ単位でデータの書込みが可能な半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置において、
入力された符号化データに対して誤り訂正符号を付加する誤り訂正符号化部と、
前記誤り訂正符号化部から供給される符号化データに基づいて、前記メモリチップの1ページに相当する容量のページデータを複数生成すると共に、前記ページデータを復元するためのパリティデータを生成し、前記複数のページデータと前記パリティデータとを、複数の出力先へそれぞれ出力するRAID制御部と、
前記RAID制御部から前記ページデータ又は前記パリティデータを受信し、前記受信したページデータ又は前記パリティデータに対して、誤りを検出するための誤り検出符号を付加する複数の誤り検出部と、
それぞれが、前記複数の誤り検出部のいずれかに対応し、前記メモリチップを複数備え、前記対応する誤り検出部から供給されるページデータ又はパリティデータを、前記複数のメモリチップへ書き込む複数のメモリユニットと
を具備することを特徴とする半導体メモリ映像蓄積再生装置。 - 前記複数のメモリユニットは、前記複数のメモリチップに書き込まれたページデータ又はパリティデータを読み出し、
前記複数の誤り検出部は、前記メモリユニットで読み出されたページデータ又はパリティデータを前記RAID制御部へ出力すると共に、前記ページデータ又は前記パリティデータに誤りがあるか否かを、それぞれに付加された誤り検出符号に基づいて判断し、前記誤りがある場合、前記RAID制御部へ検出信号を出力し、
前記RAID制御部は、前記検出信号を受信しない場合、前記複数の誤り検出部から供給されるページデータに基づいて符号化データを生成し、前記検出信号を受信した場合、前記複数の誤り検出部から供給されるページデータのうち、前記検出信号を出力した誤り検出部からのページデータを、その他のページデータ及びパリティデータに基づいて復元し、前記その他のページデータと復元したページデータとに基づいて符号化データを生成し、
前記半導体メモリ映像蓄積再生装置は、
前記RAID制御部で生成された符号化データに含まれる誤り訂正符号に基づいて前記符号化データの誤りを訂正する誤り訂正復号化部をさらに具備することを特徴とする請求項1記載の半導体メモリ映像蓄積再生装置。 - 前記複数のメモリユニットは、前記誤り検出部から供給されるページデータ又はパリティデータに対してビット誤り訂正符号を付加するビット誤り訂正部をさらに具備することを特徴とする請求項1記載の半導体メモリ映像蓄積再生装置。
- 前記複数のメモリユニットは、
前記誤り検出部から供給されるページデータ又はパリティデータに対してビット誤り訂正符号を付加し、前記複数のメモリチップから読み出されたページデータ又は前記パリティデータに含まれるビット誤りを、それぞれに付加されたビット誤り訂正符号に基づいて訂正するビット誤り訂正部をさらに具備することを特徴とする請求項2記載の半導体メモリ映像蓄積再生装置。 - ページ単位でデータの書込みが可能な半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置で用いられるデータ書込み/読出し方法において、
入力された符号化データに対して誤り訂正符号を付加し、
前記誤り訂正符号が付加された符号化データに基づいて、前記メモリチップの1ページに相当する容量のページデータを複数生成し、
前記ページデータを復元するためのパリティデータを生成し、
前記複数のページデータと前記パリティデータとを、複数の出力先へそれぞれ出力し、
前記出力された複数のページデータ及びパリティデータに対して、誤りを検出するための誤り検出符号を付加し、
前記誤り検出符号を付加した複数のページデータ及びパリティデータを、前記メモリチップを複数備える複数のメモリユニットへそれぞれ出力し、
前記誤り検出符号が付加された複数のページデータ及びパリティデータを、前記複数のメモリチップへ書き込むことを特徴とするデータ書込み/読出し方法。 - 前記複数のメモリチップに書き込まれたページデータ及びパリティデータを読み出し、
前記読み出した複数のページデータ及びパリティデータに誤りがあるか否かを、それぞれに付加された誤り検出符号に基づいて判断し、前記誤りがある場合、検出信号を生成し、
前記検出信号を生成しない場合、前記読み出した複数のページデータに基づいて符号化データを生成し、
前記検出信号を生成する場合、前記読み出した複数のページデータのうち、前記検出信号により指定されるページデータを、その他のページデータ及びパリティデータに基づいて復元し、前記その他のページデータと復元したページデータとに基づいて符号化データを生成し、
前記生成した符号化データに含まれる誤り訂正符号に基づいて前記符号化データの誤りを訂正することを特徴とする請求項5記載のデータ書込み/読出し方法。 - 半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置において、
入力された符号化データに基づいて、前記メモリチップの1ページに相当する容量のページデータを複数生成すると共に、前記ページデータを復元するためのパリティデータを生成し、前記複数のページデータと前記パリティデータとを、複数の出力先へそれぞれ出力するRAID制御部と、
前記RAID制御部から前記ページデータ又は前記パリティデータを受信し、前記受信したページデータ又はパリティデータに対して、誤りを検出するための誤り検出符号を付加する複数の誤り検出部と、
前記複数の誤り検出部のいずれかに対応し、前記メモリチップを複数備える複数のメモリユニットと
を具備し、
前記メモリユニットは、
前記対応する誤り検出部から供給されるページデータ又はパリティデータに対して誤り訂正符号を付加する誤り訂正部と、
前記誤り訂正符号が付加されたページデータ又はパリティデータを並列変換するシリアル/パラレル変換部と、
前記並列変換されたページデータ又はパリティデータを、前記複数のメモリチップへ記録させるメモリ制御部とを備えることを特徴とする半導体メモリ映像蓄積再生装置。 - 前記メモリ制御部は、前記複数のメモリチップに書き込まれたページデータ又はパリティデータを並列して読み出し、
前記シリアル/パラレル変換部は、前記並列して読み出されたページデータ又はパリティデータを合成し、
前記誤り訂正部は、前記合成されたページデータ又はパリティデータに含まれる誤り訂正符号に基づいて、前記合成されたページデータ又はパリティデータの誤りを訂正し、
前記複数の誤り検出部は、接続されるメモリユニットから読み出されたページデータ又はパリティデータを前記RAID制御部へ出力すると共に、前記ページデータ又は前記パリティデータに誤りがあるか否かを、それぞれに付加された誤り検出符号に基づいて判断し、前記誤りがある場合、前記RAID制御部へ検出信号を出力し、
前記RAID制御部は、前記検出信号を受信しない場合、前記複数の誤り検出部から供給されるページデータに基づいて符号化データを生成し、前記検出信号を受信した場合、前記複数の誤り検出部から供給されるページデータのうち、前記検出信号を出力した誤り検出部からのページデータを、その他のページデータ及びパリティデータに基づいて復元し、前記その他のページデータと復元したページデータとに基づいて符号化データを生成することを特徴とする請求項7記載の半導体メモリ映像蓄積再生装置。 - 前記誤り訂正部は、前記誤り検出部から供給されるページデータ又はパリティデータに対して、前記ページデータ又は前記パリティデータと、前記誤り訂正符号との合計符号長が、前記複数のメモリチップの並列数の整数倍となるように、前記誤り訂正符号を付加することを特徴とする請求項7及び8のいずれかに記載の半導体メモリ映像送出装置。
- 前記誤り訂正部は、前記誤り検出部から供給されるページデータ又はパリティデータと、前記誤り訂正符号との合計符号長が、前記複数のメモリチップの並列数Nと一致するように、前記並列数Nから前記誤り訂正符号の符号長Mを差し引いたN−Mバイトのページデータ又はパリティデータを受信する度に、前記N−Mバイトのページデータ又はパリティデータに前記Mバイトの誤り訂正符号を付加することを特徴とする請求項9記載の半導体メモリ映像蓄積再生装置。
- 前記誤り検出部は、前記RAID制御部から供給されるページデータ又はパリティデータに対して、前記メモリチップの並列数と同一バイトの前記誤り検出符号を付加することを特徴とする請求項7及び8のいずれかに記載の半導体メモリ映像蓄積再生装置。
- 半導体メモリを備えるメモリチップを具備する半導体メモリ映像蓄積再生装置に用いられるデータ書込み/読出し方法において、
入力された符号化データに基づいて、前記メモリチップの1ページに相当する容量のページデータを複数生成し、
前記ページデータを復元するためのパリティデータを生成し、
前記複数のページデータと前記パリティデータとを、複数の出力先へそれぞれ出力し、
前記出力された複数のページデータ及びパリティデータに対して、誤りを検出するための誤り検出符号を付加し、
前記誤り検出符号を付加した複数のページデータ及びパリティデータを、前記メモリチップを複数備える複数のメモリユニットへそれぞれ出力し、
前記メモリユニット毎に、前記誤り検出符号を付加したページデータ又はパリティデータに対して誤り訂正符号を付加し、
前記メモリユニット毎に、前記誤り訂正符号を付加したページデータ又はパリティデータを並列変換し、
前記メモリユニット毎に、前記並列変換したページデータ又はパリティデータをそれぞれ並列して前記複数のメモリチップに記録することを特徴とするデータ書込み/読出し方法。 - 前記メモリユニット毎に、前記複数のメモリチップに書き込まれたページデータ又はパリティデータを並列して読み出し、
前記メモリユニット毎に、前記並列して読み出したページデータ又はパリティデータを合成し、
前記メモリユニット毎に、前記合成したページデータ又はパリティデータに含まれる誤り訂正符号に基づいて、前記合成されたページデータ又はパリティデータの誤りを訂正し、
前記前記複数のメモリユニットから読み出されたページデータ及びパリティデータに誤りがあるか否かを、それぞれに付加された誤り検出符号に基づいて判断し、前記誤りがある場合、検出信号を生成し、
前記検出信号を生成しない場合、前記読み出した複数のページデータに基づいて符号化データを生成し、
前記検出信号を生成する場合、前記読み出した複数のページデータのうち、前記検出信号により指定されるページデータを、その他のページデータ及びパリティデータに基づいて復元し、
前記その他のページデータと復元したページデータとに基づいて符号化データ生成することを特徴とする請求項12記載のデータ書込み/読出し方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010059814A JP4940322B2 (ja) | 2010-03-16 | 2010-03-16 | 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 |
US13/014,938 US8495468B2 (en) | 2010-03-16 | 2011-01-27 | Data storage apparatus and data writing/reading method |
KR1020110018645A KR101252382B1 (ko) | 2010-03-16 | 2011-03-02 | 데이터 축적 장치 및 데이터 기록/판독 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010059814A JP4940322B2 (ja) | 2010-03-16 | 2010-03-16 | 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011192206A JP2011192206A (ja) | 2011-09-29 |
JP4940322B2 true JP4940322B2 (ja) | 2012-05-30 |
Family
ID=44648190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010059814A Active JP4940322B2 (ja) | 2010-03-16 | 2010-03-16 | 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8495468B2 (ja) |
JP (1) | JP4940322B2 (ja) |
KR (1) | KR101252382B1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058103A (ja) * | 2011-09-08 | 2013-03-28 | Toshiba Corp | 映像収録再生装置及びリビルド処理方法 |
CN104220991B (zh) * | 2012-03-16 | 2017-08-29 | 马维尔国际贸易有限公司 | 用于允许数据在nand闪存上的有效存储的架构 |
JP5970917B2 (ja) * | 2012-03-30 | 2016-08-17 | 富士通株式会社 | 受信回路、情報処理装置、および制御方法 |
CN104246898B (zh) | 2012-05-31 | 2017-03-22 | 慧与发展有限责任合伙企业 | 局部错误检测和全局错误纠正 |
US8938661B2 (en) | 2012-08-01 | 2015-01-20 | Nvidia Corporation | System and method for detecting errors in audio data |
US9009561B2 (en) * | 2012-08-01 | 2015-04-14 | Nvidia Corporation | System and method for detecting errors in audio data |
US8972826B2 (en) * | 2012-10-24 | 2015-03-03 | Western Digital Technologies, Inc. | Adaptive error correction codes for data storage systems |
US9311181B2 (en) | 2012-11-15 | 2016-04-12 | Samsung Electronics Co., Ltd. | Memory controller changing partial data in memory device and method for changing partial data thereof |
US8935592B2 (en) * | 2012-11-20 | 2015-01-13 | Arm Limited | Apparatus and method for correcting errors in data accessed from a memory device |
US9021339B2 (en) | 2012-11-29 | 2015-04-28 | Western Digital Technologies, Inc. | Data reliability schemes for data storage systems |
US9059736B2 (en) | 2012-12-03 | 2015-06-16 | Western Digital Technologies, Inc. | Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme |
US9214963B1 (en) | 2012-12-21 | 2015-12-15 | Western Digital Technologies, Inc. | Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system |
JP6005533B2 (ja) * | 2013-01-17 | 2016-10-12 | 株式会社東芝 | 記憶装置および記憶方法 |
WO2014158130A1 (en) * | 2013-03-25 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Memory device having error correction logic |
KR102318478B1 (ko) | 2014-04-21 | 2021-10-27 | 삼성전자주식회사 | 스토리지 컨트롤러, 스토리지 시스템 및 상기 스토리지 컨트롤러의 동작 방법 |
US9529670B2 (en) * | 2014-05-16 | 2016-12-27 | International Business Machines Corporation | Storage element polymorphism to reduce performance degradation during error recovery |
KR20170034224A (ko) | 2015-09-18 | 2017-03-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 이를 이용한 반도체 시스템 |
JP6479638B2 (ja) * | 2015-12-09 | 2019-03-06 | 株式会社東芝 | ビデオサーバ装置およびデータ書き込み/読み出し方法 |
KR20180123207A (ko) * | 2017-05-07 | 2018-11-15 | 에스케이하이닉스 주식회사 | 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20190005116A (ko) * | 2017-07-05 | 2019-01-15 | 에스케이하이닉스 주식회사 | 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 |
DE102017125617B8 (de) * | 2017-11-02 | 2020-08-27 | Infineon Technologies Ag | Bestimmung und verwendung von bytefehlerpositionssignalen |
CN109445982A (zh) * | 2018-09-17 | 2019-03-08 | 至誉科技(武汉)有限公司 | 实现数据可靠读写的数据存储装置 |
CN109444716B (zh) * | 2018-11-27 | 2021-08-10 | 中科曙光信息产业成都有限公司 | 一种具有定位功能的扫描测试结构及方法 |
US11886295B2 (en) | 2022-01-31 | 2024-01-30 | Pure Storage, Inc. | Intra-block error correction |
CN114415983B (zh) * | 2022-03-30 | 2022-06-07 | 苏州浪潮智能科技有限公司 | 一种raid编解码方法、装置、设备及可读存储介质 |
CN118098324A (zh) * | 2022-11-18 | 2024-05-28 | 长鑫存储技术有限公司 | 存储器系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3138116B2 (ja) * | 1993-05-31 | 2001-02-26 | 三洋電機株式会社 | ディスク再生装置 |
JPH10164581A (ja) * | 1996-12-03 | 1998-06-19 | Sony Corp | 画像信号符号化方法及び装置、信号記録媒体 |
US5960169A (en) * | 1997-02-27 | 1999-09-28 | International Business Machines Corporation | Transformational raid for hierarchical storage management system |
JPH10240453A (ja) * | 1997-02-28 | 1998-09-11 | Nec Corp | ディスクアレイ装置 |
US6148368A (en) * | 1997-07-31 | 2000-11-14 | Lsi Logic Corporation | Method for accelerating disk array write operations using segmented cache memory and data logging |
JPH1196081A (ja) | 1997-09-22 | 1999-04-09 | Chishiki Joho Kenkyusho:Kk | 記憶装置の制御方法および記憶装置ならびに記憶装置の製造方法 |
US6070182A (en) * | 1998-06-05 | 2000-05-30 | Intel Corporation | Data processor having integrated boolean and adder logic for accelerating storage and networking applications |
US6230240B1 (en) * | 1998-06-23 | 2001-05-08 | Hewlett-Packard Company | Storage management system and auto-RAID transaction manager for coherent memory map across hot plug interface |
US6243827B1 (en) * | 1998-06-30 | 2001-06-05 | Digi-Data Corporation | Multiple-channel failure detection in raid systems |
JP2001006299A (ja) * | 1999-06-18 | 2001-01-12 | Matsushita Electric Ind Co Ltd | データ誤り訂正装置 |
JP3341745B2 (ja) * | 1999-12-10 | 2002-11-05 | 日本電気株式会社 | 電子ディスク装置の書き込み/読み出し制御方法及びその装置 |
JP2001325770A (ja) * | 2000-05-16 | 2001-11-22 | Sanyo Electric Co Ltd | データ処理装置及びデータ変換回路 |
JP2002319233A (ja) * | 2001-04-23 | 2002-10-31 | Hitachi Ltd | デジタル信号記録再生装置 |
US7080278B1 (en) * | 2002-03-08 | 2006-07-18 | Network Appliance, Inc. | Technique for correcting multiple storage device failures in a storage array |
JP2008033412A (ja) * | 2006-07-26 | 2008-02-14 | Hitachi Ltd | 計算機システムの性能管理方法、管理計算機、及びストレージ装置 |
JP4932427B2 (ja) * | 2006-10-20 | 2012-05-16 | 株式会社日立製作所 | 記憶装置及び記憶方法 |
-
2010
- 2010-03-16 JP JP2010059814A patent/JP4940322B2/ja active Active
-
2011
- 2011-01-27 US US13/014,938 patent/US8495468B2/en active Active
- 2011-03-02 KR KR1020110018645A patent/KR101252382B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101252382B1 (ko) | 2013-04-08 |
US20110231737A1 (en) | 2011-09-22 |
JP2011192206A (ja) | 2011-09-29 |
US8495468B2 (en) | 2013-07-23 |
KR20110104428A (ko) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940322B2 (ja) | 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 | |
JP4668970B2 (ja) | フォールトトレラントデータストレージシステムにおけるブロックレベルのデータ破損の検出および訂正 | |
US9417963B2 (en) | Enabling efficient recovery from multiple failures together with one latent error in a storage array | |
KR101298827B1 (ko) | 반도체 디스크 및 시스템 | |
KR100573356B1 (ko) | 코드워드데이터를저장하기위한데이터버퍼와에러신드롬을저장하기위한신드롬버퍼를사용하는ecc시스템 | |
US20110066883A1 (en) | Data storage apparatus and data writing/reading method | |
JP4141963B2 (ja) | エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置 | |
EP1792254B1 (en) | Memory array error correction | |
US20160139988A1 (en) | Memory unit | |
TWI397811B (zh) | 錯誤修正碼之編碼及解碼方法以及編碼解碼器 | |
US20150200685A1 (en) | Recording and reproducing device, error correction method, and control device | |
US8910013B1 (en) | Methods and apparatus for providing multi-layered coding for memory devices | |
JP2007299393A (ja) | 回転する記憶媒体の複数の層にデータを読み書きする方法、プログラム及びデータ記憶装置 | |
US20160147598A1 (en) | Operating a memory unit | |
JP7249719B2 (ja) | 共通の高ランダム・ビット・エラーおよび低ランダム・ビット・エラー修正ロジック | |
US8443264B2 (en) | Disk array apparatus, a disk array apparatus control method and a program for a disk array apparatus | |
JP5361826B2 (ja) | 記録ユニット及び故障チップ特定方法 | |
JP2006323434A (ja) | データ処理装置及びそのメモリ訂正方法 | |
US20050066254A1 (en) | Error detection in redundant array of storage units | |
JP2000339228A (ja) | 半導体ディスク装置 | |
TWI392239B (zh) | Encoders, Decoders and Access Systems with Reed Solomon Error Correction Mechanism | |
JP3345997B2 (ja) | 誤り訂正符号化復号装置および誤り訂正符号化復号装置を備えたディスクアレイシステムコントローラ | |
JP2013205853A (ja) | フラッシュメモリディスク装置、フラッシュメモリディスク装置におけるデータ記憶制御方法およびプログラム | |
JP5142045B2 (ja) | ディスクアレイ装置 | |
JP2007200027A (ja) | データ蓄積装置及びエラー訂正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4940322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |