JP2011192206A - 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 - Google Patents

半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 Download PDF

Info

Publication number
JP2011192206A
JP2011192206A JP2010059814A JP2010059814A JP2011192206A JP 2011192206 A JP2011192206 A JP 2011192206A JP 2010059814 A JP2010059814 A JP 2010059814A JP 2010059814 A JP2010059814 A JP 2010059814A JP 2011192206 A JP2011192206 A JP 2011192206A
Authority
JP
Japan
Prior art keywords
error
signal
memory
parity information
distributed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010059814A
Other languages
English (en)
Other versions
JP4940322B2 (ja
Inventor
Kenji Datake
健志 駄竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010059814A priority Critical patent/JP4940322B2/ja
Priority to US13/014,938 priority patent/US8495468B2/en
Priority to KR1020110018645A priority patent/KR101252382B1/ko
Publication of JP2011192206A publication Critical patent/JP2011192206A/ja
Application granted granted Critical
Publication of JP4940322B2 publication Critical patent/JP4940322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • G11C29/42Response verification devices using error correcting codes [ECC] or parity check
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108Parity data distribution in semiconductor storages, e.g. in SSD
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/10Indexing scheme relating to G06F11/10
    • G06F2211/1002Indexing scheme relating to G06F11/1076
    • G06F2211/1057Parity-multiple bits-RAID6, i.e. RAID 6 implementations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】メモリチップが故障した場合であっても、映像データを正常に再生することが可能な半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法を提供する。
【解決手段】半導体メモリ映像蓄積再生装置は、映像データの収録時において、誤り訂正符号化部16により、エンコーダ11からの符号化データに対してリード・ソロモン訂正符号等の誤り訂正符号を付加し、RAID制御部12により、分散データとパリティデータとを誤り検出部13−1〜13−4へ出力し、ECC付加部141−1〜141−4により、誤り検出部13−1〜13−4からの分散データ又はパリティデータに対してECCを付加する。そして、半導体メモリ映像蓄積再生装置は、映像データの再生時において、ECC付加部141−1〜141−4により、ビット誤りを訂正し、RAID制御部12により、分散データを復元し、誤り訂正復号化部17により、バースト誤りを訂正する。
【選択図】 図1

Description

この発明は、RAID制御方式を利用して半導体メモリに映像データを蓄積する半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法に関する。
近年、映像データを蓄積する映像蓄積装置では、内蔵されるメモリユニットの信頼性、可用性の向上とアクセスの高速化を図るために、RAID(Redundant Arrays of Inexpensive Disks)機構を組み込むことが多い(例えば、特許文献1参照)。このRAID機構のレベルには何種類かがあるが、信頼性・可用性と経済性とのバランスに優れていることから、RAID5方式が広く採用されている。RAID5方式は、各メモリユニットにパリティ情報を分散配置する方式であり、1台のメモリユニットが故障した際のデータの補償と、平常時の読み出し性能としてのストライピングによる高速性、並びに、1台分のメモリユニットを余分に持つだけで良いという経済性を有している。
ところで、近年、フラッシュメモリ等の半導体メモリは、稼働部分がなく、信頼性が高いという利点から、映像蓄積装置のメモリユニットに頻繁に用いられている。この種のメモリユニットは、半導体メモリから成るメモリチップを複数備え、このメモリチップにデータを記録するようにしている。しかしながら、メモリチップを複数備えたメモリユニットにおいては、書込み回数の超過等の理由により、メモリチップが故障する場合がある。
特開平11−96081号公報
従来の半導体メモリ映像蓄積再生装置では、メモリチップが故障した場合、映像データを正常に再生できないという問題がある。
この発明は上記事情によりなされたもので、その目的は、メモリチップが故障した場合であっても、映像データを正常に再生することが可能な半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法を提供することにある。
上記目的を達成するため、本発明に係る半導体メモリ映像蓄積再生装置は、ページ単位でデータの書込みが可能な半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置において、入力された符号化信号に対して誤り訂正符号を付加する誤り訂正符号化部と、複数の接続インタフェースを備え、前記誤り訂正符号化部からの符号化信号についてのパリティ情報を作成し、前記符号化信号を分散した分散信号と前記パリティ情報とを前記複数の接続インタフェースへそれぞれ出力するRAID制御部と、前記複数の接続インタフェースにそれぞれ接続し、前記接続インタフェースからの前記分散信号又は前記パリティ情報に対して、誤り検出符号を付加する複数の誤り検出部と、前記複数の誤り検出部にそれぞれ接続し、前記メモリチップを複数備え、前記誤り検出部からの前記分散信号又は前記パリティ情報を前記複数のメモリチップへ前記ページ単位で順次書き込む複数のメモリユニットとを具備する。
また、本発明に係るデータ書込み/読出し方法は、ページ単位でデータの書込みが可能な半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置で用いられるデータ書込み/読出し方法において、誤り訂正符号化部が、入力された符号化信号に対して誤り訂正符号を付加し、RAID制御部が、前記誤り訂正符号化部からの符号化信号についてのパリティ情報を作成し、前記RAID制御部が、前記符号化信号を分散した分散信号と前記パリティ情報とを複数の誤り検出部へそれぞれ出力し、前記複数の誤り検出部が、前記RAID制御部からの前記分散信号又は前記パリティ情報に対して誤り検出符号を付加し、複数のメモリユニットが、前記誤り検出部からの前記分散信号又は前記パリティ情報を前記メモリチップへ前記ページ単位で順次書き込むことを特徴とする。
上記構成による半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法では、上記構成による半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法では、誤り訂正符号化部及びRAID制御部により、二重の冗長化を行うようにしている。これにより、複数のメモリユニットでメモリチップの故障が発生した場合であっても、正常に映像データを再生することが可能となる。
また、本発明に係る半導体メモリ映像蓄積再生装置は、半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置において、複数の接続インタフェースを備え、入力された符号化信号についてのパリティ情報を作成し、前記符号化信号を分散した分散信号と前記パリティ情報とを前記複数の接続インタフェースへそれぞれ出力するRAID制御部と、前記複数の接続インタフェースにそれぞれ接続し、前記接続インタフェースからの前記分散信号又は前記パリティ情報に対して誤り検出符号を付加する複数の誤り検出部と、前記複数の誤り検出部にそれぞれ接続する複数のメモリユニットであって、前記複数のメモリユニットは、前記誤り検出部からの分散信号又はパリティ情報に対して誤り訂正符号を付加する誤り訂正部と、前記誤り訂正符号を付加した分散信号又はパリティ情報を並列変換するシリアル/パラレル変換部と、前記並列変換された分散信号又はパリティ情報をそれぞれ並列して記録する複数の前記メモリチップとを備える複数のメモリユニットとを具備する。
また、本発明に係るデータ書込み/読出し方法は、半導体メモリを備えるメモリチップを具備する半導体メモリ映像蓄積再生装置に用いられるデータ書込み/読出し方法において、RAID制御部が、入力された符号化信号についてのパリティ情報を作成し、前記RAID制御部が、前記符号化信号を分散した分散信号と前記パリティ情報とを複数の誤り検出部へ出力し、前記複数の誤り検出部が、前記RAID制御部からの前記分散信号又は前記パリティ情報に対して誤り検出符号を付加し、複数のメモリユニットが、誤り訂正部により、前記誤り検出部からの分散信号又はパリティ情報に対して誤り訂正符号を付加し、シリアル/パラレル変換部により、前記誤り訂正符号を付加した分散信号又はパリティ情報を並列変換し、複数の前記メモリチップにより、前記並列変換された分散信号又はパリティ情報をそれぞれ並列して記録することを特徴とする。
上記構成による半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法では、並列して接続された複数のメモリチップそれぞれに、実データと、誤り訂正符号とを並列して書き込むようにしている。これにより、並列して接続されるメモリチップのいずれかが故障した場合であっても、その故障によるデータの誤りを訂正することが可能となる。
この発明によれば、メモリチップが故障した場合であっても、映像データを正常に再生することが可能な半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法を提供することができる。
本発明の第1の実施形態に係る半導体メモリ映像蓄積再生装置の機能構成を示すブロック図である。 図1の半導体メモリ映像蓄積再生装置における分散データに対する処理を示す図である。 図1の半導体メモリ映像蓄積再生装置におけるパリティデータに対する処理を示す図である。 分散データ及びパリティデータの図1のメモリへの蓄積例を示す図である。 図1のRAID制御部がデータを復元する際のフローチャートを示す図である。 本発明の第2の実施形態に係る半導体メモリ映像蓄積再生装置の機能構成を示すブロック図である。 図6の半導体メモリ映像蓄積再生装置における分散データ及びパリティデータに対する処理を示す図である。 図6のS/P変換部の並列化処理を示す図である。 分散データ又はパリティデータの図6のメモリへの蓄積例を示す図である。 分散データ又はパリティデータの図6のメモリへの蓄積例を示す図である。 図6のRAID制御部がデータを復元する際のフローチャートを示す図である。
以下、図面を参照しながら本発明に係る半導体メモリ映像蓄積再生装置の実施の形態について詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体メモリ映像蓄積再生装置の機能構成を示すブロック図である。図1における半導体メモリ映像蓄積再生装置は、エンコーダ11、RAID(Redundant Arrays of Independent Disks)制御部12、誤り検出部13−1〜13−4、メモリユニット14−1〜14−4、デコーダ15、誤り訂正符号化部16及び誤り訂正復号化部17を具備する。半導体メモリ映像蓄積再生装置は、RAID5を採用した構造をしている。
エンコーダ11は、誤り訂正符号化部16と接続する。
デコーダ15は、誤り訂正復号化部17と接続する。
RAID制御部12には、誤り訂正符号化部16及び誤り訂正復号化部17が接続される。また、RAID制御部12は、接続インタフェース121−1〜121−4を備え、この接続インタフェース121−1〜121−4により、誤り検出部13−1〜13−4と接続する。誤り検出部13−1〜13−4には、メモリユニット14−1〜14−4が接続される。
エンコーダ11は、カメラ等から映像データを取得し、この映像データを予め設定された符号化方式で符号化する。エンコーダ11は、符号化データを誤り訂正符号化部16へ出力する。
誤り訂正符号化部16は、エンコーダ11からの符号化データに対して、バースト誤りの訂正が可能な誤り訂正符号により符号化する。バースト誤りが訂正可能な誤り訂正符号には、例えば、リード・ソロモン訂正符号等がある。誤り訂正符号化部16は、誤り訂正符号化した符号化データをRAID制御部12へ出力する。
RAID制御部12は、映像データの収録時には、誤り訂正符号化部16からの符号化データについてのパリティデータを作成する。このとき、パリティデータは、符号化データと、パリティデータとで偶数個(零個を含む)の“1”を含むように調整されている。RAID制御部12は、符号化データを接続インタフェース121−1〜121−4のうち3個の接続インタフェースへ分散して出力し(以下、分散して出力された符号化データを分散データと称する。)、パリティデータを接続インタフェース121−1〜121−4のうち1個の接続インタフェースへ出力する。RAID制御部12は、分散データを出力する接続インタフェースと、パリティデータを出力する接続インタフェースとを順次切り替え、接続インタフェース121−1〜121−4のうちいずれか1個の接続インタフェースへパリティデータを出力するようにする。このとき、RAID制御部12は、分散データ及びパリティデータを、メモリチップ1422−1〜1422−132の書込み単位である1ページ単位で出力する。なお、書込み単位である1ページの容量は、メモリチップにより決まっているので、1ページのデータサイズはチップのページサイズ×同時書込みチップ数により決まる。
また、RAID制御部12は、映像データの再生時には、誤り検出部13−1〜13−4からの分散データ及びパリティデータを接続インタフェース121−1〜121−4を介して受信する。RAID制御部12は、分散データのいずれかに誤りが発生している場合、パリティデータに基づき、誤りが発生した分散データを復元する。RAID制御部12は、分散データを合成して符号化データを作成し、誤り訂正復号化部17へ出力する。
誤り訂正復号化部17は、RAID制御部12からの符号化データを、誤り訂正符号化部16での誤り訂正符号に基づいて誤り訂正復号化する。誤り訂正復号化部17は、誤り訂正復号化された符号化データをデコーダ15へ出力する。
デコーダ15は、誤り訂正復号化部17からの符号化データを、エンコーダ11における符号化方式に応じた復号化方式により復号化する。デコーダ15は、復号化したデータを外部へ出力する。
誤り検出部13−1〜13−4は、映像データの収録時には、RAID制御部12からの分散データ又はパリティデータに対して、1ページ単位でチェックサム等の誤り検出符号を付加する。誤り検出部13−1〜13−4は、誤り検出符号を付加した分散データ又はパリティデータをメモリユニット14−1〜14−4へそれぞれ出力する。
また、誤り検出部13−1〜13−4は、映像データの再生時には、メモリユニット14−1〜14−4からの分散データ又はパリティデータに誤りが発生しているか否かを、誤り検出符号に基づいて判断する。誤り検出部13−1〜13−4は、分散データ又はパリティデータにおける誤りを検出した場合、RAID制御部12へ検出信号を出力する。
メモリユニット14−1〜14−4は、ECC付加部141−1〜141−4、メモリ142−1〜142−4をそれぞれ備える。メモリ142−1〜142−4は、メモリ制御部1421−1〜1421−4と、フラッシュメモリ等の半導体メモリからなるメモリチップ1422−11〜1422−132,・・・,1422−41〜1422−432とをそれぞれ備える。なお、本実施形態では、メモリチップの数を32個としているが、メモリチップの数はこれに限定される訳ではない。
メモリユニット14−1〜14−4は、映像データの収録時には、誤り検出部13−1〜13−4からの分散データ又はパリティデータを記録する。なお、メモリユニット14−1〜14−4における処理は、それぞれ同様であるため、ここでは、メモリユニット14−1での処理を代表して説明する。
ECC付加部141−1は、誤り検出部13−1からの分散データ又はパリティデータに対してビット誤り訂正符号であるECCを付加する。ECCが付加された分散データ又はパリティデータは、メモリ142−1へ出力される。
メモリ142−1において、メモリ制御部1421−1は、ECC付加部141−1からの分散データ又はパリティデータを受信すると、メモリチップ1422−11〜1422−132に分散データ又はパリティデータをページ単位で書き込む。
また、メモリユニット14−1〜14−4は、映像データの再生時には、記録された分散データ又はパリティデータを読み出し、誤り検出部13−1〜13−4へ出力する。なお、メモリユニット14−1〜14−4における処理は、それぞれ同様であるため、ここでは、メモリユニット14−1での処理を代表して説明する。
メモリ制御部1421−1は、メモリチップ1422−11〜1422−132に記録された分散データ又はパリティデータを読み出し、ECC付加部141−1へ出力する。
ECC付加部141−1は、メモリ142−1からの分散データ又はパリティデータのビット誤りを、ECCに基づいて訂正する。ECC付加部141−1は、ビット誤りを訂正した分散データ又はパリティデータを誤り検出部13−1へ出力する。
次に、上記構成における半導体メモリ映像蓄積再生装置の動作を具体的に説明する。
図2は、本発明の第1の実施形態に係る半導体メモリ映像蓄積再生装置における分散データに対する処理を示す模式図である。また、図3は、本発明の第1の実施形態に係る半導体メモリ映像蓄積再生装置におけるパリティデータに対する処理を示す模式図である。図2及び図3において、本実施形態では、1ページの容量を2048byteとするが、本発明における1ページの容量はこの値に限定される訳ではない。
誤り訂正符号化部16は、映像データの収録時には、エンコーダ11からの符号化データに対して、224byteの実データ毎に16byteのリード・ソロモン訂正符号を付加し、図2(a)に示す符号化データをRAID制御部12へ出力する。16byteのリード・ソロモン訂正符号を付加することにより8byteまでの誤りを訂正することが可能となる。
誤り訂正復号化部17は、映像データの再生時には、RAID制御部12から図2(a)に示す符号化データを受信し、リード・ソロモン訂正符号を利用して、実データにおける誤りを訂正する。
RAID制御部12は、映像データの収録時には、誤り訂正符号化部16からの符号化データを、図2(b)に示すように2031byteの分散データに分散する。このとき、分散データは、1ページ分の容量2048byteよりも、17byte少なくなっている。RAID制御部12は、図2(b)に示す分散データを誤り検出部13−1〜13−4のうち3個の誤り検出部へ出力する。
また、RAID制御部12は、誤り訂正符号化部16からの符号化データについて、図3(b)に示すように2031byteのパリティデータを作成する。このとき、パリティデータは、1ページ分の容量2048byteよりも、17byte少なくなっている。RAID制御部12は、図3(b)に示すパリティデータを誤り検出部13−1〜13−4のうち1個の誤り検出部へ出力する。
また、RAID制御部12は、映像データの再生時には、誤り検出部13−1〜13−4のうち3個の誤り検出部から図2(b)に示す分散データを受信する。また、RAID制御部12は、誤り検出部13−1〜13−4のうち1個の誤り検出部から図3(b)に示すパリティデータを受信する。RAID制御部12は、分散データに誤りがある場合は、パリティデータを用いて分散データを復元する。RAID制御部12は、誤り検出部13−1〜13−4からの分散データを合成して図2(a)に示す符号化データを生成し、誤り訂正復号化部17へ出力する。
誤り検出部13−1〜13−4は、映像データの収録時には、RAID制御部12からの分散データ又はパリティデータに対して、図2(c)に示すように1byteのチェックサムを付加する。誤り検出部13−1〜13−4は、図2(c)に示す分散データ又はチェックサムを付加したパリティデータをメモリユニット14−1〜14−4へ出力する。
また、誤り検出部13−1〜13−4は、映像データの再生時には、メモリユニット14−1〜14−4から、図2(c)に示す分散データ又はパリティデータを受信する。誤り検出部13−1〜13−4は、チェックサムを参照し、分散データ又はパリティデータに誤りが発生しているか否かを判断する。誤り検出部13−1〜13−4は、図2(b)に示す分散データ又はパリティデータをRAID制御部12へ出力する。
ECC付加部141−1〜141−4は、映像データの収録時には、誤り検出部13−1〜13−4からの分散データ又はパリティデータに対して、図2(d)に示すようにチェックサムの後に16byteのECCを付加する。ECC付加部141−1〜141−4は、図2(d)に示す分散データ又はECCを付加したパリティデータをメモリ142−1〜142−4へ出力する。これにより、2048byteの全てが埋まることとなる。ECCが付加された分散データ又はパリティデータは、メモリ制御部1421−1〜1421−4によりメモリチップ1422−11〜1422−132,・・・,1422−41〜1422−432へ書き込まれる。
また、ECC付加部141−1〜141−4は、映像データの再生時には、メモリ142−1〜142−4から、図2(d)に示す分散データ又はパリティデータを受信する。ECC付加部141−1〜141−4は、ECCを利用して、分散データ又はパリティデータの実データを訂正する。ECC付加部141−1〜141−4は、図2(c)に示す分散データ又はパリティデータを誤り検出部13−1〜13−4へ出力する。
図4は、上述の書込み処理によりメモリ142−1〜142−4に記録された分散データ及びパリティデータの模式図を示す。図4において、D11,D12,D13…は分散データを示し、P10,P20,P30…はパリティデータを示す。ここで、分散データ及びパリティデータは、メモリチップの書込み単位である1ページ単位で書き込まれている。また、パリティデータを記録するメモリユニットは、RAID制御部12により、異なるメモリユニットへページ単位で順次割り当てられる。
図5は、本発明の一実施形態に係る半導体メモリ映像蓄積再生装置におけるRAID制御部12がデータを復元する際のフローチャートである。
RAID制御部12は、誤り検出部13−1〜13−4のうちいずれかの誤り検出部から検出信号があったか否かを判断する(ステップS51)。RAID制御部12は、検出信号があった場合(ステップS51のYes)、検出信号があった誤り検出部13−1〜13−4からの分散データ及びパリティデータに誤りがあったと判断する。RAID制御部12は、分散データに誤りが発生したか否かを判断する(ステップS52)。RAID制御部12は、分散データに誤りが発生した場合(ステップS52のYes)、正常であった2個の分散データと、パリティデータとに基づいて、誤りの発生した分散データを復元する(ステップS53)。RAID制御部12は、三つの分散データを合成して符号化データとし、この符号化データを誤り訂正符号化部16へ出力する(ステップS54)。
RAID制御部12は、ステップS51において検出信号を受信しない場合(ステップS51のNo)、処理をステップS54へ移行する。
RAID制御部12は、ステップS52においてパリティデータに誤りが発生した場合(ステップS52のNo)、処理をステップS54へ移行する。
以上のように、上記第1の実施形態において、半導体メモリ映像蓄積再生装置は、映像データの収録時において、誤り訂正符号化部16により、エンコーダ11からの符号化データに対してリード・ソロモン訂正符号等の誤り訂正符号を付加し、RAID制御部12により、分散データとパリティデータとを誤り検出部13−1〜13−4へ出力し、ECC付加部141−1〜141−4により、誤り検出部13−1〜13−4からの分散データ又はパリティデータに対してECCを付加する。そして、半導体メモリ映像蓄積再生装置は、映像データの再生時において、ECC付加部141−1〜141−4により、メモリ142−1〜142−4からの分散データ又はパリティデータのビット誤りを訂正し、RAID制御部12により、誤りが発生した分散データを復元し、誤り訂正復号化部17により、RAID制御部12からの符号化データのバースト誤りを訂正するようにしている。このように、半導体メモリ映像蓄積再生装置は、映像データの収録・再生時に、三重の冗長化を行うようにしている。
従来の半導体メモリ映像蓄積再生装置では、データの書き込み/読出し時のビット誤りをECC付加部により訂正し、メモリチップ故障のようにメモリチップ全体が壊れた場合は、RAID制御部によりパリティデータを利用してデータの復元を行っていた。しかしながら、従来の半導体メモリ映像蓄積再生装置では、複数のメモリユニットでメモリチップ故障が発生した場合は、ECC付加部及びRAID制御部を用いても、元のデータは復元できなかった。
一方、本実施形態に係る半導体メモリ映像蓄積再生装置では、誤り訂正符号化部16及び誤り訂正復号化部17を具備し、映像データの収録・再生時に、三重の冗長化を行うようにしている。そのため、半導体メモリ映像蓄積再生装置は、RAID制御部12から出力された符号化データに対して、誤り訂正復号化部17によりさらに誤り訂正を行うことが可能となる。つまり、複数のメモリユニットでメモリチップ故障が発生し、RAID制御部12で分散データを正確に復元できなかった場合であっても、誤り訂正復号化部17により誤りを訂正することが可能となる。すなわち、複数のメモリユニットでメモリチップ故障が発生した場合であっても、正常な映像データを再生することが可能となる。
また、一般的に、メモリユニットが故障した場合、故障したメモリユニットを新しいメモリユニットと交換する。この場合、RAID制御部は、正常な他のメモリユニットに記録されたデータに基づいて、故障したメモリユニットに記録されていたデータを復元する。そして、RAID制御部は、交換後のメモリユニットに復元したデータを書き込むことで、故障したメモリユニットに記録されていたデータの再構築を行うようにしている。しかしながら、従来の半導体メモリ映像蓄積再生装置では、複数のメモリユニットでメモリチップ故障が発生している場合は、正常にデータ復元ができない。そのため、RAID制御部は、交換したメモリユニットに、故障したメモリユニットに記録されていたデータの再構築を正確に行うことができないという問題があった。
一方、本実施形態に係る半導体メモリ映像蓄積再生装置では、誤り訂正符号化部16及び誤り訂正復号化部17を具備し、映像データの収録・再生時に、三重の冗長化を行うようにしている。そのため、RAID制御部12による復元後の符号化データに対して、誤り訂正復号化部17によりさらに誤り訂正を行うことが可能となる。つまり、複数のメモリユニットでメモリチップ故障が発生し、RAID制御部12で分散データを正確に復元できない場合であっても、誤り訂正復号化部17により誤りを訂正することが可能となる。誤り訂正復号化部17により誤りを訂正されたデータを誤り訂正符号化部16で符号化し、交換したメモリユニットへ書き込むことにより、データの再構築を行う。すなわち、複数のメモリユニットでメモリチップ故障が発生した場合であっても、故障したメモリユニットに記録されていたデータの再構築を正確に行うことが可能となる。
したがって、本実施形態に係る半導体メモリ映像蓄積再生装置によれば、映像データの収録、再生及び再構築時の信頼性が大幅に向上することとなる。
また、上記第1の実施形態において、誤り検出部13−1〜13−4は、RAID制御部12から出力された信号に対して1ページ単位で誤り検出符号を付加する。そして、誤り検出部13−1〜13−4は、メモリユニット14−1〜14−4からの分散データ又はパリティデータに対して、誤り検出符号に基づいて1ページ単位で誤りの発生を判断するようにしている。これにより、メモリチップの故障を、メモリチップの書込み単位である1ページ単位で検出することが可能となる。
また、本実施形態に係る半導体メモリ映像蓄積再生装置では、メモリチップの書込み単位で故障の有無を判別することが可能であるため、メモリチップの一部分に故障があった場合であっても、メモリユニット全体の故障と判断することはない。すなわち、メモリユニットのメモリチップの一部分に故障があった場合であっても、そのメモリユニットを継続して使用することが可能となる。
[第2の実施形態]
図6は、本発明の第2の実施形態に係る半導体メモリ映像蓄積再生装置の機能構成を示すブロック図である。図6における半導体メモリ映像蓄積再生装置は、エンコーダ11、RAID(Redundant Arrays of Independent Disks)制御部12、誤り検出部13−1〜13−4、メモリユニット14−1〜14−4及びデコーダ15を具備する。半導体メモリ映像蓄積再生装置は、RAID5を採用した構造をしている。
RAID制御部12には、エンコーダ11及びデコーダ15が接続される。また、RAID制御部12は、接続インタフェース121−1〜121−4を備え、この接続インタフェース121−1〜121−4により、誤り検出部13−1〜13−4と接続する。誤り検出部13−1〜13−4には、メモリユニット14−1〜14−4が接続される。
エンコーダ11は、カメラ等から映像データを取得し、この映像データを予め設定された符号化方式で符号化する。エンコーダ11は、符号化データをRAID制御部12へ出力する。
RAID制御部12は、映像データの収録時には、エンコーダ11からの符号化データについてのパリティデータを作成する。このとき、パリティデータは、符号化データと、パリティデータとで偶数個(零個を含む)の“1”を含むように調整されている。RAID制御部12は、符号化データを接続インタフェース121−1〜121−4のうち3個の接続インタフェースへ分散して出力し(以下、分散して出力された符号化データを分散データと称する。)、パリティデータを接続インタフェース121−1〜121−4のうち1個の接続インタフェースへ出力する。RAID制御部12は、分散データを出力する接続インタフェースと、パリティデータを出力する接続インタフェースとを順次切り替え、接続インタフェース121−1〜121−4のうちいずれか1個の接続インタフェースへパリティデータを出力するようにする。このとき、RAID制御部12は、分散データ及びパリティデータを、メモリチップ1422−1〜1422−132の書込み単位である1ページ単位で出力する。なお、書込み単位である1ページの容量は、メモリユニット毎に予め決定されている。
また、RAID制御部12は、映像データの再生時には、誤り検出部13−1〜13−4からの分散データ及びパリティデータを接続インタフェース121−1〜121−4を介して受信する。RAID制御部12は、分散データのいずれかに誤りが発生している場合、パリティデータに基づき、誤りが発生した分散データを復元する。RAID制御部12は、分散データを合成して符号化データを作成し、デコーダ15へ出力する。
デコーダ15は、RAID制御部12からの符号化データを、エンコーダ11における符号化方式に応じた復号化方式により復号化する。デコーダ15は、復号化した映像データを外部へ出力する。
誤り検出部13−1〜13−4は、映像データの収録時には、RAID制御部12からの分散データ又はパリティデータに対して、1ページ単位でチェックサム等の誤り検出符号を付加する。誤り検出部13−1〜13−4は、誤り検出符号を付加した分散データ又はパリティデータをメモリユニット14−1〜14−4へそれぞれ出力する。
また、誤り検出部13−1〜13−4は、映像データの再生時には、メモリユニット14−1〜14−4からの分散データ又はパリティデータに誤りが発生しているか否かを、誤り検出符号に基づいて判断する。誤り検出部13−1〜13−4は、分散データ又はパリティデータにおける誤りを検出した場合、RAID制御部12へ検出信号を出力する。
メモリユニット14−1〜14−4は、誤り訂正部143−1〜143−4、メモリ142−1〜142−4をそれぞれ備える。メモリ142−1〜142−4は、メモリ制御部1421−1〜1421−4、フラッシュメモリ等の半導体メモリからなるメモリチップ1422−11〜1422−132,・・・,1422−41〜1422−432及びシリアル/パラレル変換部1423−1〜1423−4をそれぞれ備える。なお、本実施形態では、メモリチップの数を32個としているが、メモリチップの数はこれに限定される訳ではない。
メモリユニット14−1〜14−4は、映像データの収録時には、誤り検出部13−1〜13−4からの分散データ又はパリティデータを記録する。なお、メモリユニット14−1〜14−4における処理は、それぞれ同様であるため、ここでは、メモリユニット14−1での処理を代表して説明する。
誤り訂正部143−1は、誤り検出部13−1からの分散データ又はパリティデータに対して、バースト誤りの訂正が可能な誤り訂正符号により符号化する。バースト誤りが訂正可能な誤り訂正符号には、例えば、リード・ソロモン訂正符号等がある。このとき、誤り訂正部143−1は、分散データ又はパリティデータと、リード・ソロモン訂正符号との合計の符号長が、メモリチップの並列数のN(Nは自然数)倍と一致するようにリード・ソロモン訂正符号を付加する。例えば、本実施形態ではメモリチップ数が32個であるため、誤り訂正部143−1は、30byteの分散データ又はパリティデータ毎に2byteの誤り訂正符号を付加する。誤り訂正部143−1は、誤り訂正符号を付加した分散データ又はパリティデータをメモリ142−1へ出力する。
メモリ142−1において、メモリ制御部1421−1は、誤り訂正部143−1からの分散データ又はパリティデータを受信すると、メモリチップ1422−11〜1422−132に対して書き込み制御を行う。
シリアル/パラレル(S/P)変換部1423−1は、誤り訂正部143−1からの分散データ又はパリティデータを32byte並列に変換し、メモリチップ1422−11〜1422−132へ出力する。メモリチップ1422−11〜1422−132は、S/P変換部1423−1からの分散データ又はパリティデータを半導体メモリに書き込む。
また、メモリユニット14−1〜14−4は、映像データの再生時には、記録された分散データ又はパリティデータを読み出し、誤り検出部13−1〜13−4へ出力する。なお、メモリユニット14−1〜14−4における処理は、それぞれ同様であるため、ここでは、メモリユニット14−1での処理を代表して説明する。
メモリ制御部1421−1は、メモリチップ1422−11〜1422−132に記録された分散データ又はパリティデータの読み出し制御を行う。
S/P変換部1423−1は、メモリチップ1422−11〜1422−132から読み出された分散データ又はパリティデータを合成し、誤り訂正部143−1へ出力する。
誤り訂正部143−1は、メモリ142−1からの分散データ又はパリティデータのバースト誤りを、誤り訂正符号を利用して訂正する。誤り訂正部143−1は、バースト誤りを訂正した分散データ又はパリティデータを誤り検出部13−1へ出力する。
次に、上記構成における半導体メモリ映像蓄積再生装置の動作を具体的に説明する。
図7は、本発明の第2の実施形態に係る半導体メモリ映像蓄積再生装置における分散データ及びパリティデータに対する処理を示す模式図である。図7において、本実施形態では、1ページの容量を2048byteとするが、本発明における1ページの容量はこの値に限定される訳ではない。
RAID制御部12は、映像データの収録時には、エンコーダ11からの符号化データを、図7(a)に示すように1952byteの分散データに分散する。このとき、分散データは、1ページ分の容量2048byteよりも、96byte少なくなっている。RAID制御部12は、図7(a)に示す分散データを誤り検出部13−1〜13−4のうち3個の誤り検出部へ出力する。
また、RAID制御部12は、エンコーダ11からの符号化データについて、図7(a)に示すように1952byteのパリティデータを作成する。RAID制御部12は、図7(a)に示すパリティデータを誤り検出部13−1〜13−4のうち1個の誤り検出部へ出力する。
また、RAID制御部12は、映像データの再生時には、誤り検出部13−1〜13−4のうち3個の誤り検出部から図7(a)に示す分散データを受信する。また、RAID制御部12は、誤り検出部13−1〜13−4のうち1個の誤り検出部から図7(a)に示すパリティデータを受信する。RAID制御部12は、分散データに誤りがある場合は、パリティデータを用いて分散データを復元する。RAID制御部12は、誤り検出部13−1〜13−4からの分散データを合成してデコーダ15へ出力する。
誤り検出部13−1〜13−4は、映像データの収録時には、RAID制御部12からの分散データ又はパリティデータに対して、図7(b)に示すように32byteのチェックサムを付加する。誤り検出部13−1〜13−4は、図7(b)に示す分散データ又はパリティデータをメモリユニット14−1〜14−4へ出力する。
また、誤り検出部13−1〜13−4は、映像データの再生時には、メモリユニット14−1〜14−4から、図7(b)に示す分散データ又はパリティデータを受信する。誤り検出部13−1〜13−4は、チェックサムを参照し、分散データ又はパリティデータに誤りが発生しているか否かを判断する。誤り検出部13−1〜13−4は、図7(a)に示す分散データ又はパリティデータをRAID制御部12へ出力する。
誤り訂正部143−1〜143−4は、映像データの収録時には、誤り検出部13−1〜13−4からの分散データ又はパリティデータに対して、図7(c)に示すように30byteの実データ毎に、2byteのリード・ソロモン訂正符号を付加する。これにより、1ページ分の容量である2048byteとなる。誤り訂正部143−1〜143−4は、図7(c)に示す分散データ又はパリティデータをメモリ142−1〜142−4へ出力する。
また、誤り訂正部143−1〜143−4は、映像データの再生時には、メモリ142−1〜142−4から、図7(c)に示す分散データ又はパリティデータを受信する。誤り訂正部143−1〜143−4は、30byteの実データにおけるバースト誤りを、2byteのリード・ソロモン訂正符号を利用して訂正する。誤り訂正部143−1〜143−4は、図7(b)に示す分散データ又はパリティデータを誤り検出部13−1〜13−4へ出力する。
図8は、本発明の第2の実施形態に係る半導体メモリ映像蓄積再生装置におけるS/P変換部1423−1の並列化処理を示す模式図である。
S/P変換部1423−1は、誤り訂正部143−1から図7(c)に示す分散データ又はパリティデータを受信する。S/P変換部1423−1は、誤り訂正部143−1から30byteの実データ及び2byteのリード・ソロモン訂正符号を受信する度に、このデータを32byte並列に変換し、メモリチップ1422−11〜1422−132へ出力する。これにより、1byteの30個の実データと、1byteの2個のリード・ソロモン訂正符号とが、メモリチップ1422−11〜1422−132へそれぞれ出力される。
図9は、本発明の第2の実施形態に係る半導体メモリ映像蓄積再生装置におけるメモリチップ1422−11〜1422−132での分散データ又はパリティデータの蓄積例を示す模式図である。
メモリチップ1422−11〜1422−132は、S/P変換部1423−1により並列変換されたデータを半導体メモリに書き込む。これにより、メモリチップ1422−11〜1422−132は、図7(c)に示す分散データ又はパリティデータを、図9に示すように蓄積する。すなわち、メモリチップ1422−11〜1422−130には、実データとチェックサムとが蓄積され、メモリチップ1422−131,1422−132には、リード・ソロモン訂正符号とチェックサムとが蓄積されることとなる。
図10は、上述の書込み処理によりメモリ142−1〜142−4に記録された分散データ及びパリティデータの模式図を示す。図10において、D11,D12,D13…は分散データを示し、P10,P20,P30…はパリティデータを示す。ここで、分散データ及びパリティデータは、メモリチップ1422−11〜1422−132,・・・,1422−41〜1422−432に並列して書き込まれている。また、パリティデータを記録するメモリユニットは、RAID制御部12により、異なるメモリユニットへページ単位で順次割り当てられる。
図11は、本発明の第2の実施形態に係る半導体メモリ映像蓄積再生装置におけるRAID制御部12がデータを復元する際のフローチャートである。
RAID制御部12は、誤り検出部13−1〜13−4のうちいずれかの誤り検出部から検出信号があったか否かを判断する(ステップS111)。RAID制御部12は、検出信号があった場合(ステップS111のYes)、検出信号があった誤り検出部13−1〜13−4からの分散データ及びパリティデータに誤りがあったと判断する。RAID制御部12は、分散データに誤りが発生したか否かを判断する(ステップS112)。RAID制御部12は、分散データに誤りが発生した場合(ステップS112のYes)、正常であった2個の分散データと、パリティデータとに基づいて、誤りの発生した分散データを復元する(ステップS113)。RAID制御部12は、3個の分散データを合成して符号化データとし、この符号化データをデコーダ15へ出力する(ステップS114)。
RAID制御部12は、ステップS111において検出信号を受信しない場合(ステップS111のNo)、処理をステップS114へ移行する。
RAID制御部12は、ステップS112において分散データに誤りがない場合(ステップS112のNo)、処理をステップS114へ移行する。
以上のように、上記第2の実施形態において、半導体メモリ映像蓄積再生装置は、映像データの収録時には、誤り訂正部143−1〜143−4により、実データ及び誤り訂正符号の合計の符号長が、メモリチップの並列数のN倍と一致するように誤り訂正符号を付加する。そして、S/P変換部1423−1〜1423−4は、誤り訂正部143−1〜143−4からのデータを、メモリチップへ1byteずつ並列して出力する。これにより、並列して接続されるメモリチップには、実データ及びリード・ソロモン訂正符号のいずれかが記録されることとなる。
また、半導体メモリ映像蓄積再生装置は、映像データの再生時には、メモリチップから並列してデータを読み出し、S/P変換部1423−1〜1423−4により、読み出したデータをシリアルデータへ変換する。そして、誤り訂正部143−1〜143−4は、S/P変換部1423−1〜1423−4からのデータにバースト誤りがある場合には、リード・ソロモン訂正符号に基づいてこのバースト誤りを訂正する。これにより、並列して接続された各メモリチップから読み出されたデータに誤りが含まれる場合、この誤りをリード・ソロモン訂正符号により訂正することが可能となる。つまり、並列して接続されたメモリチップのうちいずれかが故障した場合であっても、その故障によるデータの誤りを訂正することが可能となる。
また、上記第2の実施形態において、誤り検出部13−1〜13−4は、映像データの収録時には、RAID制御部12から出力された信号に対して1ページ毎に32byteの誤り検出符号を付加する。そして、この32byteの誤り検出符号は、S/P変換部1423−1〜1423−4により並列変換されることで、並列して接続された各メモリチップへ1byteずつ書き込まれる。誤り検出部13−1〜13−4は、映像データの再生時には、メモリユニット14−1〜14−4からの分散データ又はパリティデータに付加された誤り検出符号に基づいて、分散データ又はパリティデータにおける誤りの発生を判断する。つまり、誤り検出部13−1〜13−4は、メモリチップ毎に書き込まれた誤り検出符号に基づいて誤りの発生を判断している。これにより、誤り検出部13−1〜13−4は、メモリチップ毎の故障を検出することが可能となる。
また、上記第2の実施形態において、RAID制御部12は、誤り検出部13−1〜13−4のいずれかにより分散データにおける誤りを検出した場合、誤りが検出された分散データを、正常な分散データ及びパリティデータにより復元するようにしている。これにより、メモリチップ故障した場合、そのメモリチップに記録されたデータを復元することが可能となる。
したがって、本実施形態に係る半導体メモリ映像蓄積再生装置は、メモリチップ毎の故障についても補償することが可能であるため、メモリチップが故障した場合であっても、映像データを正常に再生することができる。
なお、上記第2の実施形態では、メモリチップが32個である場合を例に説明したが、本実施形態は、これに限定される訳ではない。例えば、メモリチップが64個である場合であっても同様に実施可能である。ただし、この場合、誤り検出部13−1〜13−4は、64byteのチェックサムを付加し、誤り訂正部143−1〜143−4は、62byteの実データ毎に2byteのリード・ソロモン訂正符号を付加する。そして、S/P変換部1423−1〜1423−4は、誤り訂正部143−1〜143−4からのデータを64個のメモリチップへ並列して出力する。これにより、メモリチップが32個である場合よりも、実データに対するリード・ソロモン訂正符号の割合が減少するため、より効率的にバースト誤りの訂正を行うことが可能となる。
[その他の実施形態]
なお、この発明は上記各実施形態に限定されるものではない。例えば、上記各実施形態における半導体メモリ映像蓄積再生装置は、RAID5を採用しているが、パリティデータを作成するRAID方式であるならば、RAIDレベルはRAID5に限定される訳ではない。例えば、RAID3及びRAID4等であっても同様に実施可能である。
また、上記各実施形態では、エンコーダ11により映像データを符号化してRAID制御部12へ出力し、デコーダ15により誤り訂正復号化部17又はRAID制御部12からの符号化データをデコードする例について説明したが、これに限定される訳ではない。外部からの符号化データをRAID制御部12に取り込み、誤り訂正復号化部17又はRAID制御部12からの符号化データを外部へ出力する場合であっても構わない。
さらに、この発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
11…エンコーダ
12…RAID制御部
121−1〜121−4…接続インタフェース
13−1〜13−4…誤り検出部
14−1〜14−4…メモリユニット
141−1〜141−4…ECC付加部
142−1〜142−4…メモリ
143−1〜143−4…誤り訂正部
1421−1〜1421−4…メモリ制御部
1422−11〜1422−132,1422−21〜1422−232,1422−31〜1422−332,1422−41〜1422−432…メモリチップ
1423−1〜1423−4…S/P変換部
15…デコーダ
16…誤り訂正符号化部
17…誤り訂正復号化部

Claims (13)

  1. ページ単位でデータの書込みが可能な半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置において、
    入力された符号化信号に対して誤り訂正符号を付加する誤り訂正符号化部と、
    複数の接続インタフェースを備え、前記誤り訂正符号化部からの符号化信号についてのパリティ情報を作成し、前記符号化信号を分散した分散信号と前記パリティ情報とを前記複数の接続インタフェースへそれぞれ出力するRAID制御部と、
    前記複数の接続インタフェースにそれぞれ接続し、前記接続インタフェースからの前記分散信号又は前記パリティ情報に対して、誤り検出符号を付加する複数の誤り検出部と、
    前記複数の誤り検出部にそれぞれ接続し、前記メモリチップを複数備え、前記誤り検出部からの前記分散信号又は前記パリティ情報を前記複数のメモリチップへ前記ページ単位で順次書き込む複数のメモリユニットと
    を具備することを特徴とする半導体メモリ映像蓄積再生装置。
  2. 前記複数のメモリユニットは、前記複数のメモリチップに書き込まれた前記分散信号又は前記パリティ情報を前記ページ単位で読み出し、
    前記複数の誤り検出部は、前記メモリユニットで読み出された前記分散信号又は前記パリティ情報を前記RAID制御部へ出力すると共に、前記分散信号又は前記パリティ情報に誤りがあるか否かを前記誤り検出符号に基づいて判断し、前記誤りがある場合、前記RAID制御部へ検出信号を出力し、
    前記RAID制御部は、前記複数の誤り検出部から前記分散信号及び前記パリティ情報を受信し、前記分散信号を合成して符号化信号を生成するものであり、前記検出信号を受信した場合、前記複数の誤り検出部からの前記分散信号のうち、前記検出信号を出力した誤り検出部からの分散信号を、その他の分散信号及びパリティ情報に基づいて復元し、
    前記半導体メモリ映像蓄積再生装置は、
    前記RAID制御部からの符号化信号に付加された前記誤り訂正符号に基づいて前記符号化信号の誤りを訂正する誤り訂正復号化部をさらに具備することを特徴とする請求項1記載の半導体メモリ映像蓄積再生装置。
  3. 前記複数のメモリユニットは、前記誤り検出部からの前記分散信号又は前記パリティ情報に対してビット誤り訂正符号を付加するビット誤り訂正部をさらに具備することを特徴とする請求項1記載の半導体メモリ映像蓄積再生装置。
  4. 前記複数のメモリユニットは、
    前記誤り検出部からの前記分散信号又は前記パリティ情報に対してビット誤り訂正符号を付加し、複数のメモリチップから読み出された前記分散信号又は前記パリティ情報に含まれるビット誤りを、前記ビット誤り訂正符号に基づいて訂正するビット誤り訂正部をさらに具備することを特徴とする請求項2記載の半導体メモリ映像蓄積再生装置。
  5. ページ単位でデータの書込みが可能な半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置で用いられるデータ書込み/読出し方法において、
    誤り訂正符号化部が、入力された符号化信号に対して誤り訂正符号を付加し、
    RAID制御部が、前記誤り訂正符号化部からの符号化信号についてのパリティ情報を作成し、
    前記RAID制御部が、前記符号化信号を分散した分散信号と前記パリティ情報とを複数の誤り検出部へそれぞれ出力し、
    前記複数の誤り検出部が、前記RAID制御部からの前記分散信号又は前記パリティ情報に対して誤り検出符号を付加し、
    複数のメモリユニットが、前記誤り検出部からの前記分散信号又は前記パリティ情報を前記メモリチップへ前記ページ単位で順次書き込むことを特徴とするデータ書込み/読出し方法。
  6. 前記複数のメモリユニットが、前記メモリチップに書き込まれた前記分散信号又は前記パリティ情報を前記ページ単位で読み出し、
    前記複数の誤り検出部が、前記複数のメモリユニットで読み出された前記分散信号又は前記パリティ情報を前記RAID制御部へ出力すると共に、前記分散信号又は前記パリティ情報に誤りがあるか否かを前記誤り検出符号に基づいて判断し、前記誤りがある場合、前記RAID制御部へ検出信号を出力し、
    前記RAID制御部が、前記検出信号を受信した場合、前記複数の誤り検出部からの前記分散信号のうち、前記検出信号を出力した誤り検出部からの分散信号を、前記複数の誤り検出部からの他の分散信号及びパリティ情報に基づいて復元し、
    前記RAID制御部が、前記復元した分散信号及び前記他の分散信号から符号化信号を生成し、
    誤り訂正符号化部が、前記RAID制御部からの符号化信号に付加された前記誤り訂正符号に基づいて前記符号化信号の誤りを訂正することを特徴とする請求項5記載のデータ書込み/読出し方法。
  7. 半導体メモリを備えるメモリチップを具備する半導体メモリ映像送出装置において、
    複数の接続インタフェースを備え、入力された符号化信号についてのパリティ情報を作成し、前記符号化信号を分散した分散信号と前記パリティ情報とを前記複数の接続インタフェースへそれぞれ出力するRAID制御部と、
    前記複数の接続インタフェースにそれぞれ接続し、前記接続インタフェースからの前記分散信号又は前記パリティ情報に対して誤り検出符号を付加する複数の誤り検出部と、
    前記複数の誤り検出部にそれぞれ接続する複数のメモリユニットであって、前記複数のメモリユニットは、前記誤り検出部からの分散信号又はパリティ情報に対して誤り訂正符号を付加する誤り訂正部と、前記誤り訂正符号を付加した分散信号又はパリティ情報を並列変換するシリアル/パラレル変換部と、前記並列変換された分散信号又はパリティ情報をそれぞれ並列して記録する複数の前記メモリチップとを備える複数のメモリユニットと
    を具備することを特徴とする半導体メモリ映像蓄積再生装置。
  8. 前記複数のメモリユニットは、前記複数のメモリチップから前記分散信号又は前記パリティ情報を並列して読み出し、前記シリアル/パラレル変換部により、前記並列して読み出された分散信号又は前記パリティ情報を合成し、前記誤り訂正部により、前記合成された分散信号又はパリティ情報に含まれる、前記複数のメモリチップ毎の誤りを前記誤り訂正符号に基づいて訂正し、
    前記複数の誤り検出部は、前記メモリユニットからの前記分散信号又は前記パリティ情報を前記RAID制御部へ出力すると共に、前記分散信号又は前記パリティ情報に誤りがあるか否かを前記誤り検出符号に基づいて判断し、前記誤りがある場合、前記RAID制御部へ検出信号を出力し、
    前記RAID制御部は、前記複数の誤り検出部から前記分散信号及び前記パリティ情報を受信し、前記分散信号を合成して符号化信号を生成するものであり、前記検出信号を受信した場合、前記複数の誤り検出部からの前記分散信号のうち、前記検出信号を出力した誤り検出部からの分散信号を、その他の分散信号及びパリティ情報に基づいて復元することを特徴とする請求項7記載の半導体メモリ映像蓄積再生装置。
  9. 前記誤り訂正部は、前記誤り検出部からの分散信号又はパリティ情報に対して、前記分散信号又は前記パリティ情報と、前記誤り訂正符号との合計符号長が、前記複数のメモリチップの並列数の整数倍となるように、前記誤り訂正符号を付加することを特徴とする請求項7及び8のいずれかに記載の半導体メモリ映像送出装置。
  10. 前記誤り訂正部は、前記誤り検出部からの分散信号又はパリティ情報と、前記誤り訂正符号との合計符号長が、前記複数のメモリチップの並列数Nと一致するように、前記並列数Nから前記誤り訂正符号の符号長Mを差し引いたN−Mバイトの前記分散信号又は前記パリティデータを受信する度に、前記誤り訂正符号をMバイト付加することを特徴とする請求項9記載の半導体メモリ映像蓄積再生装置。
  11. 前記誤り検出部は、前記接続インタフェースからの前記分散信号又は前記パリティ情報に対して前記メモリチップの並列数と同一バイトの前記誤り検出符号を付加することを特徴とする請求項7及び8のいずれかに記載の半導体メモリ映像蓄積再生装置。
  12. 半導体メモリを備えるメモリチップを具備する半導体メモリ映像蓄積再生装置に用いられるデータ書込み/読出し方法において、
    RAID制御部が、入力された符号化信号についてのパリティ情報を作成し、
    前記RAID制御部が、前記符号化信号を分散した分散信号と前記パリティ情報とを複数の誤り検出部へ出力し、
    前記複数の誤り検出部が、前記RAID制御部からの前記分散信号又は前記パリティ情報に対して誤り検出符号を付加し、
    複数のメモリユニットが、誤り訂正部により、前記誤り検出部からの分散信号又はパリティ情報に対して誤り訂正符号を付加し、シリアル/パラレル変換部により、前記誤り訂正符号を付加した分散信号又はパリティ情報を並列変換し、複数の前記メモリチップにより、前記並列変換された分散信号又はパリティ情報をそれぞれ並列して記録することを特徴とするデータ書込み/読出し方法。
  13. 前記複数のメモリユニットが、前記複数のメモリチップから前記分散信号又は前記パリティ情報を並列して読み出し、前記シリアル/パラレル変換部により、前記並列して読み出された分散信号又は前記パリティ情報を合成し、前記誤り訂正部により、前記合成された分散信号又はパリティ情報に含まれる、前記複数のメモリチップ毎の誤りを前記誤り訂正符号に基づいて訂正し、
    前記複数の誤り検出部が、前記メモリユニットからの前記分散信号又は前記パリティ情報を前記RAID制御部へ出力すると共に、前記分散信号又は前記パリティ情報に誤りがあるか否かを前記誤り検出符号に基づいて判断し、前記誤りがある場合、前記RAID制御部へ検出信号を出力し、
    前記RAID制御部が、前記検出信号を受信した場合、前記複数の誤り検出部からの前記分散信号のうち、前記検出信号を出力した誤り検出部からの分散信号を、前記複数の誤り検出部からの他の分散信号及びパリティ情報に基づいて復元し、
    前記RAID制御部が、前記復元した分散信号及び前記他の分散信号から符号化信号を生成することを特徴とする請求項12記載のデータ書込み/読出し方法。
JP2010059814A 2010-03-16 2010-03-16 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 Active JP4940322B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010059814A JP4940322B2 (ja) 2010-03-16 2010-03-16 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法
US13/014,938 US8495468B2 (en) 2010-03-16 2011-01-27 Data storage apparatus and data writing/reading method
KR1020110018645A KR101252382B1 (ko) 2010-03-16 2011-03-02 데이터 축적 장치 및 데이터 기록/판독 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010059814A JP4940322B2 (ja) 2010-03-16 2010-03-16 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法

Publications (2)

Publication Number Publication Date
JP2011192206A true JP2011192206A (ja) 2011-09-29
JP4940322B2 JP4940322B2 (ja) 2012-05-30

Family

ID=44648190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010059814A Active JP4940322B2 (ja) 2010-03-16 2010-03-16 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法

Country Status (3)

Country Link
US (1) US8495468B2 (ja)
JP (1) JP4940322B2 (ja)
KR (1) KR101252382B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015512110A (ja) * 2012-03-16 2015-04-23 マーベル ワールド トレード リミテッド Nandフラッシュメモリ上のデータの記憶のためのアーキテクチャ
JP2017107390A (ja) * 2015-12-09 2017-06-15 株式会社東芝 ビデオサーバ装置およびデータ書き込み/読み出し方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058103A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 映像収録再生装置及びリビルド処理方法
JP5970917B2 (ja) * 2012-03-30 2016-08-17 富士通株式会社 受信回路、情報処理装置、および制御方法
KR101684045B1 (ko) 2012-05-31 2016-12-07 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 로컬 에러 검출 및 글로벌 에러 정정
US8938661B2 (en) 2012-08-01 2015-01-20 Nvidia Corporation System and method for detecting errors in audio data
US9009561B2 (en) * 2012-08-01 2015-04-14 Nvidia Corporation System and method for detecting errors in audio data
US8972826B2 (en) 2012-10-24 2015-03-03 Western Digital Technologies, Inc. Adaptive error correction codes for data storage systems
US9311181B2 (en) 2012-11-15 2016-04-12 Samsung Electronics Co., Ltd. Memory controller changing partial data in memory device and method for changing partial data thereof
US8935592B2 (en) * 2012-11-20 2015-01-13 Arm Limited Apparatus and method for correcting errors in data accessed from a memory device
US9021339B2 (en) 2012-11-29 2015-04-28 Western Digital Technologies, Inc. Data reliability schemes for data storage systems
US9059736B2 (en) 2012-12-03 2015-06-16 Western Digital Technologies, Inc. Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme
US9214963B1 (en) 2012-12-21 2015-12-15 Western Digital Technologies, Inc. Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system
JP6005533B2 (ja) * 2013-01-17 2016-10-12 株式会社東芝 記憶装置および記憶方法
WO2014158130A1 (en) * 2013-03-25 2014-10-02 Hewlett-Packard Development Company, L.P. Memory device having error correction logic
KR102318478B1 (ko) 2014-04-21 2021-10-27 삼성전자주식회사 스토리지 컨트롤러, 스토리지 시스템 및 상기 스토리지 컨트롤러의 동작 방법
US9529670B2 (en) * 2014-05-16 2016-12-27 International Business Machines Corporation Storage element polymorphism to reduce performance degradation during error recovery
KR20170034224A (ko) 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 반도체 시스템
KR20180123207A (ko) * 2017-05-07 2018-11-15 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190005116A (ko) * 2017-07-05 2019-01-15 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
DE102017125617B8 (de) * 2017-11-02 2020-08-27 Infineon Technologies Ag Bestimmung und verwendung von bytefehlerpositionssignalen
CN109445982A (zh) * 2018-09-17 2019-03-08 至誉科技(武汉)有限公司 实现数据可靠读写的数据存储装置
CN109444716B (zh) * 2018-11-27 2021-08-10 中科曙光信息产业成都有限公司 一种具有定位功能的扫描测试结构及方法
US11886295B2 (en) 2022-01-31 2024-01-30 Pure Storage, Inc. Intra-block error correction
CN114415983B (zh) * 2022-03-30 2022-06-07 苏州浪潮智能科技有限公司 一种raid编解码方法、装置、设备及可读存储介质
CN118098324A (zh) * 2022-11-18 2024-05-28 长鑫存储技术有限公司 存储器系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06337764A (ja) * 1993-05-31 1994-12-06 Sanyo Electric Co Ltd ディスク再生装置
JPH10240453A (ja) * 1997-02-28 1998-09-11 Nec Corp ディスクアレイ装置
JP2001006299A (ja) * 1999-06-18 2001-01-12 Matsushita Electric Ind Co Ltd データ誤り訂正装置
JP2001167002A (ja) * 1999-12-10 2001-06-22 Nec Corp 電子ディスク装置の書き込み/読み出し制御方法及びその装置
JP2001325770A (ja) * 2000-05-16 2001-11-22 Sanyo Electric Co Ltd データ処理装置及びデータ変換回路
JP2002319233A (ja) * 2001-04-23 2002-10-31 Hitachi Ltd デジタル信号記録再生装置
JP2004030577A (ja) * 2002-03-08 2004-01-29 Network Appliance Inc ストレージアレイにおける複数の記憶装置故障を訂正する方法
JP2008033412A (ja) * 2006-07-26 2008-02-14 Hitachi Ltd 計算機システムの性能管理方法、管理計算機、及びストレージ装置
JP2008102819A (ja) * 2006-10-20 2008-05-01 Hitachi Ltd 記憶装置及び記憶方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10164581A (ja) * 1996-12-03 1998-06-19 Sony Corp 画像信号符号化方法及び装置、信号記録媒体
US5960169A (en) * 1997-02-27 1999-09-28 International Business Machines Corporation Transformational raid for hierarchical storage management system
US6148368A (en) * 1997-07-31 2000-11-14 Lsi Logic Corporation Method for accelerating disk array write operations using segmented cache memory and data logging
JPH1196081A (ja) 1997-09-22 1999-04-09 Chishiki Joho Kenkyusho:Kk 記憶装置の制御方法および記憶装置ならびに記憶装置の製造方法
US6070182A (en) * 1998-06-05 2000-05-30 Intel Corporation Data processor having integrated boolean and adder logic for accelerating storage and networking applications
US6230240B1 (en) * 1998-06-23 2001-05-08 Hewlett-Packard Company Storage management system and auto-RAID transaction manager for coherent memory map across hot plug interface
US6243827B1 (en) * 1998-06-30 2001-06-05 Digi-Data Corporation Multiple-channel failure detection in raid systems

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06337764A (ja) * 1993-05-31 1994-12-06 Sanyo Electric Co Ltd ディスク再生装置
JPH10240453A (ja) * 1997-02-28 1998-09-11 Nec Corp ディスクアレイ装置
JP2001006299A (ja) * 1999-06-18 2001-01-12 Matsushita Electric Ind Co Ltd データ誤り訂正装置
JP2001167002A (ja) * 1999-12-10 2001-06-22 Nec Corp 電子ディスク装置の書き込み/読み出し制御方法及びその装置
JP2001325770A (ja) * 2000-05-16 2001-11-22 Sanyo Electric Co Ltd データ処理装置及びデータ変換回路
JP2002319233A (ja) * 2001-04-23 2002-10-31 Hitachi Ltd デジタル信号記録再生装置
JP2004030577A (ja) * 2002-03-08 2004-01-29 Network Appliance Inc ストレージアレイにおける複数の記憶装置故障を訂正する方法
JP2008033412A (ja) * 2006-07-26 2008-02-14 Hitachi Ltd 計算機システムの性能管理方法、管理計算機、及びストレージ装置
JP2008102819A (ja) * 2006-10-20 2008-05-01 Hitachi Ltd 記憶装置及び記憶方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015512110A (ja) * 2012-03-16 2015-04-23 マーベル ワールド トレード リミテッド Nandフラッシュメモリ上のデータの記憶のためのアーキテクチャ
JP2017107390A (ja) * 2015-12-09 2017-06-15 株式会社東芝 ビデオサーバ装置およびデータ書き込み/読み出し方法

Also Published As

Publication number Publication date
KR101252382B1 (ko) 2013-04-08
KR20110104428A (ko) 2011-09-22
US8495468B2 (en) 2013-07-23
JP4940322B2 (ja) 2012-05-30
US20110231737A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
JP4940322B2 (ja) 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法
US20110066883A1 (en) Data storage apparatus and data writing/reading method
JP4668970B2 (ja) フォールトトレラントデータストレージシステムにおけるブロックレベルのデータ破損の検出および訂正
KR100573356B1 (ko) 코드워드데이터를저장하기위한데이터버퍼와에러신드롬을저장하기위한신드롬버퍼를사용하는ecc시스템
JP4141963B2 (ja) エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置
EP1792254B1 (en) Memory array error correction
US8352806B2 (en) System to improve memory failure management and associated methods
US9141473B2 (en) Parallel memory error detection and correction
KR19990028535A (ko) 디스크 드라이브 버퍼 내의 데이터 보호 방법 및 장치
JP2001256068A5 (ja)
JP4790790B2 (ja) 誤り検出訂正回路及び半導体メモリ
US20160139988A1 (en) Memory unit
TWI397811B (zh) 錯誤修正碼之編碼及解碼方法以及編碼解碼器
KR102004928B1 (ko) 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법
US8910013B1 (en) Methods and apparatus for providing multi-layered coding for memory devices
WO2014061161A1 (ja) 記録再生装置、誤り訂正方法および制御装置
JP5170010B2 (ja) ディスクアレイ装置、ディスクアレイ装置制御方法、及びディスクアレイ装置用プログラム
JP2021521524A (ja) 共通の高ランダム・ビット・エラーおよび低ランダム・ビット・エラー修正ロジック
JP5361826B2 (ja) 記録ユニット及び故障チップ特定方法
JP2006323434A (ja) データ処理装置及びそのメモリ訂正方法
US20050066254A1 (en) Error detection in redundant array of storage units
JP2000339228A (ja) 半導体ディスク装置
JP2005011386A (ja) 誤り訂正装置
TWI392239B (zh) Encoders, Decoders and Access Systems with Reed Solomon Error Correction Mechanism
JP2013205853A (ja) フラッシュメモリディスク装置、フラッシュメモリディスク装置におけるデータ記憶制御方法およびプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4940322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3