KR102004928B1 - 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법 - Google Patents
데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법 Download PDFInfo
- Publication number
- KR102004928B1 KR102004928B1 KR1020120139444A KR20120139444A KR102004928B1 KR 102004928 B1 KR102004928 B1 KR 102004928B1 KR 1020120139444 A KR1020120139444 A KR 1020120139444A KR 20120139444 A KR20120139444 A KR 20120139444A KR 102004928 B1 KR102004928 B1 KR 102004928B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- parity
- error correction
- data group
- group
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 에러 정정 코드를 인코딩 및 디코딩하는 방법에 관한 것이다. 본 발명의 실시 예에 따른 데이터 저장 장치는 데이터 저장 매체; 및 상기 데이터 저장 매체에 저장될 데이터에 대한 에러 정정 코드를 처리하도록 구성된 에러 정정 코드 유닛을 포함한다. 상기 에러 정정 코드 유닛은 상기 데이터 저장 매체에 저장될 데이터를 임시 저장하도록 구성된 저장 블럭; 및 상기 저장 블럭에 저장된 데이터를 상기 저장 블럭의 어드레스에 따라 복수의 데이터 그룹들로 분할하고, 상기 복수의 데이터 그룹들과 상기 복수의 데이터 그룹들 각각을 인코딩하여 생성된 복수의 패리티 데이터 그룹들을 재차 인코딩하여 최종 패리티 데이터를 생성하도록 구성된 인코더를 포함한다.
Description
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 에러 정정 코드를 인코딩 및 디코딩하는 방법에 관한 것이다.
일반적으로 정보를 전송하는 경로를 채널(channel)이라 정의할 수 있다. 정보가 유선 통신을 이용하여 전송되면, 채널은 정보가 전송되는 전송 라인(transmission line)이고, 정보가 무선 통신을 이용하여 전송되면, 채널은 전자기파가 통과하는 대기(air)이다.
데이터 저장 장치(data storage device)가 데이터를 저장하고, 저장된 데이터를 데이터 저장 장치로부터 읽어내는 과정 역시 채널로 정의될 수 있다. 이 경우의 채널은 데이터 저장 장치가 데이터를 저장한 순간부터 저장된 데이터를 데이터 저장 장치로부터 읽어낼 때까지의 시간적 경과일 수 있다. 또한, 이 경우의 채널은 데이터 저장 장치가 데이터를 저장하고 저장된 데이터를 데이터 저장 장치로부터 읽어내는 물리적 경로일 수도 있다.
채널을 통해서 데이터가 전송되는 동안 데이터는 오염될 수 있다. 즉, 채널을 통해서 데이터가 전송되는 동안 데이터에 에러가 포함될 수 있다. 데이터에 포함된 에러를 검출하고, 검출된 에러를 제거하여 원래의 데이터로 복원하기 위한 장치 및 방법에 관한 연구는 꾸준히 진행되고 있다.
데이터를 전송하기 전에 데이터에 에러 정정 코드(error correction code: ECC)를 부가하여 전송 데이터를 생성하는 과정은 에러 정정 코드 인코딩이라 불린다. 또한, 데이터를 수신한 뒤, 수신된 데이터에 부가된 에러 정정 코드와 데이터를 분리하고, 원래의 데이터로 복원하는 과정은 에러 정정 코드 디코딩이라 불린다.
채널의 특성에 따라서, 데이터에 포함되는 에러의 비율이 매우 클 수 있다. 에러의 발생 비율이 크면 클수록 이러한 에러를 복원하기 위한 에러 정정 코드 인코딩 및 디코딩 방법이 복잡해지거나, 에러 정정 코드 인코딩 및 디코딩을 수행하기 위한 하드웨어가 복잡해진다.
본 발명의 목적은 데이터 저장 장치의 에러 정정 능력을 향상시킬 수 있는 에러 정정 코드 인코딩 및 디코딩 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 데이터 저장 매체; 및 상기 데이터 저장 매체에 저장될 데이터에 대한 에러 정정 코드를 처리하도록 구성된 에러 정정 코드 유닛을 포함한다. 상기 에러 정정 코드 유닛은 상기 데이터 저장 매체에 저장될 데이터를 임시 저장하도록 구성된 저장 블럭; 및 상기 저장 블럭에 저장된 데이터를 상기 저장 블럭의 어드레스에 따라 복수의 데이터 그룹들로 분할하고, 상기 복수의 데이터 그룹들과 상기 복수의 데이터 그룹들 각각을 인코딩하여 생성된 복수의 패리티 데이터 그룹들을 재차 인코딩하여 최종 패리티 데이터를 생성하도록 구성된 인코더를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 에러 정정 코드 처리 방법은, 인코딩될 데이터를 저장하도록 구성된 저장 블럭의 어드레스에 따라 상기 인코딩될 데이터를 복수의 데이터 그룹들로 분할하는 단계; 상기 복수의 데이터 그룹들 각각을 1차 인코딩하고, 상기 복수의 데이터 그룹들 각각에 대응하는 복수의 패리티 데이터 그룹들을 생성하는 단계; 및 상기 복수의 데이터 그룹들과 상기 복수의 패리티 데이터 그룹들을 2차 인코딩하고, 최종 패리티 데이터를 생성하는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법에 따르면, 에러 정정 코드 유닛의 에러 정정 능력이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 에러 정정 코드 유닛을 포함하는 사용자 장치를 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 에러 정정 코드 유닛을 예시적으로 보여주는 블럭도이다.
도 3은 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 또 다른 도면이다.
도 6은 본 발명의 실시 예에 따른 에러 정정 코드 디코딩 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 예에 따른 에러 정정 코드 유닛을 포함하는 다른 사용자 장치를 예시적으로 보여주는 블럭도이다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 에러 정정 코드 유닛을 예시적으로 보여주는 블럭도이다.
도 3은 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 또 다른 도면이다.
도 6은 본 발명의 실시 예에 따른 에러 정정 코드 디코딩 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 예에 따른 에러 정정 코드 유닛을 포함하는 다른 사용자 장치를 예시적으로 보여주는 블럭도이다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 에러 정정 코드 유닛을 포함하는 사용자 장치를 예시적으로 보여주는 블럭도이다. 그리고 도 2는 도 1의 에러 정정 코드 유닛을 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 사용자 장치(100)는 크게 호스트 장치(110)와 데이터 저장 장치(120)로 구성된다. 데이터 저장 장치(120)는 호스트 장치(110)의 요청에 따라 호스트 장치(110)가 사용하는 데이터를 관리하도록 구성된다.
데이터 저장 장치(120)는 데이터 저장 장치 컨트롤러(130) 및 데이터 저장 매체(140)를 포함한다. 데이터 저장 장치 컨트롤러(130)는 데이터 저장 장치(120)의 제반 동작을 제어한다. 특히, 데이터 저장 장치 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 데이터 저장 매체(140)에 저장하거나, 데이터 저장 매체(140)로부터 독출된 데이터를 호스트 장치(110)로 제공한다.
데이터 저장 매체(150)는 호스트 장치(110)가 사용하는 데이터가 저장될 수 있는 다양한 장치들 중 어느 하나로 구성될 수 있다. 예를 들면, 데이터 저장 매체(150)는 랜덤 액세스 메모리(RAM)와 같은 휘발성 메모리 장치로 구성될 수 있다. 다른 예로서, 데이터 저장 매체(150)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 그리고 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 다른 예로서, 데이터 저장 매체(150)는 자성체가 코팅된 디스크(예를 들면, 플래터(platter))와 같은 장치로 구성될 수 있다.
데이터 저장 장치 컨트롤러(130)는 데이터 저장 매체(140)로부터 독출된 데이터의 에러를 검출하고 정정하기 위한 에러 정정 코드 유닛(150)을 포함한다. 에러 정정 코드 유닛(150)은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어가 결합된 형태로 구현될 수 있다.
도 2에 도시된 바와 같이, 에러 정정 코드 유닛(150)은 데이터를 인코딩하기 위한 에러 정정 코드 인코더(151, 이하, '인코더'라 칭함), 데이터를 디코딩하기 위한 에러 정정 코드 디코더(153, 이하, '디코더'라 칭함), 및 인코딩될 데이터와 디코딩될 데이터를 임시 저장하기 위한 에러 정정 코드 유닛 저장 블럭(155, 이하, '저장블럭'라 칭함)를 포함한다.
인코더(151)는 연산 동작(예를 들면, 소정의 다항식에 의한 나눗셈 동작)에 기반하여 데이터 저장 매체(150)에 저장될 데이터에 대한 패리티 데이터(parity data)를 생성하도록 구성된다. 패리티 데이터를 생성하기 위해서, 인코더(151)는 인코딩될 데이터를 저장 블럭(155)에 배열 및 저장하도록 구성된다. 인코더(151)는 인코딩될 데이터를 복수의 그룹으로 구분하고, 각각의 그룹에 대해서 패리티 데이터를 생성하도록 구성된다.
디코더(153)는 인코더(151)가 수행하는 연산 동작의 역순으로 데이터 저장 매체(150)로부터 독출된 데이터에 대한 에러 검출 및 에러 정정 동작을 수행하도록 구성된다. 비록 도시되지는 않았지만, 상기와 같은 동작을 수행하기 위해서, 디코더(153)는, 에러를 검출하는 에러 검출 블럭, 에러 검출 결과에 기반하여 에러를 정정하는 에러 정정 블럭을 포함할 수 있다. 디코더(153)는 디코딩될 데이터를 저장 블럭(155)에 배열 및 저장하도록 구성된다. 디코더(153)는 디코딩될 데이터를 복수의 그룹으로 구분하고, 각각의 그룹에 대해서 디코딩 동작을 수행하도록 구성된다.
본 발명의 실시 예에 따르면, 인코더(151)는 저장 블럭(155)의 열 방향(column wise) 또는 행 방향(row wise)으로 데이터를 그룹 짓고, 그룹 지어진 데이터 각각에 대해서 인코딩 동작을 수행하도록 구성된다. 그리고 인코더(151)는 모든 데이터 그룹과 모든 데이터 그룹에 대응하는 패리티 데이터에 대해서 재차 인코딩 동작을 수행하도록 구성된다. 그 결과, 최종 생성된 패리티 데이터와 데이터 그룹 각각에 대응하는 패리티 데이터 간에 의존성이 생기기 때문에 에러 정정 코드 유닛(150)의 에러 정정 능력이 향상될 수 있다. 이는 데이터 저장 장치(120)의 신뢰성이 향상될 수 있음을 의미한다.
잘 알려진 바와 같이, 디코더(153)는 인코더(151)의 인코딩 동작의 역순으로 디코딩 동작을 수행하도록 구성된다. 즉, 디코더(153)는 모든 데이터 그룹과 모든 데이터 그룹에 대응하는 패리티 데이터에 대해서 디코딩 동작을 수행하도록 구성된다. 그리고 디코더(153)는 저장 블럭(155)의 열 방향 또는 행 방향으로 데이터를 그룹 짓고, 그룹 지어진 데이터 각각에 대해서 디코딩 동작을 수행하도록 구성된다.
도 3은 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 순서도이다. 도 3의 에러 정정 코드 인코딩 방법을 설명함에 있어서, 데이터 저장 매체(도 1의 140)에 저장될 데이터가 저장 블럭(도 2의 155)에 순차적으로 저장된 것을 가정한다. 이하에서, 도 2 및 도 3을 참조하여 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법이 상세히 설명될 것이다.
S110 단계에서, 인코더(151)는 저장 블럭(155)에 저장된 데이터를 제1 데이터 그룹과 제2 데이터 그룹으로 나눈다. 설명의 간략화를 위해서, 저장 블럭(155)에 저장된 데이터가 2개의 그룹으로 나뉘는 것을 예시하였지만, 저장 블럭(155)에 저장된 데이터는 2개 이상의 그룹으로 나뉠 수 있음은 잘 이해될 것이다. 예시적으로, 인코더(151)는 저장 블럭(155)의 열 방향으로 데이터를 그룹 지을 수 있다. 다른 예로서, 인코더(151)는 저장 블럭(155)의 행 방향으로 데이터를 그룹 지을 수 있다. 이는 도 4 및 도 5를 참조하여 상세히 설명될 것이다.
S120 단계에서, 인코더(151)는 제1 패리티 데이터를 생성하기 위해서 제1 데이터 그룹을 인코딩한다. 생성된 제1 패리티 데이터는 저장 블럭(155)에 저장된다. 그리고 S130 단계에서, 인코더(151)는 제2 패리티 데이터를 생성하기 위해서 제2 데이터 그룹을 인코딩한다. 생성된 제2 패리티 데이터는 저장 블럭(155)에 저장된다.
인코더(151)는 미리 설정된 에러 정정 알고리즘에 따라 인코딩 동작을 수행할 수 있다. 에러 정정 알고리즘은 데이터 저장 매체(140)의 특성에 따라 달라질 수 있다. 예를 들면, 인코더(151)는 BCH(Bose, Ray-Chaudhuri, Hocquenghem) 코드, RS(Reed-Solomon) 코드 등과 같은 에러 정정 알고리즘에 따라 인코딩 동작을 수행할 수 있다. 에러 정정 알고리즘은 이 기술 분야에 속한 사람들에게 잘 알려져 있기 때문에, 여기에서 상세한 설명은 생략될 것이다.
S140 단계에서, 인코더(151)는 제3 패리티 데이터를 생성하기 위해서 제1 데이터 그룹, 제2 데이터 그룹, 제1 패리티 데이터, 및 제2 패리티 데이터 모두를 인코딩한다. 즉, 인코더(151)는 제1 데이터 그룹과 제2 데이터 그룹으로 나뉜 최초의 데이터에 제1 패리티 데이터와 제2 패리티 데이터를 부가하여 인코딩 동작을 재차 수행한다. 생성된 제3 패리티 데이터는 저장 블럭(155)에 저장된다.
S150 단계에서, 데이터 저장 매체 컨트롤러(도 1의 130)는 저장 블럭(155)에 저장된 제1 데이터 그룹, 제2 데이터 그룹, 제1 패리티 데이터, 제2 패리티 데이터, 및 제3 패리티 데이터를 데이터 저장 매체(140)에 저장한다.
도 4는 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 도면이다. 도 4를 설명함에 있어서, 데이터 저장 매체(도 1의 140)에 저장될 n-비트의 데이터가 저장 블럭(도 2의 155)에 저장된 것을 가정한다. 또한, 저장 블럭(155)은 8개의 열 어드레스들(C1~C8)에 의해서 랜덤하게 액세스(access)되고, n/8개 이상의 행 어드레스들(R1~R(n/8)+3)에 의해서 랜덤하게 액세스될 수 있는 저장 장치를 가정한다.
앞서 설명된 바와 같이, 인코딩 동작을 수행하기 위해서 데이터 저장 매체(140)에 저장될 데이터, 즉, 인코딩될 데이터는 2개 이상의 데이터 그룹으로 나뉜다. 예를 들면, 인코딩될 데이터(1~n 비트 데이터)는 저장 블럭(155)의 열 어드레스에 따라 나뉠 수 있다. 도 4에 도시된 바와 같이, 인코딩될 데이터는 저장 블럭(155)의 열 어드레스의 절반(C1~C4)에 대응하는 제1 데이터 그룹(CE1)과 나머지 절반(C5~C8)에 대응하는 제2 데이터 그룹(CE2)로 나뉜다.
제1 데이터 그룹(CE1)에 대해서 인코딩 동작이 수행되면, 제1 패리티 데이터(PDC1)가 생성된다. 생성된 제1 패리티 데이터(PDC1)는 인코딩될 데이터(1~n 비트 데이터)에 부가되도록 저장 블럭(155)에 저장된다. 그리고 제2 데이터 그룹(CE2)에 대해서 인코딩 동작이 수행되면, 제2 패리티 데이터(PDC2)가 생성된다. 생성된 제2 패리티 데이터(PDC2)는 인코딩될 데이터(1~n 비트 데이터)에 부가되도록 저장 블럭(155)에 저장된다.
데이터 그룹들(CE1 및 CE2) 각각에 대한 인코딩 동작이 수행된 이후에, 2차 인코딩 동작이 수행된다. 이때, 인코딩될 데이터는 저장 블럭(155)에 저장된 모든 데이터, 즉, 최초의 데이터(1~n 비트의 데이터), 제1 데이터 그룹(CE1)에 대응하는 제1 패리티 데이터(PDC1), 및 제2 데이터 그룹(CE2)에 대응하는 제2 패리티 데이터(PDC2)이다. 저장 블럭(155)에 저장된 모든 데이터(RE)에 대해서 인코딩 동작이 수행되면, 제3 패리티 데이터(PDR)가 생성된다. 생성된 제3 패리티 데이터(PDR)는 저장 블럭(155)에 저장된다.
인코딩 동작이 완료되면, 저장 블럭(155)에 저장된 모든 데이터, 즉, 최초의 데이터(1~n 비트 데이터), 제1 패리티 데이터(PDC1), 제2 패리티 데이터(PDC2), 및 제3 패리티 데이터(PDR)가 데이터 저장 매체(140)에 저장된다.
이러한 방식으로 에러 정정 코드 인코딩 동작을 수행하면, 생성된 패리티 데이터들(PDC1, PDC2 및 PDR) 간에 체인처럼 연결되는 의존성이 생긴다. 그 결과, 에러 정정 코드 디코딩 동작의 에러 정정 능력이 향상될 수 있다.
도 5는 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법을 설명하기 위한 또 다른 도면이다. 도 5를 설명함에 있어서, 데이터 저장 매체(도 1의 140)에 저장될 n-비트의 데이터가 저장 블럭(도 2의 155)에 저장된 것을 가정한다. 또한, 저장 블럭(155)은 8개의 열 어드레스들(C1~C8)에 의해서 랜덤하게 액세스(access)되고, n/8개 이상의 행 어드레스들(R1~R(n/8)+3)에 의해서 랜덤하게 액세스될 수 있는 저장 장치를 가정한다.
앞서 설명된 바와 같이, 인코딩 동작을 수행하기 위해서 데이터 저장 매체(140)에 저장될 데이터, 즉, 인코딩될 데이터는 2개 이상의 데이터 그룹으로 나뉜다. 예를 들면, 인코딩될 데이터(1~n 비트 데이터)는 저장 블럭(155)의 행 어드레스에 따라 나뉠 수 있다. 도 5에 도시된 바와 같이, 인코딩될 데이터는 저장 블럭(155)의 행 어드레스의 절반(R1~R(m/8))에 대응하는 제1 데이터 그룹(RE1)과 나머지 절반(R(m/8)+1~R(n/8))에 대응하는 제2 데이터 그룹(RE2)로 나뉜다.
제1 데이터 그룹(RE1)에 대해서 인코딩 동작이 수행되면, 제1 패리티 데이터(PDR1)가 생성된다. 생성된 제1 패리티 데이터(PDR1)는 인코딩될 데이터(1~n 비트 데이터)에 부가되도록 저장 블럭(155)에 저장된다. 그리고 제2 데이터 그룹(RE2)에 대해서 인코딩 동작이 수행되면, 제2 패리티 데이터(PDR2)가 생성된다. 생성된 제2 패리티 데이터(PDR2)는 인코딩될 데이터(1~n 비트 데이터)에 부가되도록 저장 블럭(155)에 저장된다.
데이터 그룹들(RE1 및 RE2) 각각에 대한 인코딩 동작이 수행된 이후에, 2차 인코딩 동작이 수행된다. 이때, 인코딩될 데이터는 저장 블럭(155)에 저장된 모든 데이터, 즉, 최초의 데이터(1~n 비트의 데이터), 제1 데이터 그룹(RE1)에 대응하는 제1 패리티 데이터(PDR1), 및 제2 데이터 그룹(RE2)에 대응하는 제2 패리티 데이터(PDR2)이다. 저장 블럭(155)에 저장된 모든 데이터(RE)에 대해서 인코딩 동작이 수행되면, 제3 패리티 데이터(PDC)가 생성된다. 생성된 제3 패리티 데이터(PDC)는 저장 블럭(155)에 저장된다.
인코딩 동작이 완료되면, 저장 블럭(155)에 저장된 모든 데이터, 즉, 최초의 데이터(1~n 비트 데이터), 제1 패리티 데이터(PDR1), 제2 패리티 데이터(PDR2), 및 제3 패리티 데이터(PDC)가 데이터 저장 매체(140)에 저장된다.
이러한 방식으로 에러 정정 코드 인코딩 동작을 수행하면, 생성된 패리티 데이터들(PDR1, PDR2 및 PDC) 간에 체인처럼 연결되는 의존성이 생긴다. 그 결과, 에러 정정 코드 디코딩 동작의 에러 정정 능력이 향상될 수 있다.
도 6은 본 발명의 실시 예에 따른 에러 정정 코드 디코딩 방법을 설명하기 위한 순서도이다. 잘 알려진 바와 같이, 에러 정정 코드 디코딩 방법은 에러 정정 코드 인코딩 방법의 역순으로 진행된다. 도 6의 에러 정정 코드 디코딩 방법을 설명함에 있어서, 데이터 저장 매체(도 1의 140)로부터 독출된 데이터가 저장 블럭(도 2의 155)에 저장된 것을 가정한다. 도 2 및 도 6을 참조하여 본 발명의 실시 예에 따른 에러 정정 코드 디코딩 방법이 상세히 설명될 것이다.
S210 단계에서, 디코더(153)는 독출된 데이터를 인코딩 동작이 완료되었을 때의 데이터 배열과 유사(또는 동일)하게 배열한다. 이는, 패리티 데이터들과 사용자 데이터를 구분하는 동작, 그리고 패리티 데이터들을 서로 구분하는 동작에 의해서 이루어질 수 있다.
S220 단계에서, 디코더(153)는 제1 데이터 그룹, 제2 데이터 그룹, 제1 패리티 데이터, 및 제2 패리티 데이터를 제3 패리티 데이터를 이용하여 디코딩한다. 디코딩 동작은 제1 데이터 그룹, 제2 데이터 그룹, 제1 패리티 데이터, 및 제2 패리티 데이터에 포함된 에러를 검출하고, 검출된 에러를 정정하는 동작을 포함할 수 있다.
S230 단계에서, 디코더(153)는 제2 데이터 그룹을 제2 패리티 데이터를 이용하여 디코딩한다. 마찬가지로, 디코딩 동작은 제2 데이터 그룹에 포함된 에러를 검출하고, 검출된 에러를 정정하는 동작을 포함할 수 있다.
S240 단계에서, 디코더(153)는 제1 데이터 그룹을 제1 패리티 데이터를 이용하여 디코딩한다. 마찬가지로, 디코딩 동작은 제1 데이터 그룹에 포함된 에러를 검출하고, 검출된 에러를 정정하는 동작을 포함할 수 있다.
도 7은 본 발명의 실시 예에 따른 에러 정정 코드 유닛을 포함하는 다른 사용자 장치를 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 사용자 장치(3000)는 호스트 장치(3100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 3200)를 포함한다.
SSD(3200)는 SSD 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치들(3231~323n), 전원 공급기(3240), 신호 커넥터(3250), 전원 커넥터(3260)를 포함한다.
SSD(3200)는 호스트 장치(3100)의 요청에 응답하여 동작한다. 즉, SSD 컨트롤러(3210)는 호스트 장치(3100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(3231~323n)을 액세스하도록 구성된다. 예를 들면, SSD 컨트롤러(3210)는 불휘발성 메모리 장치들(3231~323n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성된다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~323n)에 저장될 데이터를 임시 저장하도록 구성된다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터를 임시 저장하도록 구성된다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 SSD 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~323n)로 전송된다.
불휘발성 메모리 장치들(3231~323n)은 SSD(3200)의 저장 매체로써 사용된다. 불휘발성 메모리 장치들(3231~323n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(3210)와 연결된다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 것이다.
전원 공급기(3240)는 전원 커넥터(3260)를 통해 입력된 전원(PWR)을 SSD(3200) 내부에 제공하도록 구성된다. 전원 공급기(3240)는 보조 전원 공급기(3241)를 포함한다. 보조 전원 공급기(3241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(3200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성된다. 보조 전원 공급기(3241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(3210)는 신호 커넥터(3250)를 통해서 호스트 장치(3100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 것이다. 신호 커넥터(3250)는 호스트 장치(3100)와 SSD(3200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial SCSI) 등의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 8을 참조하면, SSD 컨트롤러(3210)는 메모리 인터페이스(3211), 호스트 인터페이스(3212), ECC 유닛(3213), 중앙 처리 장치(3214), 그리고 램(3215)을 포함한다.
메모리 인터페이스(3211)는 불휘발성 메모리 장치들(3231~323n)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(3211)는 불휘발성 메모리 장치들(3231~323n)과 데이터를 주고 받도록 구성된다. 메모리 인터페이스(3211)는 중앙 처리 장치(3214)의 제어에 따라 버퍼 메모리 장치(3220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(3211)는 중앙 처리 장치(3214)의 제어에 따라 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터를 버퍼 메모리 장치(3220)로 전달한다.
호스트 인터페이스(3212)는 호스트 장치(3100)의 프로토콜에 대응하여 SSD(3200)와의 인터페이싱을 제공하도록 구성된다. 예를 들면, 호스트 인터페이스(3212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial SCSI) 프로토콜들 중 어느 하나를 통해 호스트 장치(3100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스(3212)는 호스트 장치(3100)가 SSD(3200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 유닛(3213)은 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 방법과 디코딩 방법에 따라 동작하도록 구성된다. ECC 유닛(3213)은 불휘발성 메모리 장치들(3231~323n)로 전송되는 데이터에 근거하여 패리티 비트를 생성하도록 구성된다. 생성된 패리티 비트는 불휘발성 메모리(3231~323n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(3213)은 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터의 에러를 검출하도록 구성된다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성된다.
중앙 처리 장치(3214)는 호스트 장치(3100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성된다. 중앙 처리 장치(3214)는 호스트 장치(3100)의 요청에 응답하여 SSD 컨트롤러(3210)의 제반 동작을 제어한다. 중앙 처리 장치(3214)는 SSD(3200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치들(3231~323n)의 동작을 제어한다. 램(3215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용된다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 컴퓨터 시스템(4000)은 시스템 버스(4700)에 전기적으로 연결되는 네트워크 어댑터(4100), 중앙 처리 장치(4200), 데이터 저장 장치(4300), 램(4400), 롬(4500) 그리고 사용자 인터페이스(4600)를 포함한다. 여기에서, 데이터 저장 장치(4300)는 도 1에 도시된 데이터 저장 장치(120), 도 7에 도시된 SSD(3200)로 구성될 수 있다.
네트워크 어댑터(4100)는 컴퓨터 시스템(4000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(4200)는 램(4400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(4300)는 컴퓨터 시스템(4000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(4000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(4300)에 저장된다.
램(4400)은 컴퓨터 시스템(4000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(4400)에는 데이터 저장 장치(4300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(4500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(4600)를 통해서 컴퓨터 시스템(2000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(4000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100: 사용자 장치
110: 호스트 장치
120: 데이터 저장 장치
130: 데이터 저장 장치 컨트롤러
140: 에러 정정 코드 유닛
150: 데이터 저장 매체
110: 호스트 장치
120: 데이터 저장 장치
130: 데이터 저장 장치 컨트롤러
140: 에러 정정 코드 유닛
150: 데이터 저장 매체
Claims (15)
- 데이터 저장 매체; 및
상기 데이터 저장 매체에 저장될 데이터에 대한 에러 정정 코드를 처리하도록 구성된 에러 정정 코드 유닛을 포함하되,
상기 에러 정정 코드 유닛은,
상기 데이터 저장 매체에 저장될 데이터를 임시 저장하도록 구성된 저장 블럭; 및
상기 저장 블럭에 저장된 데이터를 상기 저장 블럭의 어드레스에 따라 복수의 데이터 그룹들로 분할하고, 상기 복수의 데이터 그룹들을 각각 1차 인코딩하여 상기 복수의 데이터 그룹들에 각각 대응하는 복수의 패리티 데이터 그룹들을 생성하고, 상기 복수의 패리티 데이터 그룹들을 상기 복수의 데이터 그룹들에 부가하여 데이터 셋을 생성하고, 상기 데이터 셋을 2차 인코딩하여 최종 패리티 데이터를 생성하도록 구성된 인코더를 포함하는 데이터 저장 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 인코더는 상기 저장 블럭의 열 어드레스에 따라 상기 저장 블럭에 저장된 데이터를 제1 데이터 그룹과 제2 데이터 그룹을 분할하도록 구성된 데이터 저장 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제2항에 있어서,
상기 인코더는 상기 제1 데이터 그룹을 인코딩하여 제1 패리티 데이터 그룹을 생성하고, 상기 제2 데이터 그룹을 인코딩하여 제2 패리티 데이터 그룹을 생성하고, 상기 제1 데이터 그룹, 상기 제2 데이터 그룹, 상기 제1 패리티 데이터 그룹 및 상기 제2 패리티 데이터 그룹을 인코딩하여 상기 최종 패리티 데이터를 생성하도록 구성된 데이터 저장 장치. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제3항에 있어서,
상기 인코더는 상기 제1 패리티 데이터 그룹과 상기 제2 패리티 데이터 그룹이 상기 제1 데이터 그룹과 상기 제2 데이터 그룹에 부가되도록 상기 제1 패리티 데이터 그룹과 상기 제2 패리티 데이터 그룹을 상기 저장 블럭에 저장하도록 구성된 데이터 저장 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 인코더는 상기 저장 블럭의 행 어드레스에 따라 상기 저장 블럭에 저장된 데이터를 제1 데이터 그룹과 제2 데이터 그룹으로 분할하도록 구성된 데이터 저장 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 인코더는 상기 제1 데이터 그룹을 인코딩하여 제1 패리티 데이터 그룹을 생성하고, 상기 제2 데이터 그룹을 인코딩하여 제2 패리티 데이터 그룹을 생성하고, 상기 제1 데이터 그룹, 상기 제2 데이터 그룹, 상기 제1 패리티 데이터 그룹 및 상기 제2 패리티 데이터 그룹을 인코딩하여 상기 최종 패리티 데이터를 생성하도록 구성된 데이터 저장 장치. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 에러 정정 코드 유닛은 상기 인코더의 인코딩 동작의 역순으로 진행되는 디코딩 동작을 수행하도록 구성된 디코더를 더 포함하는 데이터 저장 장치 - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 데이터 저장 매체와 상기 에러 정정 코드 유닛을 제어하도록 구성된 컨트롤러를 더 포함하는 데이터 저장 장치. - ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제8항에 있어서,
상기 데이터 저장 매체, 상기 에러 정정 코드 유닛 및 상기 컨트롤러는 솔리드 스테이트 드라이브로 구성되는 데이터 저장 장치. - 데이터 저장 장치의 에러 정정 코드 처리 방법에 있어서:
인코딩될 데이터를 저장하도록 구성된 저장 블럭의 어드레스에 따라 상기 인코딩될 데이터를 복수의 데이터 그룹들로 분할하는 단계;
상기 복수의 데이터 그룹들을 각각 1차 인코딩하고, 상기 복수의 데이터 그룹들에 각각 대응하는 복수의 패리티 데이터 그룹들을 생성하는 단계;
상기 복수의 패리티 데이터 그룹들을 상기 복수의 데이터 그룹들에 부가하여 데이터 셋을 생성하는 단계; 및
상기 데이터 셋을 2차 인코딩하고, 최종 패리티 데이터를 생성하는 단계를 포함하는 데이터 저장 장치의 에러 정정 코드 처리 방법. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 인코딩될 데이터를 상기 복수의 데이터 그룹들로 분할하는 단계는 상기 저장 블럭의 열 어드레스에 따라 분할하는 단계를 포함하는 데이터 저장 장치의 에러 정정 코드 처리 방법. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 인코딩될 데이터를 상기 복수의 데이터 그룹들로 분할하는 단계는 상기 저장 블럭의 행 어드레스에 따라 분할하는 단계를 포함하는 데이터 저장 장치의 에러 정정 코드 처리 방법. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 복수의 데이터 그룹들, 상기 복수의 패리티 데이터 그룹들 및 상기 최종 패리티 데이터를 데이터 저장 매체에 저장하는 단계를 더 포함하는 데이터 저장 장치의 에러 정정 코드 처리 방법. - ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 복수의 데이터 그룹들, 상기 복수의 패리티 데이터 그룹들 및 상기 최종 패리티 데이터를 디코딩하는 단계를 더 포함하는 데이터 저장 장치의 에러 정정 코드 처리 방법. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제14항에 있어서,
상기 디코딩하는 단계는 상기 복수의 데이터 그룹들을 상기 1차 인코딩이 수행되기 전에 상기 저장 블럭에 저장된 상태와 동일하게 배열하는 단계를 포함하는 데이터 저장 장치의 에러 정정 코드 처리 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120139444A KR102004928B1 (ko) | 2012-12-04 | 2012-12-04 | 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법 |
| US13/778,853 US9286156B2 (en) | 2012-12-04 | 2013-02-27 | Data storage device and method for processing error correction code thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120139444A KR102004928B1 (ko) | 2012-12-04 | 2012-12-04 | 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140071640A KR20140071640A (ko) | 2014-06-12 |
| KR102004928B1 true KR102004928B1 (ko) | 2019-07-29 |
Family
ID=50826753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120139444A KR102004928B1 (ko) | 2012-12-04 | 2012-12-04 | 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9286156B2 (ko) |
| KR (1) | KR102004928B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9798622B2 (en) * | 2014-12-01 | 2017-10-24 | Intel Corporation | Apparatus and method for increasing resilience to raw bit error rate |
| US10284230B2 (en) * | 2016-11-15 | 2019-05-07 | Western Digital Technologies, Inc. | Linked storage system and host system error correcting code |
| KR20190086936A (ko) * | 2018-01-15 | 2019-07-24 | 삼성전자주식회사 | 메모리 장치 |
| KR102513782B1 (ko) * | 2018-05-24 | 2023-03-27 | 에스케이하이닉스 주식회사 | 컨트롤러 및 그것의 동작 방법 |
| KR20210124688A (ko) * | 2020-04-07 | 2021-10-15 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템, 이를 위한 메모리 컨트롤러 및 그 동작 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002509331A (ja) | 1998-01-16 | 2002-03-26 | ヒューレット・パッカード・カンパニー | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 |
| US20130080862A1 (en) | 2011-09-22 | 2013-03-28 | Jon C.R. Bennett | System and method for correcting errors in data using a compound code |
| US20130145229A1 (en) | 2011-11-18 | 2013-06-06 | Jack Edward Frayer | Systems, Methods and Devices for Multi-Tiered Error Correction |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960015535B1 (ko) * | 1992-12-16 | 1996-11-18 | 주식회사 엘지화학 | 열가소성 수지 조성물 |
| US5600663A (en) * | 1994-11-16 | 1997-02-04 | Lucent Technologies Inc. | Adaptive forward error correction system |
| US5844918A (en) * | 1995-11-28 | 1998-12-01 | Sanyo Electric Co., Ltd. | Digital transmission/receiving method, digital communications method, and data receiving apparatus |
| JP3975245B2 (ja) | 1999-12-16 | 2007-09-12 | 株式会社ルネサステクノロジ | 記録再生装置および半導体メモリ |
| US6621871B2 (en) * | 2001-03-30 | 2003-09-16 | Nokia Corporation | Incremental redundancy packet combiner and decoder |
| KR100546348B1 (ko) * | 2003-07-23 | 2006-01-26 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그 데이터 저장 방법 |
| US7227797B2 (en) * | 2005-08-30 | 2007-06-05 | Hewlett-Packard Development Company, L.P. | Hierarchical memory correction system and method |
| US8792555B2 (en) * | 2006-01-31 | 2014-07-29 | Qualcomm Incorporated | Methods and systems for resizing multimedia content |
| KR100842680B1 (ko) | 2007-01-08 | 2008-07-01 | 삼성전자주식회사 | 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템 |
| KR20110025524A (ko) * | 2009-09-04 | 2011-03-10 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 데이터 처리 방법 |
-
2012
- 2012-12-04 KR KR1020120139444A patent/KR102004928B1/ko active IP Right Grant
-
2013
- 2013-02-27 US US13/778,853 patent/US9286156B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002509331A (ja) | 1998-01-16 | 2002-03-26 | ヒューレット・パッカード・カンパニー | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 |
| US20130080862A1 (en) | 2011-09-22 | 2013-03-28 | Jon C.R. Bennett | System and method for correcting errors in data using a compound code |
| US20130145229A1 (en) | 2011-11-18 | 2013-06-06 | Jack Edward Frayer | Systems, Methods and Devices for Multi-Tiered Error Correction |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140071640A (ko) | 2014-06-12 |
| US20140157082A1 (en) | 2014-06-05 |
| US9286156B2 (en) | 2016-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102645583B1 (ko) | 예측성 메모리 유지보수 | |
| US10146482B2 (en) | Global error recovery system | |
| US9946596B2 (en) | Global error recovery system | |
| TWI674767B (zh) | 用於ｎａｎｄ快閃記憶體的渦輪乘積碼 | |
| US9465552B2 (en) | Selection of redundant storage configuration based on available memory space | |
| KR102374113B1 (ko) | 메모리 장치의 동작 방법, 이를 이용한 메모리 장치 및 그 장치를 포함하는 메모리 시스템 | |
| KR20150115652A (ko) | 다수의 에러 정정 코드들을 통한 nand 플래시 제어기들에서의 에러 정정 코드(ecc) 선택 | |
| EP3368984B1 (en) | Temperature dependent multiple mode error correction | |
| KR20120096213A (ko) | 컨트롤러, 이의 동작방법, 및 상기 컨트롤러를 포함한 메모리 시스템 | |
| KR102004928B1 (ko) | 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법 | |
| CN109669800B (zh) | 用于写入路径错误的高效数据恢复 | |
| US20150019904A1 (en) | Data processing system and operating method thereof | |
| KR20190038964A (ko) | 에러 정정 코드 유닛, 그것의 인코딩 및 디코딩 방법 | |
| CN113971103A (zh) | 数据存储中针对极端温度使用条件改进的数据可靠性 | |
| KR20220045343A (ko) | 데이터 처리 시스템 내 데이터 전송에서 발생한 에러를 정정하는 장치 및 방법 | |
| US10514980B2 (en) | Encoding method and memory storage apparatus using the same | |
| KR20210121654A (ko) | 메모리 시스템의 데이터 에러를 복구하는 장치 및 방법 | |
| KR102661931B1 (ko) | 오류 정정 코드를 지원하는 장치 및 그것의 테스트 방법 | |
| US20170286219A1 (en) | Data storage device and operating method thereof | |
| US20150143201A1 (en) | Error-correcting code distribution for memory systems | |
| US10431324B2 (en) | Data storage device for performing decoding operation and operating method thereof | |
| KR20140081954A (ko) | 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법 | |
| JP2015135676A (ja) | 複数のフラッシュ面にわたってコード語をインターリーブするための方法および／または装置 | |
| US10866855B2 (en) | Memory system varying operation of memory controller according to internal status of memory device | |
| US10922025B2 (en) | Nonvolatile memory bad row management |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |