JP2001167002A - 電子ディスク装置の書き込み／読み出し制御方法及びその装置 - Google Patents
電子ディスク装置の書き込み／読み出し制御方法及びその装置Info
- Publication number
- JP2001167002A JP2001167002A JP35095799A JP35095799A JP2001167002A JP 2001167002 A JP2001167002 A JP 2001167002A JP 35095799 A JP35095799 A JP 35095799A JP 35095799 A JP35095799 A JP 35095799A JP 2001167002 A JP2001167002 A JP 2001167002A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- disk device
- electronic disk
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 電子ディスク装置の記憶容量を効率的に利用
すると共に、データ転送負荷の軽減を図る。 【解決手段】 半導体記憶素子２にセクタ単位にデータ
を格納し読み出す電子ディスク装置の書き込み／読み出
し制御において、上位装置１から転送されてきたデータ
に異常があるか否かをＣＲＣチェック回路３が当該デー
タに付加されている誤り検出符号で識別し、識別結果を
チェックビット生成回路５に通知する。この回路５は、
正常／異常を示すチェックビットを当該データ対応に半
導体記憶素子２に格納すると共に、ＥＣＣ生成回路４
は、該データに誤り検出符号を付加せずに該データを半
導体記憶素子２のディスク領域に格納するようにした。
すると共に、データ転送負荷の軽減を図る。 【解決手段】 半導体記憶素子２にセクタ単位にデータ
を格納し読み出す電子ディスク装置の書き込み／読み出
し制御において、上位装置１から転送されてきたデータ
に異常があるか否かをＣＲＣチェック回路３が当該デー
タに付加されている誤り検出符号で識別し、識別結果を
チェックビット生成回路５に通知する。この回路５は、
正常／異常を示すチェックビットを当該データ対応に半
導体記憶素子２に格納すると共に、ＥＣＣ生成回路４
は、該データに誤り検出符号を付加せずに該データを半
導体記憶素子２のディスク領域に格納するようにした。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子ディスク装置の
書き込み／読み出し制御方法及びその装置に関し、特
に、記憶デバイスとして使用する半導体記憶素子の有効
利用を図るのに好適な電子ディスク装置の書き込み／読
み出し制御方法及びその装置に関する。
書き込み／読み出し制御方法及びその装置に関し、特
に、記憶デバイスとして使用する半導体記憶素子の有効
利用を図るのに好適な電子ディスク装置の書き込み／読
み出し制御方法及びその装置に関する。
【０００２】
【従来の技術】半導体記憶素子の高集積化技術が進展
し、一昔前の磁気ディスク装置の記憶容量を上回る半導
体記憶素子が低コストで製造されるようになってきてい
る。このため、従来の磁気ディスク装置の代わりに、例
えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）
やフラッシュメモリなどの半導体記憶素子をデータ蓄積
用の記憶デバイスとして用いた電子ディスク装置が普及
するようになってきている。
し、一昔前の磁気ディスク装置の記憶容量を上回る半導
体記憶素子が低コストで製造されるようになってきてい
る。このため、従来の磁気ディスク装置の代わりに、例
えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）
やフラッシュメモリなどの半導体記憶素子をデータ蓄積
用の記憶デバイスとして用いた電子ディスク装置が普及
するようになってきている。
【０００３】電子ディスク装置は、高速アクセスが可能
であり、機械的な可動部品が無いという利点がある一
方、記憶容量当たりの単価を比較すれば、磁気ディスク
装置とは比較にならないほど高価である。このため、電
子ディスク装置にデータを格納する場合、その記憶容量
を有効に利用する方法が様々に提案され適用されてい
る。
であり、機械的な可動部品が無いという利点がある一
方、記憶容量当たりの単価を比較すれば、磁気ディスク
装置とは比較にならないほど高価である。このため、電
子ディスク装置にデータを格納する場合、その記憶容量
を有効に利用する方法が様々に提案され適用されてい
る。
【０００４】データをメモリに格納する場合、このデー
タに垂直パリティや水平パリティ或いは巡回符号（ＣＲ
Ｃ：Cyclic Redundancy Check）などの誤り検出符号
と、誤り訂正符号（ＥＣＣ：Error Correction Code）
とを付加してメモリに格納するのが一般的である。誤り
訂正符号は、誤り訂正能力を高くするほど多数のビット
数が必要となり、訂正対象とするデジタルデータのデー
タ長が長くなればそれだけ多数のビット数が必要とな
る。
タに垂直パリティや水平パリティ或いは巡回符号（ＣＲ
Ｃ：Cyclic Redundancy Check）などの誤り検出符号
と、誤り訂正符号（ＥＣＣ：Error Correction Code）
とを付加してメモリに格納するのが一般的である。誤り
訂正符号は、誤り訂正能力を高くするほど多数のビット
数が必要となり、訂正対象とするデジタルデータのデー
タ長が長くなればそれだけ多数のビット数が必要とな
る。
【０００５】そこで従来は、この誤り訂正符号のビット
数を少なくすることで、メモリにより多くのデータを格
納できるようにするため、図３に示すように、データを
分割し、夫々を複数のＤＲＡＭに分けて格納するように
している。この図３では、１ワード（ＤＲＡＭにアクセ
スする際に処理するデータ幅）のデータ［Ｄ００Ｄ０ １
Ｄ０２…］を１ビット毎に分割し、次のワードデータ
［Ｄ１０Ｄ１１Ｄ１２…］も１ビット毎に分割し、…、
そして、各ワードの第１ビットのＤ００，Ｄ１０，…を
第１ＤＲＡＭに格納し、第２ビットのＤ０１，Ｄ１１，
…を第２ＤＲＡＭに格納し、…と、１ビットづつ別々の
ＤＲＡＭに格納することで、必要とする誤り訂正符号の
ビット数の削減を図っている。
数を少なくすることで、メモリにより多くのデータを格
納できるようにするため、図３に示すように、データを
分割し、夫々を複数のＤＲＡＭに分けて格納するように
している。この図３では、１ワード（ＤＲＡＭにアクセ
スする際に処理するデータ幅）のデータ［Ｄ００Ｄ０ １
Ｄ０２…］を１ビット毎に分割し、次のワードデータ
［Ｄ１０Ｄ１１Ｄ１２…］も１ビット毎に分割し、…、
そして、各ワードの第１ビットのＤ００，Ｄ１０，…を
第１ＤＲＡＭに格納し、第２ビットのＤ０１，Ｄ１１，
…を第２ＤＲＡＭに格納し、…と、１ビットづつ別々の
ＤＲＡＭに格納することで、必要とする誤り訂正符号の
ビット数の削減を図っている。
【０００６】尚、従来技術に関連するものとして、特開
平１０−２１４２３５号公報に記載のものがある。
平１０−２１４２３５号公報に記載のものがある。
【０００７】
【発明が解決しようとする課題】上述した従来技術の様
にして半導体記憶素子に格納する誤り訂正符号（ＥＣ
Ｃ）のビット数を少なくすることで、メモリ消費量を削
減することが可能である。しかし、この従来の方式だ
と、半導体記憶素子にデータを書き込む際の最小転送数
が１ワード長×ＤＲＡＭのビット数となる。
にして半導体記憶素子に格納する誤り訂正符号（ＥＣ
Ｃ）のビット数を少なくすることで、メモリ消費量を削
減することが可能である。しかし、この従来の方式だ
と、半導体記憶素子にデータを書き込む際の最小転送数
が１ワード長×ＤＲＡＭのビット数となる。
【０００８】一方、半導体記憶素子をディスク装置とし
て使用する記憶領域（ディスク領域）では、データは磁
気ディスク装置と同様に、セクタ単位に管理され記憶さ
れる。このため、データ量が１セクタ（２５６バイトま
たは５１２バイトが普通）を１ビットでもオーバーする
データは、２セクタ分のメモリを消費することになる。
て使用する記憶領域（ディスク領域）では、データは磁
気ディスク装置と同様に、セクタ単位に管理され記憶さ
れる。このため、データ量が１セクタ（２５６バイトま
たは５１２バイトが普通）を１ビットでもオーバーする
データは、２セクタ分のメモリを消費することになる。
【０００９】電子ディスク装置では、上位装置で障害が
発生しデータ転送が途中で遮断された場合、上述した誤
り検出符号（以下、ＣＲＣという。）を反転して半導体
記憶素子に書き込み、このＣＲＣをチェックすること
で、当該データが破壊書き込みであるか否かを判断する
ようになっている。このＣＲＣは、通常は２バイトのデ
ータ量となり、１セクタ分のデータにＣＲＣを加えたデ
ータを半導体記憶素子に格納する場合、２セクタ分のメ
モリを消費することになる。
発生しデータ転送が途中で遮断された場合、上述した誤
り検出符号（以下、ＣＲＣという。）を反転して半導体
記憶素子に書き込み、このＣＲＣをチェックすること
で、当該データが破壊書き込みであるか否かを判断する
ようになっている。このＣＲＣは、通常は２バイトのデ
ータ量となり、１セクタ分のデータにＣＲＣを加えたデ
ータを半導体記憶素子に格納する場合、２セクタ分のメ
モリを消費することになる。
【００１０】また、このとき、ＣＲＣのデータに対して
もＥＣＣを作成するため、図４に示すように、ＣＲＣに
余分なデータ（例えば‘０’だけのデータ）を付加し、
半導体記憶素子に格納しなければならない。これでは、
データ転送負荷が大きく、また、半導体記憶素子の貴重
なメモリ領域を無駄に消費し効率的に利用できないとい
う問題がある。
もＥＣＣを作成するため、図４に示すように、ＣＲＣに
余分なデータ（例えば‘０’だけのデータ）を付加し、
半導体記憶素子に格納しなければならない。これでは、
データ転送負荷が大きく、また、半導体記憶素子の貴重
なメモリ領域を無駄に消費し効率的に利用できないとい
う問題がある。
【００１１】本発明の目的は、データ転送負荷を軽減
し、しかも、メモリ領域を効率的に利用する電子ディス
ク装置の書き込み／読み出し制御方法及びその装置を提
供することにある。
し、しかも、メモリ領域を効率的に利用する電子ディス
ク装置の書き込み／読み出し制御方法及びその装置を提
供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決すべく、
本発明の電子ディスク装置の書き込み／読み出し制御方
法は、半導体記憶素子にセクタ単位にデータを格納し読
み出す電子ディスク装置の書き込み／読み出し制御方法
において、上位装置から転送されてきたデータに異常が
あるか否かを当該データに付加されている誤り検出符号
で識別し、該識別結果を示す正常／異常を示すチェック
ビットを当該データ対応に半導体記憶素子に格納すると
共に該データに誤り検出符号を付加せずに該データを前
記半導体記憶素子のディスク領域に格納することを特徴
とする。
本発明の電子ディスク装置の書き込み／読み出し制御方
法は、半導体記憶素子にセクタ単位にデータを格納し読
み出す電子ディスク装置の書き込み／読み出し制御方法
において、上位装置から転送されてきたデータに異常が
あるか否かを当該データに付加されている誤り検出符号
で識別し、該識別結果を示す正常／異常を示すチェック
ビットを当該データ対応に半導体記憶素子に格納すると
共に該データに誤り検出符号を付加せずに該データを前
記半導体記憶素子のディスク領域に格納することを特徴
とする。
【００１３】また、本発明の電子ディスク装置の書き込
み／読み出し制御方法は、半導体記憶素子のディスク領
域からデータを読み出すとき該データに対応する前記チ
ェックビットを検査し当該データの正常／異常を上位装
置に通知することを特徴とする。
み／読み出し制御方法は、半導体記憶素子のディスク領
域からデータを読み出すとき該データに対応する前記チ
ェックビットを検査し当該データの正常／異常を上位装
置に通知することを特徴とする。
【００１４】更に、本発明の電子ディスク装置の書き込
み／読み出し制御方法は、前記チェックビットは、正常
／異常を示すビットとその反転ビットの２ビットを二重
化した構成でなることを特徴とする。
み／読み出し制御方法は、前記チェックビットは、正常
／異常を示すビットとその反転ビットの２ビットを二重
化した構成でなることを特徴とする。
【００１５】また、本発明の電子ディスク装置の書き込
み／読み出し制御装置は、半導体記憶素子にセクタ単位
にデータを格納し読み出し、上位装置から転送されてき
たデータに異常があるか否かを当該データに付加されて
いる誤り検出符号で識別し該識別結果を示す正常／異常
を示すチェックビットを当該データ対応に半導体記憶素
子に格納すると共に該データに誤り検出符号を付加せず
に該データを前記半導体記憶素子のディスク領域に格納
する手段を具えることを特徴とする。
み／読み出し制御装置は、半導体記憶素子にセクタ単位
にデータを格納し読み出し、上位装置から転送されてき
たデータに異常があるか否かを当該データに付加されて
いる誤り検出符号で識別し該識別結果を示す正常／異常
を示すチェックビットを当該データ対応に半導体記憶素
子に格納すると共に該データに誤り検出符号を付加せず
に該データを前記半導体記憶素子のディスク領域に格納
する手段を具えることを特徴とする。
【００１６】また、本発明の電子ディスク装置の書き込
み／読み出し制御装置は、半導体記憶素子のディスク領
域からデータを読み出すとき該データに対応する前記チ
ェックビットを検査し当該データの正常／異常を上位装
置に通知する手段を具えることを特徴とする。
み／読み出し制御装置は、半導体記憶素子のディスク領
域からデータを読み出すとき該データに対応する前記チ
ェックビットを検査し当該データの正常／異常を上位装
置に通知する手段を具えることを特徴とする。
【００１７】また、本発明の電子ディスク装置の書き込
み／読み出し制御装置は、前記チェックビットは、正常
／異常を示すビットとその反転ビットの２ビットを二重
化した構成でなることを特徴とする。
み／読み出し制御装置は、前記チェックビットは、正常
／異常を示すビットとその反転ビットの２ビットを二重
化した構成でなることを特徴とする。
【００１８】また、本発明の電子ディスク装置は、書き
込み／読み出し制御装置に接続されており、前記チェッ
クビットを格納する記憶領域が設けられていることを特
徴とする。
込み／読み出し制御装置に接続されており、前記チェッ
クビットを格納する記憶領域が設けられていることを特
徴とする。
【００１９】すなわち上記目的は、半導体記憶素子にセ
クタ単位にデータを格納し読み出す電子ディスク装置の
書き込み／読み出し制御において、上位装置から転送さ
れてきたデータに異常があるか否かを当該データに付加
されている誤り検出符号で識別し、該識別結果を示す正
常／異常を示すチェックビットを当該データ対応に半導
体記憶素子に格納すると共に該データに誤り検出符号を
付加せずに該データを前記半導体記憶素子のディスク領
域に格納することで、達成される。
クタ単位にデータを格納し読み出す電子ディスク装置の
書き込み／読み出し制御において、上位装置から転送さ
れてきたデータに異常があるか否かを当該データに付加
されている誤り検出符号で識別し、該識別結果を示す正
常／異常を示すチェックビットを当該データ対応に半導
体記憶素子に格納すると共に該データに誤り検出符号を
付加せずに該データを前記半導体記憶素子のディスク領
域に格納することで、達成される。
【００２０】更に、上記目的は、半導体記憶素子のディ
スク領域からデータを読み出すとき該データに対応する
前記チェックビットを検査し当該データの正常／異常を
上位装置に通知することで、達成される。
スク領域からデータを読み出すとき該データに対応する
前記チェックビットを検査し当該データの正常／異常を
上位装置に通知することで、達成される。
【００２１】このように構成することにより、半導体記
憶素子にデータを格納するときにＣＲＣを付加せずに格
納するため、その格納領域を節約することができると共
に、その分のデータ転送数が削減できる。ＣＲＣを付加
しない代わりに、データの正常／異常を示すチェックビ
ットを設けるため、データの信頼性は変わらない。
憶素子にデータを格納するときにＣＲＣを付加せずに格
納するため、その格納領域を節約することができると共
に、その分のデータ転送数が削減できる。ＣＲＣを付加
しない代わりに、データの正常／異常を示すチェックビ
ットを設けるため、データの信頼性は変わらない。
【００２２】
【発明の実施の形態】以下、本発明の一実施形態を添付
の図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係る電子ディスク装置の書き込み／読み出し
制御装置の構成図である。この書き込み／読み出し制御
装置は、上位装置１と電子ディスク装置の半導体記憶素
子２との間に設けられ、上位装置１から転送されてくる
データを取り込み、そのＣＲＣをチェックするＣＲＣチ
ェック回路３と、ＣＲＣチェック回路３でチェックされ
たデータに対しＥＣＣを作成しこれをデータに付加して
半導体記憶素子２に格納するＥＣＣ生成回路４と、詳細
は後述するチェックビット生成回路５及びチェック回路
６とを具える。
の図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係る電子ディスク装置の書き込み／読み出し
制御装置の構成図である。この書き込み／読み出し制御
装置は、上位装置１と電子ディスク装置の半導体記憶素
子２との間に設けられ、上位装置１から転送されてくる
データを取り込み、そのＣＲＣをチェックするＣＲＣチ
ェック回路３と、ＣＲＣチェック回路３でチェックされ
たデータに対しＥＣＣを作成しこれをデータに付加して
半導体記憶素子２に格納するＥＣＣ生成回路４と、詳細
は後述するチェックビット生成回路５及びチェック回路
６とを具える。
【００２３】半導体記憶素子２へのデータの格納は、図
３で説明したように１ワードを構成するデータを１ビッ
トづつ分割して他ワードのデータと一緒に別々の半導体
記憶素子２あるいは別々のディスク領域に格納し、ＥＣ
Ｃのビット数を小さくしている。そして、半導体記憶素
子２にセクタ単位に記憶させるデータには、本発明で
は、従来のようなＣＲＣを付加することはしない。その
代わり、後述するようにチェックビットを生成し、これ
を、ディスク領域ではない他の領域あるいは他の半導体
記憶素子にＥＣＣ生成回路４から半導体素子２に書き込
まれるデータ対応に格納する。以下、チェックビットに
ついて説明する。
３で説明したように１ワードを構成するデータを１ビッ
トづつ分割して他ワードのデータと一緒に別々の半導体
記憶素子２あるいは別々のディスク領域に格納し、ＥＣ
Ｃのビット数を小さくしている。そして、半導体記憶素
子２にセクタ単位に記憶させるデータには、本発明で
は、従来のようなＣＲＣを付加することはしない。その
代わり、後述するようにチェックビットを生成し、これ
を、ディスク領域ではない他の領域あるいは他の半導体
記憶素子にＥＣＣ生成回路４から半導体素子２に書き込
まれるデータ対応に格納する。以下、チェックビットに
ついて説明する。
【００２４】ＣＲＣチェック回路３は、上位装置１から
転送されてきたデータのＣＲＣをチェックし、正常なデ
ータであるか、データ転送途中に障害等が発生した異常
なデータであるかを識別する。そして、その識別結果
を、チェックビット生成回路５に送る。
転送されてきたデータのＣＲＣをチェックし、正常なデ
ータであるか、データ転送途中に障害等が発生した異常
なデータであるかを識別する。そして、その識別結果
を、チェックビット生成回路５に送る。
【００２５】チェックビット生成回路５は、上記の最小
転送数のデータ毎に、前記の識別結果が「正常」の場合
には所定のパリティビット例えば‘１’を立てると共
に、これを反転した１ビットのデータ‘０’を立て、こ
の２ビットデータ‘１０’をチェックビットとして１つ
の半導体記憶素子２に格納する。本実施形態では、この
チェックビットの信頼性を向上させるため、チェックビ
ットの二重化を図り、別の半導体記憶素子２にもこのチ
ェックビットを格納する。
転送数のデータ毎に、前記の識別結果が「正常」の場合
には所定のパリティビット例えば‘１’を立てると共
に、これを反転した１ビットのデータ‘０’を立て、こ
の２ビットデータ‘１０’をチェックビットとして１つ
の半導体記憶素子２に格納する。本実施形態では、この
チェックビットの信頼性を向上させるため、チェックビ
ットの二重化を図り、別の半導体記憶素子２にもこのチ
ェックビットを格納する。
【００２６】チェックビット生成回路５は、上記の最小
転送数のデータに対しＣＲＣチェック回路３から「異
常」である旨の識別結果を受けた場合、「正常」な場合
のチェックビットを反転したチェックビットを立てる。
上記の例では‘１０’が正常チェックビットあったの
で、異常チェックビットとして‘０１’を立て、これを
二重化し、破壊書き込みが行われた上記の異常なデータ
対応にこの異常チェックビットを半導体記憶素子２に格
納する。
転送数のデータに対しＣＲＣチェック回路３から「異
常」である旨の識別結果を受けた場合、「正常」な場合
のチェックビットを反転したチェックビットを立てる。
上記の例では‘１０’が正常チェックビットあったの
で、異常チェックビットとして‘０１’を立て、これを
二重化し、破壊書き込みが行われた上記の異常なデータ
対応にこの異常チェックビットを半導体記憶素子２に格
納する。
【００２７】図２の上段側は、上述したチェックビット
生成回路５の概念図である。上述した様に、チェックビ
ット生成回路５は、データが「正常」の場合には信号端
子Ａに所定のパリティビットを立てる。上記の例では
‘１’を立てる。これにより、反転器７ａ（７ｂ）によ
り反転された下位ビットが付加され、２つの半導体記憶
素子２ａ，２ｂには、それぞれ‘１０’の２ビットのチ
ェックビットが書き込まれる。
生成回路５の概念図である。上述した様に、チェックビ
ット生成回路５は、データが「正常」の場合には信号端
子Ａに所定のパリティビットを立てる。上記の例では
‘１’を立てる。これにより、反転器７ａ（７ｂ）によ
り反転された下位ビットが付加され、２つの半導体記憶
素子２ａ，２ｂには、それぞれ‘１０’の２ビットのチ
ェックビットが書き込まれる。
【００２８】図１の半導体記憶素子２からデータが読み
出される場合には、ディスク領域に格納されているデー
タ及びＥＣＣと、上記のチェックビットが読み出され、
チェック回路６を通り、上位装置１に転送される。この
とき、チェック回路６は、チェックビットを判定し、破
壊書き込みされた異常データであるときはその旨を上位
装置１に通知する。
出される場合には、ディスク領域に格納されているデー
タ及びＥＣＣと、上記のチェックビットが読み出され、
チェック回路６を通り、上位装置１に転送される。この
とき、チェック回路６は、チェックビットを判定し、破
壊書き込みされた異常データであるときはその旨を上位
装置１に通知する。
【００２９】図２の下段側は、チェック回路６の概念図
である。半導体記憶素子２ａ（２ｂ）から読み出された
チェックビットが「正常」を示す‘１０’の場合、下位
ビットが反転器８ａ（８ｂ）で反転されるので、比較器
９ａ（９ｂ）には‘１１’が入力され、両ビットとも
‘１’であるため、‘１’が出力される。これにより、
比較器１０にも‘１１’が入力され、比較器１０から信
号端子Ｂに「正常」を示す‘１’が出力される。
である。半導体記憶素子２ａ（２ｂ）から読み出された
チェックビットが「正常」を示す‘１０’の場合、下位
ビットが反転器８ａ（８ｂ）で反転されるので、比較器
９ａ（９ｂ）には‘１１’が入力され、両ビットとも
‘１’であるため、‘１’が出力される。これにより、
比較器１０にも‘１１’が入力され、比較器１０から信
号端子Ｂに「正常」を示す‘１’が出力される。
【００３０】同様にして、破壊書き込みデータであるた
め「異常」示す‘０’のパリティビットが信号端子Ａに
立てられると、‘０１’が半導体記憶素子２ａ，２ｂに
書き込まれ、これを読み出したチェック回路６は、信号
端子Ｂに「異常」を示す‘０’を出力する。
め「異常」示す‘０’のパリティビットが信号端子Ａに
立てられると、‘０１’が半導体記憶素子２ａ，２ｂに
書き込まれ、これを読み出したチェック回路６は、信号
端子Ｂに「異常」を示す‘０’を出力する。
【００３１】このように、正常／異常を示すパリティビ
ットだけでなく、これを反転したビットと組み合わせた
２ビットのチェックビットにより、破壊書き込みである
か否かを判定するため、ＣＲＣをデータに付加しなくて
も信頼性高く破壊書き込みの判定が可能となる。しか
も、２ビットのチェックビットを更に二重化しているた
め、更にその信頼性は高くなる。
ットだけでなく、これを反転したビットと組み合わせた
２ビットのチェックビットにより、破壊書き込みである
か否かを判定するため、ＣＲＣをデータに付加しなくて
も信頼性高く破壊書き込みの判定が可能となる。しか
も、２ビットのチェックビットを更に二重化しているた
め、更にその信頼性は高くなる。
【００３２】
【発明の効果】本発明によれば、ＣＲＣを付加しないデ
ータを半導体記憶素子のディスク領域に格納するため、
そのメモリ領域を有効に利用することができると共に、
データ転送数を削減でき転送負荷を軽減できるという効
果を奏する。
ータを半導体記憶素子のディスク領域に格納するため、
そのメモリ領域を有効に利用することができると共に、
データ転送数を削減でき転送負荷を軽減できるという効
果を奏する。
【図１】図１は、本発明の一実施形態に係る電子ディス
クの書き込み／読み出し制御装置の構成図である。
クの書き込み／読み出し制御装置の構成図である。
【図２】図２は、図１に示すチェックビット生成回路と
チェック回路の概念図である。
チェック回路の概念図である。
【図３】図３は、複数のＤＲＡＭにデータを分割して格
納しＥＣＣのビット数を削減する技術の一例を示す図で
ある。
納しＥＣＣのビット数を削減する技術の一例を示す図で
ある。
【図４】図４は、格納データにＣＲＣを付加する場合の
説明図である。
説明図である。
１ 上位装置 ２ 半導体記憶素子 ３ ＣＲＣチェック回路 ４ ＥＣＣ生成回路 ５ チェックビット生成回路 ６ チェック回路
Claims (7)
- 【請求項１】 半導体記憶素子にセクタ単位にデータを
格納し読み出す電子ディスク装置の書き込み／読み出し
制御方法において、上位装置から転送されてきたデータ
に異常があるか否かを当該データに付加されている誤り
検出符号で識別し、該識別結果を示す正常／異常を示す
チェックビットを当該データ対応に半導体記憶素子に格
納すると共に該データに誤り検出符号を付加せずに該デ
ータを前記半導体記憶素子のディスク領域に格納するこ
とを特徴とする電子ディスク装置の書き込み／読み出し
制御方法。 - 【請求項２】 請求項１に記載の電子ディスク装置の書
き込み／読み出し制御方法において、半導体記憶素子の
ディスク領域からデータを読み出すとき該データに対応
する前記チェックビットを検査し当該データの正常／異
常を上位装置に通知することを特徴とする電子ディスク
装置の書き込み／読み出し制御方法。 - 【請求項３】 請求項１または請求項２に記載の電子デ
ィスク装置の書き込み／読み出し制御方法において、前
記チェックビットは、正常／異常を示すビットとその反
転ビットの２ビットを二重化した構成でなることを特徴
とする電子ディスク装置の書き込み／読み出し制御方
法。 - 【請求項４】 半導体記憶素子にセクタ単位にデータを
格納し読み出す電子ディスク装置の書き込み／読み出し
制御装置において、上位装置から転送されてきたデータ
に異常があるか否かを当該データに付加されている誤り
検出符号で識別し該識別結果を示す正常／異常を示すチ
ェックビットを当該データ対応に半導体記憶素子に格納
すると共に該データに誤り検出符号を付加せずに該デー
タを前記半導体記憶素子のディスク領域に格納する手段
を具えることを特徴とする電子ディスク装置の書き込み
／読み出し制御装置。 - 【請求項５】 請求項４に記載の電子ディスク装置の書
き込み／読み出し制御装置において、半導体記憶素子の
ディスク領域からデータを読み出すとき該データに対応
する前記チェックビットを検査し当該データの正常／異
常を上位装置に通知する手段を具えることを特徴とする
電子ディスク装置の書き込み／読み出し制御装置。 - 【請求項６】 請求項４または５に記載の電子ディスク
装置の書き込み／読み出し制御装置において、前記チェ
ックビットは、正常／異常を示すビットとその反転ビッ
トの２ビットを二重化した構成でなることを特徴とする
電子ディスク装置の書き込み／読み出し制御装置。 - 【請求項７】 請求項４乃至請求項６のいずれかに記載
の書き込み／読み出し制御装置に接続される電子ディス
ク装置であって、前記チェックビットを格納する記憶領
域が設けられていることを特徴とする電子ディスク装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35095799A JP3341745B2 (ja) | 1999-12-10 | 1999-12-10 | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35095799A JP3341745B2 (ja) | 1999-12-10 | 1999-12-10 | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001167002A true JP2001167002A (ja) | 2001-06-22 |
| JP3341745B2 JP3341745B2 (ja) | 2002-11-05 |
Family
ID=18414070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35095799A Expired - Fee Related JP3341745B2 (ja) | 1999-12-10 | 1999-12-10 | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341745B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004362583A (ja) * | 2003-06-04 | 2004-12-24 | Quantum Corp | ユニバーサルフォーマット記憶ドライブおよびユニバーサルフォーマットでデータを記憶するための方法 |
| JP2011192206A (ja) * | 2010-03-16 | 2011-09-29 | Toshiba Corp | 半導体メモリ映像蓄積再生装置及びデータ書込み／読出し方法 |
| US8533549B2 (en) | 2009-06-03 | 2013-09-10 | Kabushiki Kaisha Toshiba | Memory system and computer system |
| US8706950B2 (en) | 2008-03-01 | 2014-04-22 | Kabushiki Kaisha Toshiba | Memory system |
-
1999
- 1999-12-10 JP JP35095799A patent/JP3341745B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004362583A (ja) * | 2003-06-04 | 2004-12-24 | Quantum Corp | ユニバーサルフォーマット記憶ドライブおよびユニバーサルフォーマットでデータを記憶するための方法 |
| US8706950B2 (en) | 2008-03-01 | 2014-04-22 | Kabushiki Kaisha Toshiba | Memory system |
| US9201717B2 (en) | 2008-03-01 | 2015-12-01 | Kabushiki Kaisha Toshiba | Memory system |
| US10901625B2 (en) | 2008-03-01 | 2021-01-26 | Toshiba Memory Corporation | Memory system |
| US11409442B2 (en) | 2008-03-01 | 2022-08-09 | Kioxia Corporation | Memory system |
| US12032831B2 (en) | 2008-03-01 | 2024-07-09 | Kioxia Corporation | Memory system |
| US8533549B2 (en) | 2009-06-03 | 2013-09-10 | Kabushiki Kaisha Toshiba | Memory system and computer system |
| JP2011192206A (ja) * | 2010-03-16 | 2011-09-29 | Toshiba Corp | 半導体メモリ映像蓄積再生装置及びデータ書込み／読出し方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3341745B2 (ja) | 2002-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4005405A (en) | Error detection and correction in data processing systems | |
| US20020144210A1 (en) | SDRAM address error detection method and apparatus | |
| US10198314B2 (en) | Memory device with in-system repair capability | |
| US11392454B2 (en) | Memory controllers, memory systems and memory modules | |
| JP4050091B2 (ja) | 半導体メモリ装置 | |
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| JP5361826B2 (ja) | 記録ユニット及び故障チップ特定方法 | |
| JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
| KR860002027B1 (ko) | 키이 기억 에러 처리 시스템 | |
| JPS62242258A (ja) | 記憶装置 | |
| JP2000207289A (ja) | デ―タ誤り検出方式及びその方法 | |
| JP2001175490A (ja) | データ転送方式 | |
| JPH0922387A (ja) | メモリ装置 | |
| JPH04291434A (ja) | メモリシステム | |
| JPH11272488A (ja) | 電子ディスク装置 | |
| JP3358701B2 (ja) | ベリファイ方法およびベリファイ装置 | |
| JPS6161299A (ja) | 記憶装置 | |
| JPS61208672A (ja) | 記憶装置の制御方式 | |
| JPH07262794A (ja) | 記憶装置 | |
| JPH07130195A (ja) | 記憶装置 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| JPS61131147A (ja) | 記憶装置 | |
| JPH04114638U (ja) | メモリ装置 | |
| JP2002373119A (ja) | 半導体記憶システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |