JP2002373119A - 半導体記憶システム - Google Patents
半導体記憶システムInfo
- Publication number
- JP2002373119A JP2002373119A JP2001181941A JP2001181941A JP2002373119A JP 2002373119 A JP2002373119 A JP 2002373119A JP 2001181941 A JP2001181941 A JP 2001181941A JP 2001181941 A JP2001181941 A JP 2001181941A JP 2002373119 A JP2002373119 A JP 2002373119A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor memory
- area
- error
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 半導体記憶素子のブロック不良や複数のライ
ン不良、バースト不良には対処できない。 【解決手段】 半導体記憶素子(３)に冗長用メモリ領域
(３ｂ、３ｃ)を備えると共に、その半導体記憶素子(３)
にデータの書き込みを行うホストシステム(１)内に、前
記書き込みデータを記憶するバックアップ手段(１ａ)を
備え、半導体記憶素子(３)からの読出しデータに誤りが
あったとき、そのデータ誤り個所を前記冗長用メモリ領
域に代替させ、その代替した領域に前記バックアップ手
段(１ａ)で記憶していた正しいデータを書き込む。
ン不良、バースト不良には対処できない。 【解決手段】 半導体記憶素子(３)に冗長用メモリ領域
(３ｂ、３ｃ)を備えると共に、その半導体記憶素子(３)
にデータの書き込みを行うホストシステム(１)内に、前
記書き込みデータを記憶するバックアップ手段(１ａ)を
備え、半導体記憶素子(３)からの読出しデータに誤りが
あったとき、そのデータ誤り個所を前記冗長用メモリ領
域に代替させ、その代替した領域に前記バックアップ手
段(１ａ)で記憶していた正しいデータを書き込む。
Description
【０００１】
【発明の属する技術分野】この発明は、データを記憶す
る半導体記憶素子およびその記憶素子の読み書きを行う
ホストシステムからなる半導体記憶システムに関するも
のである。
る半導体記憶素子およびその記憶素子の読み書きを行う
ホストシステムからなる半導体記憶システムに関するも
のである。
【０００２】
【従来の技術】図３に従来の高信頼性半導体記憶システ
ムの概略ブロック図を示す。この図３において、１１は
ホストシステムであり、１２は記憶装置制御部であり、
アドレスデコード／リードライト制御部１２ａおよび１
ビット誤り検出及び訂正部１２ｂからなる。１３は情報
データを格納するための半導体記憶素子であり、１４は
１ビットの誤りを訂正するコードを格納するための半導
体記憶素子である。
ムの概略ブロック図を示す。この図３において、１１は
ホストシステムであり、１２は記憶装置制御部であり、
アドレスデコード／リードライト制御部１２ａおよび１
ビット誤り検出及び訂正部１２ｂからなる。１３は情報
データを格納するための半導体記憶素子であり、１４は
１ビットの誤りを訂正するコードを格納するための半導
体記憶素子である。
【０００３】この従来の半導体記憶装置システムの動作
を説明する。ホストシステム１１が半導体記憶装置１３
に情報データを書き込む際に、１ビット誤り検出及び訂
正部１２ｂにて訂正するためのコードを生成し、情報デ
ータを半導体記憶素子１３に書き込むとき、それに並行
して前記コードを半導体記憶素子１４に書き込んでい
る。
を説明する。ホストシステム１１が半導体記憶装置１３
に情報データを書き込む際に、１ビット誤り検出及び訂
正部１２ｂにて訂正するためのコードを生成し、情報デ
ータを半導体記憶素子１３に書き込むとき、それに並行
して前記コードを半導体記憶素子１４に書き込んでい
る。
【０００４】次に、半導体記憶素子１３からその情報デ
ータを読み出す際には、それに該当する誤り訂正コード
を半導体記憶素子１４から同時に読出し、その読み出し
たコードと、情報データから計算により得たコードとが
等しければ、それらの情報データと誤り訂正コードには
誤りがないと判断し、その情報データをホストシステム
１に転送する。一方、比較した両コードに違いがある場
合、誤り訂正コードを用いて読み出した情報データに１
ビットの誤り訂正を行い、この誤り訂正を行った情報デ
ータをホストシステム１に転送する。
ータを読み出す際には、それに該当する誤り訂正コード
を半導体記憶素子１４から同時に読出し、その読み出し
たコードと、情報データから計算により得たコードとが
等しければ、それらの情報データと誤り訂正コードには
誤りがないと判断し、その情報データをホストシステム
１に転送する。一方、比較した両コードに違いがある場
合、誤り訂正コードを用いて読み出した情報データに１
ビットの誤り訂正を行い、この誤り訂正を行った情報デ
ータをホストシステム１に転送する。
【０００５】
【発明が解決しようとする課題】上述の技術では、情報
データが８バイトのデータで、誤り訂正コードが１バイ
トであれば、１ビットの誤り訂正が可能であるが、誤り
訂正コードを記憶するための半導体記憶素子の容量が余
分に必要となり、しかも９バイトのデータであっても１
ビットの訂正しかできないという課題があった。従っ
て、半導体記憶素子のブロック不良や複数のライン不
良、バースト不良には対応することが困難かあるいは効
率的な訂正が困難であった。
データが８バイトのデータで、誤り訂正コードが１バイ
トであれば、１ビットの誤り訂正が可能であるが、誤り
訂正コードを記憶するための半導体記憶素子の容量が余
分に必要となり、しかも９バイトのデータであっても１
ビットの訂正しかできないという課題があった。従っ
て、半導体記憶素子のブロック不良や複数のライン不
良、バースト不良には対応することが困難かあるいは効
率的な訂正が困難であった。
【０００６】この発明は、半導体記憶素子のブロック不
良や複数のライン不良によるデータ誤りをなくし、高い
信頼性の半導体記憶システムを提供するものである。
良や複数のライン不良によるデータ誤りをなくし、高い
信頼性の半導体記憶システムを提供するものである。
【０００７】
【課題を解決するための手段】本発明は、半導体記憶素
子(３)に冗長用メモリ領域を備えると共にその半導体記
憶素子(３)にデータの書き込みを行うホストシステム
(１)内に、前記書き込みデータを記憶するバックアップ
手段(１ａ)を備え、半導体記憶素子(３)からの読出しデ
ータに誤りがあったとき、そのデータ誤り個所を前記冗
長用メモリ領域に代替させ、その代替した領域に前記バ
ックアップ手段(１ａ)で記憶していた正しいデータを書
き込むことを特徴とする。
子(３)に冗長用メモリ領域を備えると共にその半導体記
憶素子(３)にデータの書き込みを行うホストシステム
(１)内に、前記書き込みデータを記憶するバックアップ
手段(１ａ)を備え、半導体記憶素子(３)からの読出しデ
ータに誤りがあったとき、そのデータ誤り個所を前記冗
長用メモリ領域に代替させ、その代替した領域に前記バ
ックアップ手段(１ａ)で記憶していた正しいデータを書
き込むことを特徴とする。
【０００８】
【発明の実施の形態】実施形態１ 図１は本発明の半導体記憶装置システムの第１実施形態
を示した回路構成図である。ホストシステム１内には安
価な記憶媒体で構成したバックアップ記憶媒体１ａを有
する。２は記憶装置制御部である。３は半導体記憶素子
であり、情報データと誤り検出コードを記憶する記憶領
域３ａ、代替した列ラインに対する正しいデータを記憶
する冗長用列ブロック領域３ｂ、代替した行ラインに対
する正しいデータを記憶する冗長用行ブロック領域３ｃ
からなる。４は半導体記憶素子が代替したときの代替情
報を格納するための不揮発性の半導体記憶素子である。
を示した回路構成図である。ホストシステム１内には安
価な記憶媒体で構成したバックアップ記憶媒体１ａを有
する。２は記憶装置制御部である。３は半導体記憶素子
であり、情報データと誤り検出コードを記憶する記憶領
域３ａ、代替した列ラインに対する正しいデータを記憶
する冗長用列ブロック領域３ｂ、代替した行ラインに対
する正しいデータを記憶する冗長用行ブロック領域３ｃ
からなる。４は半導体記憶素子が代替したときの代替情
報を格納するための不揮発性の半導体記憶素子である。
【０００９】次に動作について説明する。何らかのＯＳ
を搭載したホストシステム１が半導体記憶素子３にアク
セスする場合、通常、File System を使用してアクセス
を行う。File を構成する最小の単位をセクタと呼び、
通常１セクタあたり５１２バイトとして取り扱ってい
る。このホストシステム１からある情報を半導体記憶素
子３に書き込もうとすると、記憶装置制御部２でこの最
小単位である５１２バイトに対して２バイトの誤り検出
コードを生成する。そして５１２バイトの情報データと
２バイトの誤り検出コードを同一の半導体記憶素子３内
の記憶領域３ａに書き込む。それと同時にまたはホスト
システム１側に能力の余裕がある時間帯に内部のバック
アップ用記憶媒体１ａにも５１２バイトの情報データを
書き込む。この作業を File 容量分繰返すことにより、
File の書き込みを半導体記憶素子３とバックアップ用
記憶媒体１ａに行う。
を搭載したホストシステム１が半導体記憶素子３にアク
セスする場合、通常、File System を使用してアクセス
を行う。File を構成する最小の単位をセクタと呼び、
通常１セクタあたり５１２バイトとして取り扱ってい
る。このホストシステム１からある情報を半導体記憶素
子３に書き込もうとすると、記憶装置制御部２でこの最
小単位である５１２バイトに対して２バイトの誤り検出
コードを生成する。そして５１２バイトの情報データと
２バイトの誤り検出コードを同一の半導体記憶素子３内
の記憶領域３ａに書き込む。それと同時にまたはホスト
システム１側に能力の余裕がある時間帯に内部のバック
アップ用記憶媒体１ａにも５１２バイトの情報データを
書き込む。この作業を File 容量分繰返すことにより、
File の書き込みを半導体記憶素子３とバックアップ用
記憶媒体１ａに行う。
【００１０】次にホストシステム１から半導体記憶素子
３に読出しを行う場合は、通常のプログラム実行時とは
別に記憶装置制御部２が誤り検出するために、ある一定
周期で読出し(スキャン)を行う。この読出しを行う範囲
は未使用の領域も含めたすべての半導体記憶素子３の記
憶領域３ａに対して読出しを行う。この読出しでは、セ
クタ(５１２バイト)単位ごとに２バイトの誤り検出コー
ドを読出し、情報データから生成した検出コードと記憶
素子３から読み出したコードと比較して誤りがないかど
うかの検査を行う。
３に読出しを行う場合は、通常のプログラム実行時とは
別に記憶装置制御部２が誤り検出するために、ある一定
周期で読出し(スキャン)を行う。この読出しを行う範囲
は未使用の領域も含めたすべての半導体記憶素子３の記
憶領域３ａに対して読出しを行う。この読出しでは、セ
クタ(５１２バイト)単位ごとに２バイトの誤り検出コー
ドを読出し、情報データから生成した検出コードと記憶
素子３から読み出したコードと比較して誤りがないかど
うかの検査を行う。
【００１１】誤りが無い場合すなわち両コードが等しい
場合は次のスキャンすべきアドレスの読出しを行う。誤
りが検出された場合は記憶装置制御部２はその誤りが行
ライン系なのか、列ライン系なのかを判断し、行ライン
系の誤りについては、冗長用行ブロック領域３ｃを、列
ライン系の誤りについては、冗長用列ブロック領域３ｂ
を、それぞれ誤り個所の代替にする。そしてホストシス
テムは、誤り個所に該当するデータをホストシステム１
内にあるバックアップ用記憶媒体(１ａ)からデータを読
み出して代替ブロックに該当の正しいデータを書き込
む。
場合は次のスキャンすべきアドレスの読出しを行う。誤
りが検出された場合は記憶装置制御部２はその誤りが行
ライン系なのか、列ライン系なのかを判断し、行ライン
系の誤りについては、冗長用行ブロック領域３ｃを、列
ライン系の誤りについては、冗長用列ブロック領域３ｂ
を、それぞれ誤り個所の代替にする。そしてホストシス
テムは、誤り個所に該当するデータをホストシステム１
内にあるバックアップ用記憶媒体(１ａ)からデータを読
み出して代替ブロックに該当の正しいデータを書き込
む。
【００１２】次にこのような代替操作が行われた場合は
どこのデータ誤り個所が、どこの冗長用行ブロック領域
３ｃまたは冗長用列ブロック領域３ｂに代替されたかの
情報を不揮発性の半導体記憶素子４に格納して、ホスト
システム１を含む当システムの電源が立ち上がるとき
に、ホストシステム１はこの不揮発性の半導体記憶素子
４から代替情報を取得してその代替情報に従った制御を
するよう半導体記憶素子４に命令してプログラムの実行
を始める。
どこのデータ誤り個所が、どこの冗長用行ブロック領域
３ｃまたは冗長用列ブロック領域３ｂに代替されたかの
情報を不揮発性の半導体記憶素子４に格納して、ホスト
システム１を含む当システムの電源が立ち上がるとき
に、ホストシステム１はこの不揮発性の半導体記憶素子
４から代替情報を取得してその代替情報に従った制御を
するよう半導体記憶素子４に命令してプログラムの実行
を始める。
【００１３】このように冗長用行ブロック領域または冗
長用列ブロック領域を、誤りのあった行もしくは列ライ
ンの代替ブロックとして使用し、ホストシステム１内に
あるバックアップ記憶媒体１ａから不良個所に書くべき
正しいデータを代替ブロックに格納することによって、
半導体記憶素子３で非常によく発生し、ＥＣＣなどのエ
ラー訂正で訂正が不可能なライン不良に対しても効率的
にしかも余分な代替領域を必要とせずに正しい情報デー
タを扱えるため、高信頼性の半導体記憶装置システムを
構築することができる。
長用列ブロック領域を、誤りのあった行もしくは列ライ
ンの代替ブロックとして使用し、ホストシステム１内に
あるバックアップ記憶媒体１ａから不良個所に書くべき
正しいデータを代替ブロックに格納することによって、
半導体記憶素子３で非常によく発生し、ＥＣＣなどのエ
ラー訂正で訂正が不可能なライン不良に対しても効率的
にしかも余分な代替領域を必要とせずに正しい情報デー
タを扱えるため、高信頼性の半導体記憶装置システムを
構築することができる。
【００１４】実施形態２ 図２は半導体記憶システムにおける別の代替方法を示し
ている。図中の３ｄは、半導体記憶素子３ａのリード／
ライト及び代替処理を行う制御部、５ａは不良の列ライ
ン、５ｂは不良の行ライン、６ａは不良列ライン５ａを
含んだ代替元の列ブロック、６ａは不良行ライン５ａを
含んだ代替元の行ブロック、７ａは代替先となる冗長列
ブロック、７ｂは代替先となる冗長行ブロックである。
ている。図中の３ｄは、半導体記憶素子３ａのリード／
ライト及び代替処理を行う制御部、５ａは不良の列ライ
ン、５ｂは不良の行ライン、６ａは不良列ライン５ａを
含んだ代替元の列ブロック、６ａは不良行ライン５ａを
含んだ代替元の行ブロック、７ａは代替先となる冗長列
ブロック、７ｂは代替先となる冗長行ブロックである。
【００１５】先の実施形態はデータ誤りのあった個所の
みを冗長の列ブロック領域(３ｂ)又は冗長の行ブロック
領域(３ｃ)に代替させるものであったが、この第２の実
施形態では、不良のラインを含んだ周辺のブロックすべ
てを冗長ブロックに代替するようにしている。このよう
に不良個所だけでなく、周辺も含めて代替すれば、将来
発生するであろう不良に対しても対処することができ、
より高い信頼性の半導体記憶システムを構築することが
できる。
みを冗長の列ブロック領域(３ｂ)又は冗長の行ブロック
領域(３ｃ)に代替させるものであったが、この第２の実
施形態では、不良のラインを含んだ周辺のブロックすべ
てを冗長ブロックに代替するようにしている。このよう
に不良個所だけでなく、周辺も含めて代替すれば、将来
発生するであろう不良に対しても対処することができ、
より高い信頼性の半導体記憶システムを構築することが
できる。
【００１６】
【発明の効果】この発明によれば、読出しデータに誤り
があったとき、そのデータ誤り個所を前記冗長用メモリ
領域に代替させ、その代替した領域に、バックアップ用
として記憶していた正しいデータを書き込み、そのデー
タを読み出すようにしたので、半導体記憶素子のブロッ
ク不良や複数のライン不良によるデータ誤りにも対処で
き、高い信頼性の半導体記憶システムを提供できる。
があったとき、そのデータ誤り個所を前記冗長用メモリ
領域に代替させ、その代替した領域に、バックアップ用
として記憶していた正しいデータを書き込み、そのデー
タを読み出すようにしたので、半導体記憶素子のブロッ
ク不良や複数のライン不良によるデータ誤りにも対処で
き、高い信頼性の半導体記憶システムを提供できる。
【図１】 本発明の半導体記憶装置システムの第１実施
形態を示した回路構成図
形態を示した回路構成図
【図２】 図２は半導体記憶システムにおける別の代替
方法を示している。
方法を示している。
【図３】 従来の高信頼性半導体記憶システムの概略ブ
ロック図
ロック図
１ ホストシステム、１ａ バックアップ記憶媒体、２
記憶装置制御部、３半導体記憶素子、３ａ 記憶領
域、３ｂ 冗長用列ブロック領域、３ｃ 冗長用行ブロ
ック領域、４ 半導体記憶素子
記憶装置制御部、３半導体記憶素子、３ａ 記憶領
域、３ｂ 冗長用列ブロック領域、３ｃ 冗長用行ブロ
ック領域、４ 半導体記憶素子
Claims (6)
- 【請求項１】 半導体記憶素子(３)に冗長用メモリ領域
を備えると共にその半導体記憶素子(３)にデータの書き
込みを行うホストシステム(１)内に、前記書き込みデー
タを記憶するバックアップ手段(１ａ)を備え、 半導体記憶素子(３)からの読出しデータに誤りがあった
とき、そのデータ誤り個所を前記冗長用メモリ領域に代
替させ、その代替した領域に前記バックアップ手段(１
ａ)で記憶していた正しいデータを書き込むことを特徴
とする半導体記憶システム。 - 【請求項２】 読出しデータに誤りのあった記憶領域に
対し、この記憶領域の周辺部も含めて代替させる請求項
１記載の半導体記憶システム。 - 【請求項３】 代替元であるデータ誤り個所および代替
先となる冗長用メモリ領域のアドレス情報を不揮発性メ
モリ(４)に記憶する請求項１または２記載の半導体記憶
システム。 - 【請求項４】 半導体記憶素子(３)へのデータ書き込み
時に前記データに対して生成した誤り検出コードを併せ
て書き込み、前記半導体記憶素子(３)から読み出したデ
ータと誤り検出コードとから前記読出しデータに誤りが
あるかを判定する請求項１〜３のいずれかに記載の半導
体記憶システム。 - 【請求項５】 上記冗長用メモリ領域は、冗長の列ブロ
ック領域(３ｂ)および冗長の行ブロック領域(３ｃ)から
なり、データ誤り個所が列ライン系なのか行ライン系な
のかにより、代替領域を、冗長の列ブロック領域(３ｂ)
もしくは冗長の行ブロック領域(３ｃ)とする請求項１〜
４のいずれかに記載の半導体記憶システム。 - 【請求項６】 データの読出し単位が５１２バイトのと
き、２バイトの誤り検出コードを生成する請求項１〜５
のいずれかに記載の半導体記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181941A JP2002373119A (ja) | 2001-06-15 | 2001-06-15 | 半導体記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181941A JP2002373119A (ja) | 2001-06-15 | 2001-06-15 | 半導体記憶システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373119A true JP2002373119A (ja) | 2002-12-26 |
Family
ID=19022129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001181941A Pending JP2002373119A (ja) | 2001-06-15 | 2001-06-15 | 半導体記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002373119A (ja) |
-
2001
- 2001-06-15 JP JP2001181941A patent/JP2002373119A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754858B2 (en) | SDRAM address error detection method and apparatus | |
| US8140940B2 (en) | Method and apparatus for controlling memory | |
| JP2830308B2 (ja) | 情報処理装置 | |
| JP4349532B2 (ja) | メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 | |
| US11030040B2 (en) | Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system | |
| JP2011060217A (ja) | データ蓄積装置及びデータ書込み／読出し方法 | |
| JP2009181425A (ja) | メモリモジュール | |
| US11003531B2 (en) | Memory system and operating method thereof | |
| JP2011138273A (ja) | ソリッド・ステート・ドライブ装置および平準化管理情報の退避・回復方法 | |
| JP4357305B2 (ja) | 外部記憶装置 | |
| JP2001290710A (ja) | データエラー検出装置 | |
| JP5361826B2 (ja) | 記録ユニット及び故障チップ特定方法 | |
| JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
| JP2002373119A (ja) | 半導体記憶システム | |
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| JPH02146200A (ja) | 電気的に消去可能なプログラマブルロム装置 | |
| JPH01286060A (ja) | 記憶装置におけるｅｃｃエラー処理方式 | |
| JP3098363B2 (ja) | 記憶装置 | |
| JP3178913B2 (ja) | 半導体ファイル装置 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPS61131147A (ja) | 記憶装置 | |
| KR20230166563A (ko) | 작동 도중에 발생하는 메모리 고장을 실시간으로 리페어링하는 방법과 메모리 시스템, 및 메모리 시스템을 포함하는 데이터 처리 장치 | |
| JPH0922387A (ja) | メモリ装置 | |
| CN103514961A (zh) | 自修复存储器 | |
| JPS6142304B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |