JPS6269342A - 半導体デイスク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体ディスク装置であって、半導体メモリ上にハード
ウェアに起因する１ビットエラーを検出すると、エラー
が発生した該当トラックのデータを不揮発性のマイクロ
ディスク上に移動し、それ以後、前記トラックに対する
アクセスはマイクロディスクに対して行うことにより、
半導体メモリでの２ビットエラーの発生を未然に防止す
ることが可能となる。

〔産業上の利用分野〕

本発明は、半導体メモリ上にハードウェアに起因する１
ビットエラーを検出した時、２ビットエラーの発生を未
然に防止することが可能な半導体ディスク装置に関する
。

情報処理技術及び集積回路技術の発展により、半導体メ
モリを記憶素子とし、しかも上位装置から見た場合は従
来の磁気ディスク装置等と同様な・制御が可能な半導体
ディスク装置が情報処理システムの外部記憶装置として
使用されるようになって来た。

一般に、読み／書きが可能へ半導体記憶装置は揮発性記
憶素子で構成されており、従って装置用パワーがオフに
な、った場合のデータ保護用乙：半導体記憶装置の容量
と同等か、それ以上の容量を有する不揮発性記憶装置（
例えば、５インチの磁気ディスク装置で構成）を備えて
いる。

一方、半導体記すぎ装置には自然界に倣小量存在する放
射線（α線）により記憶しているデータが変化させられ
るソフトエラーが発生することがあり、このソフトエラ
ーは現在の技術では避けることが出来ない。

もしデータ転送時等に１ビットエラーが検出された場合
、そのエラーがソフトエラーであれば未然防止は不可能
であるが、ハードウェアに起因するものであれば、直ち
に何らかの対策を施さないと２ビットエラーになる危険
性がある。

かかる半導体記憶装置に於ける１ビットエラーがハード
ウェアに起因するものである場合の２ビットエラーの発
生を未然に防止することが可能な半導体記憶装置の実用
化が待たれている。

〔従来の技術と発明が解決しようとする問題点〕第２図
は従来例を説明するブロック図を示す。

このブロック図は半導体ディスク装Ｗ２の一部を示すも
のであり、 制御部２０３，２０４からの制御により半導体メモリ２
１１に対して読出し／書込みするデータの転送制御を行
う転送制御回路２０１と、 制御部２０３から出力する報告か、又は転送制御回路２
０１から出力する報告かを選択してどちらか一方の報告
を半導体ディスク制御装置１に転送するマルチプレクサ
（以下ＭＰＸと称する）２０２と、内部メモリに格納さ
れているプログラムにより半導体ディスク装置２の各種
処理動作の実行を制御する制御部２０３．２０４と、 半導体メモリ２１１ヘデータを読出し／書込みする時の
アドレスを発生するアドレスレジスタ２０６と、 半導体ディスク制御装置１と半導体メモリ２１１間で遺
り取りされるデータを一時的に格納するデータバッファ
２０７　と、 １ビットエラーが検出された該当トラック上のデータを
格納するデータレジスタ２０８と、半導体ディスク制御
装置１と半導体メモリ２１１間で遺り取りされるデータ
のエラー検出／訂正を行うＥＣＣ回路２０９と、 マイクロディスク（以下ＭＤと称する）２１２と半導体
メモリ２１１との間のデータの遺り取りを制御するマイ
クロディスクコントローラ（以下ＭＤＣと称する）２１
０と、 揮発性半導体素子で構成し、上位装置（図示してない）
から転送して来るデータを記憶する半導体メモリ２１１
　と、 半導体メモリ２１１に記憶しているデータをセーブする
ための不揮発性記憶手段であるＭＯ２１２と、１ビット
エラーが検出された時の半導体メモリ２１１のアドレス
を格納するエラーアドレスレジスタ２１３とから構成さ
れている。

半導体ディスク制御装置１から転送されて来るデータは
制御部２０３の制御のもとにデータバスａから引き込み
、データバッファ２０７に一時的に格納し、転送制御回
路２０１．制御部２０４の制御の基にアドレスレジスタ
２０６で指定する半導体メモリ２１１のアドレス個所に
そのデータを記憶させる。

一方、半導体メモリ２１１に記憶しているデータを半導
体ディスク制御装置１に転送する場合は、同様に制御部
２０３　、２０４の制御のもとにアドレスレジスタ２０
６で指示する半導体メモリ２１１のアドレス個所のデー
タを読取り、そのデータをデータバッファ２０７に一時
的に格納し、転送制御回路２０１の制御のもとにデータ
バスａを通じて半導体ディスク制御装置１に転送する。

上記のような動作を行っている時、例えばパワーオフ状
態になると、転送制御回路２０１はＭＤ（：２１０をア
クセスし、半導体メモリ２１１に記憶しているデータを
ＭＤＣ２１０の制御のちとにＭＤ２１２に転送してセー
ブする。又、次にパワーオン状態になった場合は、ＭＤ
Ｃ２１０はＭＤ２１２にセーブされたデータを半導体メ
モリ２１１にリストアし、正常動作に復帰させる。

又、半導体ディスク制御装置１と半導体メモリ２１１と
の間でデータの遺り取りを行っている時にＥＣＣ回路２
０９で１ビットエラーを検出すると、その時のエラーア
ドレスをエラーアドレスレジスタ２１３に格納すると共
に、１ビットエラーが発生した該当トラックのデータを
データレジスタ２０８に格納する。

次に、制御部２０４は該当エラーアドレスを用いデータ
レジスタ２０８に格納しているデータを再度半導体メモ
リ２１１に書込み、更に読出し、ＥＣＣ回路２０９で前
と同様な１ピツ１〜エラーを検出するかどうかを調査す
る。

この時、前と同様な１ビットエラーを検出すると、この
１ビットエラーはハードウェアに起因するエラーと制御
部２０３，２０４が判定し、該当メモリ素子に関するエ
ラー報告を半導体ディスク制御装置工に行い、もし電源
を落して処理を中止することが可能であれば該当メモリ
素子を交換することにより、エラー回復処理とする。

しかし、通常システム運用上直ぐに処理を中止すことは
不可能に近く、そのまま運用を続けることになり、この
間にもし同一アドレスでソフトエラー等が発生すると２
ビットエラーとなり、データチェックが発生する等、そ
の処理が複雑になると言う問題点がある。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

本ブロック図は、 第３図で説明した各機能ブロックに対して、発生した１
ビットエラーがハードウェアに起因するものと制御部２
０３．２０４で判定した場合、制御部２０３，２０４の
処理手順を指示するハードエラー処理手段（部）２１４
を追加し、構成している。

〔作用〕

半導体ディスク制御装置と半導体メモリとの間のデータ
転送時に検出された１ビットエラーがハードウェアに起
因するものｌと判定された場合、制御部はハードエラー
処理手段の指示に基づき、データレジスタに格納してい
るエラーが発生している該当トラック分のデータをＭＤ
Ｃを介してＭＤに転送すると共に、半導体ディスク制御
装置に１ビットエラーが発生した該当トラックを間に転
送した時の情報（例えば、トラック番号及び該当トラッ
ク番号アクセス時の処理内容等）を報告する。

以降該当トラックへのアクセスがあった場合は、全てＭ
Ｄとの間で行うようにして、２ビットエラーの発生を未
然に防止することが可能となる。

〔実施例〕

以下本発明の要旨を第１図に示す実施例により具体的に
説明する。尚、全図を通じて同一符号は同一対象物を示
す。

半導体ディスク制御装置１と半導体メモリ２１１との間
でデータの遺り取りを行っている時にＥＣＣ回路２０９
で１ビットエラーを検出すると、その時のエラーアドレ
スをエラーアドレスレジスタ２１３に格納すると共に、
ｌビットエラーが発生した該当トラックのデータを読出
し、データレジスタ２０８に格納する。

制御部２０４は該当エラーアドレスを用いてデータレジ
スタ２０８に格納しているデータを再度半導体メモリ２
１１に書込み、更にこれを読出した時にＥＣＣ回路２０
９で前と同様な１ビットエラーが検出されるかを調査す
る。

この時、前と同様な１ビットエラーが検出されると、こ
の１ピツＩ・エラーはハードウェアに起因するエラーと
制御部２０３，２０４が判定し、該当メモリ素子に関す
るエラー報告を転送制御回路２０１を介し、ＭＰＸ２０
２を経由して半導体ディスク制御装置１に行う。

次に、制御部２０４はハードエラー処理部２１４の指示
内容を参照し、転送制御回路２０１を介して間Ｃ２１０
をアクセスし、データレジスタ２０８に格納しているデ
ータをＭＤ２１２へ移動する。

又、移動処理が完了すると、移動時の情報（該当トラッ
ク番号やＭＤ２１２のアドレス等）を同じくＦＩｐｘ２
０２を経由して半導体ディスク制御装置１に報告する。

半導体ディスク制御装置ｌはその情１１３を内部記憶部
分に記憶させる。

上記の処理が完了した以降に１ビットエラーが検出され
た該当トラックへのアクセス命令が上位装置く図示して
ない）からあると、半導体ディスク制御装置１は記憶し
ている内容によりＭＤ２１２へのアクセスであることを
知る。

これにより、半導体ディスク制御装置１は転送制御回路
２０１を介して４０２１２をアクセスするためのアドレ
スや処理手順等の情報を制御部２０３に送出する。制御
部２０３はこの情報により、ＭＤ２１２をアクセスする
。このようにして、該当］・ラックへのアクセスは以降
全てＭ　＋３２１２との間で処理されることになる。

〔発明の効果〕

以上のような本発明によれば、２ビットエラーの発生を
未然に防止することが出来ると言う効果がある。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
従来例を説明するブロック図、をそれぞれ示す。 図において、 １は半導体ディスク制御装置、 ２は半導体ディスク装置、 ２０１は転送制御回路、　２０２はＭＰＸ、２０３．２
０４は制御部、 ２０６はアドレスレジスタ、 ２０７はデータバッファ、２０８はデータレジスタ、２
０９はＦＣＣ回路、　　　　２１０　はＭＤＣ１２１１
は半導体メモリ、　２１２はＭＤ、２１３はエラーアド
レスレジスタ、 ２１４はハードエラー処理部、 をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 上位装置からは磁気ディスク装置等と同等とみなし、前
   記上位装置からの命令で記憶素子に記憶されているデー
   タの読出し又は前記記憶素子に対するデータ書込み処理
   制御が出来、前記記憶素子が半導体メモリ（２１１）か
   らなり、更に処理した該データにエラーがある場合は、
   エラーの訂正／検出を行うＥＣＣ回路（２０９）と、電
   源停止時は前記半導体メモリ（２１１）に書込まれてい
   るデータをセーブし、セーブしたデータの不揮発性を保
   証するマイクロディスク（２１２）を備えてなる装置に
   おいて、前記ＥＣＣ回路（２０９）で１ビットエラーが
   検出され、ハードエラーであることを制御部（２０３）
   が確認した場合、前記制御部（２０３）に対して所定処
   理手順を通知するハードエラー処理手段（２１４）を設
   け、 半導体ディスク制御装置（１）と前記半導体メモリ（２
   １１）との間のデータ転送時、１ビットエラーが検出さ
   れると、前記制御部（２０３）は１ビットエラーが検出
   された該当トラックのデータを前記半導体メモリ（２１
   １）から読出し、読出した該データを書込み、更に書込
   んだ該データを読取る制御を行い、 検出された該１ビットエラーが、ハードエラーか又はソ
   フトエラーかの切分けを行い、ハードエラーの時は前記
   ハードエラー処理手段（２１４）からの通知により、該
   当トラック分のデータを前記マイクロディスク（２１２
   ）に移動処理をすると共にその状況を前記半導体ディス
   ク制御装置（１）に報告し、 該当トラックに対する以後のアクセスは、前記マイクロ
   ディスク（２１２）に対して行うことを特徴とする半導
   体ディスク装置。