JPH02245954A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 〔概要〕 本発明は、半導体記憶装置に係わり、特にセクタ単位で
垂直パリティチエツクを行うようにした半導体記憶装置
に関し、 いずれかのセクタに対するファイルデータ書込の途中で
電源断が生じ新旧データの混在状態が生じた場合には、
その後ホストシステム側からのデータ読出要求コマンド
に応答して電源断以前の最新のファイルデータを正常に
読出すことができるようにした半導体記憶装置を提供す
ることを目的とし、 メモリコントロール回路の制御によってデータ用メモリ
に記憶データを書込み、かつ、読出す際に、パリティジ
ェネレート／チエツク回路において当該記憶データに基
づき垂直パリティデータをセクタ単位で生成し、書込み
時の垂直パリティデータと読出し時の垂直パリティデー
タとを比較照合することにより記憶データの、エラー検
出を行うようにした半導体記憶装置において、前記デー
タ用メモリへの記憶データの書込みに先立って当該記憶
データを一時的に格納するバッファ用メモリと、前記デ
ータ用メモリへの書込み時および読出し時に、その書込
み読出し動作モードのいずれかを示す識別フラグを格納
する識別フラグメモリと、を備え、前記データ用メモリ
へのアクセス時に電源断が生じた場合に前記識別フラグ
を確認するとともに、前記電源断時における転送中の記
憶データのアドレスを確認し、前記識別フラグの内容に
応じて前記バッファ用メモリに格納されている記憶デー
タを用いて前記記憶データの復旧を実行するように構成
する。

〔産業上の利用分野〕

本発明は、半導体記憶装置に係わり、特にセクタ単位で
垂直パリティチエツクを行うようにした半導体記憶装置
におけるデータ転送処理装置に関する。

近年の半導体技術の著しい進歩に伴い、メモリ容量が大
きくかつ低消費電力の半導体メモリが実現されるように
なった。これに伴い、大量のファイルデータを格納する
ために、従来の磁気ディスクに変えてアクセス時間の速
い半導体メモリの利用が増大している。しかし、メモリ
の大容量化とともに格納されるデータの信頼性を如何に
保証するかが問題となってる。

〔従来の技術〕

本出願人には先に、セクタ単位でファイルデータの書込
、読出が行われる不揮発性化されたデータメモリと、各
セクタ内ファイルデータの垂直パリティデータを記憶さ
せるための不揮発性化されたパリティ用メモリと、前記
データ用メモリへのファイルデータ書込及びデータ用メ
モリからのファイルデータ読出に連動して当該ファイル
データに基づき垂直パリティデータをセクタ単位で生成
し、かつ読出時には書込時に生成された垂直パリティデ
ータとの照合を行うパリティジェネレート／チエツク回
路と、ホストシステムからの書込コマンド、読出コマン
ドの解読実行を行うコントローラ部とを備えた新規な半
導体記憶装置を提案（未公開）している。

この半導体記憶装置においては、データの信頼性を保証
する為に、次のようなデータのエラー検出手段が採用さ
れている。

すなわち、前記コントローラ部では、書込要求コマンド
を受付けた場合には、ホストシステムから送られてくる
ｌセクタ分のファイルデータを最終的に前記データメモ
リ内の該当セクタに書込むとともに、前記パリティジェ
ネレート／チエツク回路で生成される垂直パリティデー
タを最終的に前記パリティメモリ内の該当セクタへ書込
む。

一方、読出要求コマンドを受付けた場合には、前記デー
タ用メモリ内の該当セクタからファイルデータを読出し
てホストシステム側へ送出するとともに、前記パリティ
ジェネレート／チエツク回路に於けるパリティ照合結果
をホストシステム側へと通知するようにしている。

この様なデータエラー検出手段によれば、水平パリティ
チエツクを採用した従来方式のように、１ワード９ビツ
ト、１７ビツトといった特殊仕様のメモリが不要となり
、例えば第６図に示されるように、１ワード８ビツトと
いった標準仕様のメモリが使用可能となり、半導体記憶
装置全体のコストダウンが可能となる。

尚、第６図は１セクタ当たりの全データの内容を示すも
ので、１セクタのファイルデータは例えば２５６バイト
、その垂直パリティデータは１バイトで構成されている
。

〔発明が解決しようとする課題〕

しかしながら、この様な先の提案に係わるデータエラー
検出手段にあっては、ホストシステム側から到来するフ
ァイルデータを直接にデータ用メモリへと書込むように
していた為、第７図に示されるように、１セクタ分のフ
ァイルデータ書込の途中で電源断が生ずると、データ用
メモリ内の該当セクタの内容は新データと旧データとが
混在した異常状態となり、またパリティ用メモリの内容
は旧データに基づく垂直パリティデータとなる。

従って、電源復旧後読出要求コマンドを受付けた場合、
ホストシステムに対してパリティ照合結果不一致が通知
され、ホストシステム側に於いてシステムダウンを起こ
すおそれがあった。

すなわち、水平パリティチエツクを採用した従来のデー
タエラー検出手段であれば、かかる新データと旧データ
との混在状態が生じたとしても、各ワード毎の水平パリ
ティが正常であるかぎり、ホストシステムに対してパリ
ティ照合不一致が通知されることはない。この為ホスト
システム側においては一応システムの運転を継続するこ
とができる。ところが、本出願人が先に提案した垂直パ
リティチエツクを採用したデータ保証方式の場合には、
前述した新旧データの混在状態が生ずると、直ちにホス
トシステム側へとパリティ照合不一致が通知される結果
、メモリにハードウェア異常が生じた場合と同様にして
、ホストシステム側においてシステムダウンを起こすお
それがある。

この発明は、上述の問題点に鑑みなされたものであり、
その目的とするところは、いずれかのセクタに対するフ
ァイルデータ書込の途中で電源断が生じ新旧データの混
在状態が生じた場合に、その後ホストシステム側からの
データ読出要求コマンドに応答して電源断以前の最新の
ファイルデータを正常に読出しうる半導体記憶装置を提
供することにある。

〔課題を解決するための手段〕

本発明に係わるデータ保証方式の原理説明図を第１図に
示す。

同図において、半導体メモリ部１００は、セクタ単位で
ファイルデータＦＤの書込、読出が行われるデータ用メ
モリ（ＤＭ）１０１と、各セクタ内ファイルデータの垂
直パリティデータＰＤを記憶させるためのパリティ用メ
モリ（ＰＭ）１０２とを有しており、これらのメモリ１
０１．１０２はこの例ではバックアップ用電源（例えば
リチウム電池）２００によって不揮発性化が行われてい
る。

パリティジェネレート／チエツク回路３００は、前記デ
ータ用メモリ（ＤＭ）１０１へのファイルデータ書込及
びデータ用メモリ（ＤＭ）１０１からのファイルデータ
読出に連動して当該ファイルデータＦＤに基づき垂直パ
リティデータＰＤをセクタ単位で生成し、かつ読出時に
は書込時に生成されてパリティ用メモリ（ＰＭ）１０２
に記憶されている垂直パリティデータＰＤとの照合を行
うものである。

コントローラ部４００は、図示しないホストシステムか
らの書込要求コマンド、読出要求コマンドの解読実行を
行うものである。

尚、図示例では、コントローラ部４００はインタフェー
ス（１／Ｆ）回路４０１、インタフェース・レジスタ回
路４０２、メモリコントロール回路４０３及びマイクロ
プロセッサ４０４とから構成されている。

そして、コントローラ部４００では、書込要求コマンド
を受付けた場合には、ホストシステムから送られてくる
１セクタ分のファイルデータＦＤを最終的に前記データ
用メモリ（ＤＭ）１０１内の該当セクタに書込むととも
に、前記パリティジェネレート／チエツク回路で生成さ
れる垂直パリティデータＰＤを最終的に前記パリティ用
メモリ（ＰＭ）１０２内の該当セクタへ書込む処理を実
行する。

一方、前記コントローラ部４００では、読出要求コマン
ドを受付けた場合には、前記データ用メモリ（ＤＭ）１
０１内の該当セクタからファイルデータＦＤを読出して
ホストシステム側へ送出するとともに、前記パリティジ
ェネレート／チエツク回路３００におけるパリティ照合
結果をホストシステム側へと通知する処理を実行する。

以上の基本的な構成に加え、特に本発明では、新たにバ
ッファ用メモリ（ＢＭ）１０Ｂ及びフラグ格納メモリ（
ＦＭ）１０４を設け、これらもバックアップ用電源２０
０によって不揮発性化を行つＯ バッファ用メモリ（ＢＭ）１０３は、少なくとも１セク
タ分のファイルデータＦＤ及びパリティデータＰＤが格
納される容量を有する。

また、フラグ格納メモリ（ＦＭ）１０４は、転送中フラ
グＦ及び転送先セクタアドレスＡが格納される。

さらに、コントローラ部４００に於いて書込要求コマン
ドの受付とともに実行されるファイルデータ書込処理は
、ホストシステムから送られてくる１セクタ分のファイ
ルデータＦＤ及びこれに基づき生成される垂直パリティ
データＰＤを前記バッファ用メモリ（ＢＭ）１０３に格
納する第１段階の処理と、前記バッファ用メモリ（ＢＭ
）１０３に格納されたファイルデータＦＤを前記データ
用メモリ（ＤＭ）１０１内の転送先セクタアドレスＡ（
フラグ格納メモリ１０４に記憶されている）で指定され
るセクタへと転送する第２段階の処理とからなっている
。

また、前記コントローラ部４００に於いては、電源投入
時に前記転送中フラグＦ（フラグ格納メモリ１０４に格
納されている）がクリアされている場合には直ちにコマ
ンド待機状態へと移行するのに対し、転送中フラグＦが
セットされている場合にはコマンド受付けを禁止した後
前記第２段階の処理を再実行し、その後コマンド受付は
禁止を解除してコマンド待機状態へと移行するようにな
っている。

〔作用〕

本発明によれば、ホストシステムからのデータ書込要求
コマンドを受けて、いずれかのセクタに関するファイル
データの書込処理を行っている最中に電源断が生じた場
合に、次のような処理が行われる。

すなわち、ホストシステムからバッファ用メモリ（ＢＭ
）１０３に対するファイルデータ書込中に電源断が生じ
た場合には、バッファ用メモリ（ＢＭ）１０Ｂの記憶内
容は新旧データ混在状態となっているものの、データ用
メモリ（ＤＭ）１０１の記憶内容については電源断以前
の１セクタ分の旧データが完全に保存されている。

この状態で、電源が復旧し、電源再投入が行われると、
フラグ格納メモリ（ＦＭ）１．０４に格納された転送中
フラグＦは“０“にクリアされているため、コントロー
ラ部４００に於いては直ちにコマンド待機状態へと移行
し、以後ホストシステム側からのデータ読出要求に応じ
、データ用メモリ（ＤＭ）１０１から新旧データの混在
しない正常な旧フアイルデータをパリティジェネレート
／チエツク回路３００においてパリティ照合不一致を生
ずることなく読み出すことができる。

また、バッファ用メモリ（ＢＭ）１０３からデータ用メ
モリ（ＤＭ）１０１内のいずれかのセクタへとファイル
データを転送している途中で電源断が生じた場合には、
バッファ用メモリ（ＢＭ）１０３の記憶内容は電源断以
前の最新の１セクタ分のファイルデータが正常に保持さ
れているのに対し、データ用メモリ（ＤＭ）１０１内の
該当セクタの記憶内容は新旧データが混在する異常な状
態となっている。

このような状態において、電源が復旧して電源再投入が
行われると、フラグ格納メモリ（ＦＭ）１０４に格納さ
れた転送中フラグＦは“１”にセットされており、また
転送先セクタアドレスＡとしては電源断が生じた際に転
送を行っていたデータ用メモリ（ＤＭ）１０１内の該当
セクタを示している。

従って、コントローラ部４００に於いては電源投入とと
もにコマンド受は付けを禁止したのち、バッファ用メモ
リ（ＢＭ）１０３に格納されたファイルデータＦＤ及び
パリティデータＰＤを前記データ用メモリ（ＤＭ）１０
１及びパリティ用メモリ（ＰＭ）１０２内の転送先セク
タアドレスで指定されるセクタへと転送する処理を再実
行し、その後コマンド受付禁止を解除してコマンド待機
状態へと移行する。

この再実行処理によってデータ用メモリ（ＤＭ）１０１
の記憶内容は、電源断以前の最新の１セクタ分のデータ
、すなわち新旧データの混在しない状態となり、またパ
リティ用メモリ（ＰＭ）１０２の記憶内容もデータ用メ
モリ（ＤＭ）１０１の記憶内容と対応することとなる。

従って、その後ホストシステム側から電源断時にアクセ
スされていたデータ用メモリ（ＤＭ）１０１内のセクタ
に対するデータ読出要求コマンドが到来すると、当該セ
クタからは電源断直前の最新のファイルデータＦＤがパ
リティジェネレート／チエツク回路３００に於いてパリ
ティ照合不一致を生ずることなく読み出されるから、ホ
ストシステム側においては先の提案に係わる方式のよう
にシステムダウンを起こすことなく、読み出されたデー
タを有効に活用することができる。

〔実施例〕

以下に、本発明の一実施例を第２図〜第５図を参照しな
がら詳細に説明する。

電源正常時において、ホストシステムから到来した書込
要求コマンドをコントローラ部４００が受は付けた場合
の処理におけるデータの流れを第２図に示す。

同図に示されるように、コントローラ部４００は先ず第
１段階の処理として、ホストシステムから送られてくる
１セクタ分のファイルデータＦＤをバッファ用メモリＢ
Ｍに格納し、同時にパリティジェネレート／チエツク回
路３００で生成される垂直パリティデータＰＤについて
もバッファ用メモリＢＭに格納し、セクタアドレス格納
エリアＡＭに転送先セクタに相当するセクタアドレスを
格納する。

続いて、第２段階の処理として、伝送中フラグＦを“１
″にセットした後、バッファ用メモリＢＭに格納されて
いる１セクタ分のファイルデータＦＤをデータメモリＤ
Ｍ内の該当セクタへと、またバッファ用メモリＢＭに格
納されている垂直パリティデータＰＤをパリティメモリ
ＰＭ内の該当セクタへとそれぞれ転送し、転送完了とと
もに転送中フラグＦを“０”にクリアする。

以上のデータ書込処理をホストシステム側からデータ書
込要求コマンドを受は付ける度に繰返し行うわけである
。

また、コントローラ部４００がホストシステム側からの
データ読出要求コマンドを受は付けた場合には、図示し
ないが、データ用メモリ（ＤＭ）１０１内の該当セクタ
よりファイルデータを読出してホストシステム側へと送
出するとともに、パリティジェネレート／チエツク回路
３００に於けるパリティ照合結果をホストシステム側へ
と通知する。

以上の処理を、ホストシステム側からデータ読出要求コ
マンドを受は付ける度に繰り返すわけである。

次に、コントローラ部４００がデータ書込み要求コマン
ドを受は付け、その後ホストシステムからバッファ用メ
モリＢＭへとファイルデータを書き込んでいる途中で電
源断が生じた場合に於けるデータの流れ及び電源復旧処
理後のデータ用メモリＤＭの内容を第３図に示す。

第３図（ａ）に示されるように、ホストシステムからバ
ッファ用メモリＢＭへのファイルデータ書込中に電源断
が生ずると、バッファ用メモリＢＭの記憶内容は新旧デ
ータの混在状態となり、またパリティデータの内容は旧
フアイルデータの内容に基づくものとなる。

また、ホストシステムからバッファ用メモリＢＭへのフ
ァイルデータ書込中に電源断が生じた場合には、第３図
（ｂ）に示されるように、転送中フラグＦの内容は“０
゛にクリアされたまま保持される。

更に、データ用メモリＤＭの記憶内容は旧データがその
まま保持された状態となっている。

この状態において、電源が復旧し、電源再投入が行われ
ると、第５図に示されるように、コントローラ部４００
のマイクロプロセッサ４０４では先ずＢＵＳＹ信号をホ
ストシステムへ出力した後（ステップ５０１）、転送中
フラグＦの状態をチエツクする（ステップ５０２）。

このとき、第３図（ｂ）に示されるように、転送中フラ
グＦは“０”にクリアされた状態にあるため（ステップ
５０２ＮＯ）、直ちにＢＵＳＹ信号は解除され（ステッ
プ５０７）、以後コマンド待機状態へと移行する。

従って、その後ホストシステム側から電源断時に書込中
であったセクタに対するデータ読出要求コマンドが到来
した場合には、第３図（Ｃ）に示されるように、旧デー
タがそのまま読み出されるから、パリティジェネレート
／チエツク回路３００においてバリティ不一致を生ずる
こともなく、ホストシステム側においてはシステムの運
転を正常に継続することができる。

次に、コントローラ部４００が書込要求コマンドを受は
付けたことにより、バッファ用メモリＢＭからデータ用
メモリＤＭ及びパリティ用メモリＰＭの該当セクタにフ
ァイルデータを転送している最中に電源断が生じた場合
に於けるデータの流れ及び電源復旧処理後のデータ用メ
モリの内容を第４図に示す。

同図に示されるように、バッファ用メモリＢＭからデー
タ用メモリＤＭの該当セクタへとファイルデータを転送
中に電源断が生ずると、データ用メモリＤＭの記憶内容
は新旧データの混在した状態となり、またパリティ用メ
モリＰＭの内容は旧データに基づくものとなる。

また、バッファ用メモリＢＭからデータ用メモリＤＭへ
のファイルデータ転送中に電源断が生じた場合、第４図
（ｂ）に示されるように、転送中フラグＦの内容は“１
″にセットされたままとなり、またセクタアドレス格納
エリアＡＭの内容はアクセス中のセクタアドレス値のま
ま保持されている。

この状態において、電源が復旧し、電源が再投入される
と、マイクロプロセッサ４０４では第５図に示されるよ
うに、ＢＵＳＹ信号をホスト側へと出力したのち（ステ
ップ５０１）゛、転送中フラグＦの状態をチエツクする
（ステップ５０２）。

このとき、転送中フラグＦの内容は、第４図（ｂ）に示
されるように“１″にセットされているため（ステップ
５０２ＹＥＳ）、第４図（ｂ）に示されるセクタアドレ
ス格納エリアＡＭの内容に基づき、電源断が発生したと
きのセクタアドレスを確認した後（ステップ５０３）、
データ復旧処理（ステップ５０４）及びパリティデータ
復旧処理（ステップ５０５）を順次に行い、その後転送
中フラグＦをクリアした後（ステップ５０６）、ＢＵＳ
Ｙ信号を解除して（ステップ５０７）、コマンド待機状
態へと移行する。

データ復旧処理（ステップ５０４）では、第４図（ａ）
に示されるバッファ用メモリＢＭに格納されたファイル
データをデータ用メモリＤＭ内の該当セクタへ転送する
処理を再実行する。

また、パリティデータ復旧処理（ステップ５０５）では
、第４図（ａ）に示されるバッファ用メモ９８Ｍ内の垂
直パリティデータＰＤを、パリティ用メモリＰＭ内の該
当セクタへと転送する処理を再実行する。

従って、ファイルデータ復旧処理（ステップ５０４）及
びパリティデータ復旧処理（ステップ５０５）が完了す
ると、第４図（Ｃ）に示されるように、データ用メモリ
ＤＭ内の該当セクタの内容は、新旧データが混在しない
正常なファイルデータとなる。

その為、以後ホストシステム側から電源断時に書込が行
われていたセクタに対してデータ読出要求コマンドが到
来すれば、データ用メモリＤＭの該当セクタからは第４
図（Ｃ）に示される１ファイル分の完全なデータを読み
出すことができ、この場合にも先の提案にかかる方式の
場合のようにホストシステム側においてシステムダウン
等を起こすことはない。

以上の実施例によれば、電源正常中にデータ用メモリＤ
Ｍ内のいずれかのセクタに於いてハードウェア異常など
により記憶内容の一部消失が生じた場合には、当該セク
タに関するデータ読出要求コマンドの受付とともに、パ
リティジェネレート／チエツク回路３００に於いてパリ
ティ照合不一致を生じ、その旨をホストシステム側へと
通知することができるのに対し、ホストシステム側から
データ書込み要求コマンドを受付けて、いずれかのセク
タに対するファイルデータ書込み処理中に電源断が生じ
た場合には、仮にデータ用メモリＤＭ内の該当セクタの
内容が新旧データ混在状態となっていたとしても、直ち
にこれを最新のファイルデータで修復して、同等支障な
くファイルデータの読出を継続させることができる。

〔発明の効果〕

以上の通り、本発明によれば、１ワード８ビツト、１６
ビツトと言った標準仕様の半導体メモリを使用できると
言う基本的な効果に加えて、いずれかのセクタに対する
データ書き込み処理中に電源断が生じた場合に、電源復
旧後データ読出要求コマンドを受付けた場合、電源断直
前の最新のファイルデータを正常に読み出させることが
できる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は第１段階、第２段階のデータ書込処理を示す説
明図、 第３図は第１段階の処理中に電源断が生じた場合に於け
る処理を示す説明図、 第４図は第２段階の処理中に電源断が生じた場合に於け
る処理を示す説明図、 第５図は電源投入直後にマイクロプロセッサで実行され
る処理の内容を示すフローチャート、第６図は本発明の
前提となる１セクタ分のファイルデータ及び垂直パリテ
ィデータのフォーマットを示す図、 第７図は先の提案方式に於いて１セクタ分のファイルデ
ータ書込み中に電源断が生じた場合に於ける新旧データ
の混在状態を示す図である。 １００・・・半導体メモリ部 １０１・・・データ用メモリ １０２・・・パリティ用メモリ １０３・・・バッファ用メモリ １０４・・・フラグ格納メモリ ２００・・・バックアップ用電源 ３００・・・パリティジェネレート／チエツク回路４０
０・・・コントローラ部 ４０１・・・Ｉ／Ｆ回路 ４０２・・・Ｉ／Ｆレジスタ回路 ４０３・・・メモリコントロール回路 ４０４・・・マイクロプロセッサ ５図 第６区

Claims (1)

1. 【特許請求の範囲】 メモリコントロール回路の制御によってデータ用メモリ
   （１０１）に記憶データを書込み、かつ、読出す際に、
   パリティジェネレート／チェック回路（３００）におい
   て当該記憶データ（ＦＤ）に基づき垂直パリテイデータ
   （ＰＤ）をセクタ単位で生成し、書込み時の垂直パリテ
   イデータと読出し時の垂直パリテイデータとを比較照合
   することにより記憶データのエラー検出を行うようにし
   た半導体記憶装置において、 前記データ用メモリへの記憶データの書込みに先立って
   当該記憶データを一時的に格納するバッファ用メモリ（
   １０３）と、 前記データ用メモリ（１０１）への書込み時および読出
   し時に、その書込み読出し動作モードのいずれかを示す
   識別フラグを格納する識別フラグメモリ（１０４）と、
   を備え、 前記データ用メモリ（１０１）へのアクセス時に電源断
   が生じた場合に前記識別フラグを確認するとともに、前
   記電源断時における転送中の記憶データのアドレスを確
   認し、前記識別フラグの内容に応じて前記バッファ用メ
   モリ（１０３）に格納されている記憶データを用いて前
   記記憶データの復旧を実行するように構成したことを特
   徴とする半導体記憶装置。