JP2904117B2 - 装置記憶部の冗長化方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、装置記憶部冗長化
方式に関し、特に、書き込みを行う制御側の異常時に記
憶部上の既存データの破壊を防ぐことを可能とした記憶
部の冗長化方法及び装置に関する。

【０００２】

【従来の技術】従来、この種の冗長化方式は、高い信頼
性を要求される装置において、装置のハードウェア障害
から装置内記憶情報を保護することを目的として用いら
れている。

【０００３】冗長化方法の従来技術として、例えば特開
昭５７−１３７９４８号公報には、データ記憶部を２つ
配備し、更に二重化された各々のデータ記憶部にパリテ
ィチェック回路を配備し、データ書き込み時は、両系の
記憶手段に書き込み、記憶データを読み出す際には両系
データの比較、パリティ結果からデータの正常性をチェ
ックし、正常なデータを選択して読み出す方法が提案さ
れている。

【０００４】また、特開昭５８−００１８９８号公報に
は、記憶部を二重化し、各々の記憶部に複数ビット誤り
検出／訂正機能（ＥＣＣ）を配備し、記憶部のリフレッ
シュ時にデータの正常性のチェックを行い、誤りを検出
した場合には、その時点で他系記憶部からの正常データ
により誤ったデータ部を書き直す（修正）ことにより、
両系の記憶部を常に正常状態に保つ方式が提案されてい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、上記し
た従来技術においては、記憶部にデータを書き込むため
の制御部が障害となった場合には、記憶部が冗長化され
ているにも拘らず、記憶部上の既存データ（正常デー
タ）が両系同時に破壊されてしまう可能性が大きいとい
う問題点を有している。

【０００６】この理由は、上記従来技術においては、デ
ータを書き込み時に、二重化された記憶部に同時に同一
データを書き込むように構成されており、このため、デ
ータを書き込む制御部または制御部周辺回路における障
害等の発生により、異常データを書き込んだ場合、両系
の記憶部データが同時に破壊されてしまうことによる。

【０００７】装置内における記憶部は、装置起動情報、
装置管理情報等、装置が動作するために必要な重要情報
が記録されている。この情報が破壊されると、装置の立
ち上げが不可能となったり、運用者による再設定／再入
力作業工程が必要となる。

【０００８】そして、これら記憶情報を装置障害等の異
常から守ることは、ネットワーク／装置等の保守の上で
極めて重要となっている。

【０００９】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、装置における立ち上げ
データ、状態設定情報など装置内記憶部に保管される重
要データを装置障害から保護することにより装置の信頼
性を向上させる装置記憶部冗長化方法を提供することに
ある。

【００１０】本発明の他の目的は、装置障害から記憶部
データを保護するための保障処理における制御部の負担
を少なくする記憶部の冗長化方法及び装置を提供するこ
とにある。

【００１１】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、記憶部を二重化し、装置制御部から二重
化した記憶部に書き込みを行う場合、書き込みデータを
分割してブロック化し、該ブロック化した単位で、まず
冗長化された０系記憶部に書き込み、次に前記書き込み
を行ったデータを前記０系記憶部から１系記憶部に複写
すると共に、次のブロックのデータを前記１系記憶部に
書き込み、次に、前記１系記憶部から前記０系記憶部に
データを複写した後、更に次のブロックを前記０系記憶
部に書き込む、という処理を繰り返すことにより、二重
化された記憶部に情報を書き込むことを特徴とする装置
記憶部の冗長化方法を提供する。

【００１２】本発明においては、前記二重化した記憶部
から情報を読み出す場合、前記０／１系記憶部内のブロ
ック単位の管理情報および書き込まれたデータから、前
記０／１系各々におけるデータの有効性を確認し、有効
である系からの情報を読み出しデータとして用いること
を特徴とする。

【００１３】さらに、本発明においては、前記二重化し
た記憶部の各々を、装置制御部からみて、同一アドレス
にマッピングし、ある系の記憶部内情報の読み出しを行
い、読み込んだデータを同一アドレスに再書き込みを行
うことによって前記二重化した記憶部間の複写を行うこ
とを特徴とする。

【００１４】また、本発明は、記憶部を０系記憶部及び
１系記憶部に二重化してなる冗長化装置において、装置
制御部から前記二重化した記憶部にデータを書き込む際
に該データをブロック化し、第ｎのブロックを前記０系
記憶部に書き込ん後、前記０系記憶部に書き込まれた第
ｎブロックを前記０系記憶部から前記１系記憶部に複写
し、次に第ｎ＋１ブロックを前記１系記憶部に書き込ん
だ後、前記１系記憶部に書き込まれた第ｎ＋１ブロック
を前記１系記憶部から前記０系記憶部に複写する、とい
う具合に前記０系記憶部及び１系記憶部に時間をずらし
て交互にブロック単位に書き込むように切替制御する手
段、を備えたことを特徴とする装置記憶部の冗長化装置
を提供する。

【００１５】本発明に係る装置記憶部の冗長化装置にお
いては、前記０系記憶部と前記１系記憶部の系の選択を
前記装置制御部から出力される系選択信号で行い、該系
選択信号の論理値によって指定される系の読み出し動作
と書き込み動作とが、前記０系記憶部と１系記憶部とで
互いに逆となるように構成され、前記０系記憶部と１系
記憶部が、前記装置制御部からみて同一アドレス空間に
マッピングされるように構成され、あるアドレスにおい
て一方の系からの読み出し後、該アドレスと同一アドレ
スにて他方の系への書き込みを行うことで、前記０系及
び１系記憶部の系間のデータコピーを行う、ように構成
されたことを特徴とする。

【００１６】

【発明の実施の形態】本発明の好ましい実施の形態につ
いて図面を参照して以下に説明する。まず、本発明の実
施の形態に係る記憶部冗長化方式の原理を以下に説明す
る。

【００１７】本発明の好ましい実施の形態においては、
記憶部を物理的に冗長化し（図１、図３の０系記憶部３
１と１系記憶部３２）、装置制御部（図３の１）から記
憶部にデータを書き込む際に、書き込みデータをブロッ
ク化し、両系記憶部に交互に書き込む。

【００１８】また、記憶部からデータを読み出す場合
は、０／１系記憶部３１、３２内のブロック単位の管理
情報および書き込まれたデータから、０／１系記憶部各
々におけるデータの有効性を確認し、有効性が確認され
た系からの情報を読み出しデータとして用いる。

【００１９】また、冗長化された記憶部への書き込み時
および読み出し時、０系記憶部３１と１系記憶部３２の
系の選択を系選択信号（図３の４２）を用いて装置制御
部から指定する。

【００２０】さらに、図４に示すように、系選択信号４
２によって指定される系は、読み出しと書き込み動作
が、０／１系記憶部３１、３２とで、互いに逆となるよ
うにハードウェアを構成し、更に０系／１系記憶部は装
置制御部から見て同一アドレス空間にマッピングされる
ように構成されている。

【００２１】このように、本発明の実施の形態は、冗長
化された記憶部に交互にデータを書き込むことにより、
両系記憶部に対して同時にデータを書き込むタイミング
を排除することを可能としたものである。

【００２２】また、系選択信号４２による記憶部の読み
出し／書き込み動作が、０系記憶部と１系記憶部とで反
転し、さらに両系記憶部３１、３２が同一メモリ空間に
マッピングされているため、あるアドレスにおいて読み
出し後、同一アドレスに書き込みを行うことで、二重化
された記憶部３１、３２の系間コピーが行える。このた
め、本発明の実施の形態においては、アドレスの二重管
理、及び複写操作単位毎の系選択信号の操作を不要とし
ている。

【００２３】さらに、データ読み出し時には、ブロック
単位に誤り検出情報を確認することにより、データの正
常性の確認が行える。

【００２４】上記した本発明の実施の形態を図面を参照
してさらに詳細に説明する。

【００２５】図１は、本発明の実施の形態における、装
置制御部（不図示）から二重化された記憶部にデータを
書き込む際の処理方法を模式的に示したものである。

【００２６】装置制御部が、所定サイズのデータを記憶
部に書き込む場合、まず、記憶を必要とするデータを複
数のブロックに分割する。

【００２７】そして、記憶部に、データを書き込む際
に、ブロック単位で冗長化された記憶部（０系記憶部３
１と１系記憶部３２）に交互にデータの書き込みを行う
ことにより、両系記憶部３１、３２に対して同一のタイ
ミングで書き込むことを排除し、装置制御部による異常
データの書き込みによる、既存の正常データの破壊を防
止する。

【００２８】制御部に発生した障害は、制御部の冗長化
により保証することも考えられるが、装置において、制
御部は頻繁に記憶部にデータを書き込むという場合が多
く、特に、連続的なデータの書き込み動作を行う場合が
多い。

【００２９】従来、制御部（ＣＰＵ）の障害を検出する
ために、例えばウォッチドックタイマ等による検出方法
が用いられているが、現在の技術では、瞬時に異常を検
出し、制御部の切替または強制停止を行うことは、不可
能であるというのが実状である。

【００３０】このため、従来、記憶部に連続書き込み中
に制御部に障害が発生した場合には、障害内容にも依存
するが、両系記憶部に不正データを書き込み、既存の正
常データを両系同時に破壊する可能性が非常に大きいと
いう問題があった。

【００３１】これに対し、本発明の実施の形態におい
て、記憶情報の分割方法は各種の方法が考えられるが、
情報の内容を考慮し機能毎に分割すると、装置障害が発
生した場合に効率的な管理が可能となる。

【００３２】一方、冗長化の処理アルゴリズムのみを考
えた場合、データの内容によらず、同一サイズにて分割
する方法が容易となる。また、分割のサイズを小さくし
た方が障害が起きたときの被害が少なくなるが、制御部
の処理量が多くなるため処理時間が大きくなる。

【００３３】本発明の実施の形態において、分割した各
ブロック内には、好ましくは、データの管理のための情
報を作成する。データ管理用情報としては、図１に示す
ように、ブロック内データの正常性を確認するための誤
り検出情報５１（ＣＲＣ等）、データをブロックに分割
しているため、データ領域を意識するためのブロック番
号５２、分割されたブロック内のデータ数を表す領域使
用サイズ（ブロックサイズ）５３、制御部がデータの書
き込み中に、障害等で書き込みが中断した場合、書き込
みを中断したブロックは無効データとなるが、この無効
ブロックをデータ読み出し時に識別するための書き込み
常態５４と、から構成されている。ブロック内の残りの
領域は、実際のユーザデータ５５が書き込まれる。

【００３４】制御部がデータを書き込む際の手順を以下
に説明する。

【００３５】まず、０系の記憶部３１の最初のブロック
内の書き込み状態５４を「書き込み中」に変更する。

【００３６】その後、ユーザデータを書き込み、誤り検
出情報を計算してブロック内誤り検出情報５１に書き込
む。

【００３７】さらに、データ管理用ブロック番号５２、
領域使用サイズ５３を変更する。

【００３８】これらの処理が全て終了した時点で、書き
込み常態５４を「書き込み完了」に変更し、０系記憶部
３１の書き込みを終了させる。

【００３９】次に、選択系を切替え、０系記憶部３１を
読み出しモードに変更し、０系記憶部３１の書き込み常
態５４が「書き込み完了」であることを確認した後、０
系記憶部３１から読み出した誤り検出情報５１を用い
て、直前に書き込みを行った０系記憶部３１のデータブ
ロックの正常性を確認する（データブロックに対して算
出した誤り検出情報と読み出した誤り検出情報５１とが
一致するか否かを確認する）。

【００４０】０係記憶部３１のデータブロックが正常で
あることの確認が完了した後、０系記憶部３１のデータ
を１系記憶部３２に複写する。複写する手順について
は、１系記憶部３２に書き込みを始める前に、１系記憶
部３２の書き込み常態５４を「書き込み中」に変更し、
その後、０系記憶部３１のデータを１系記憶部３２に複
写する。

【００４１】１系の領域使用サイズ５３に書かれたバイ
ト数分複写を完了したら、その後、データを１系記憶部
３２に書き込みを行う。

【００４２】そして、１系記憶部３２への書き込みが完
了したら、０系記憶部３１に書き込みを行った際と同様
にして、誤り検出情報５１、ブロック番号５２、領域使
用サイズ５３を更新し、最後に書き込み状態５４を「書
き込み完了」に変更する。

【００４３】上記した、一方の系の記憶部へのブロック
の書き込み、一方の系の記憶部の書き込みブロックの他
方の系の記憶部への複写、他方の系への次のブロックの
書き込み、他方の系の記憶部の書き込みブロックの一方
の系の記憶部への複写、という操作を、書き込みデータ
が終了するまで全ブロック分繰り返す。

【００４４】図２は、本発明の実施の形態において、デ
ータ読み出し時における記憶部のアクセス方法を示す。

【００４５】まず、読み出しを行う領域（ブロック）の
特定を行う（ステップＳ２０）。

【００４６】その後、該当ブロック内の書き込み状態５
４を読み出す。ステップＳ２１の判定処理において、書
き込み状態（図１の５４）の内容が「書き込み中」であ
った場合には、記憶部に書き込み中に、装置制御部が障
害等により停止したことが想定されるため、当該ブロッ
クのデータは使用しない。

【００４７】次に、二重化された記憶部の選択を反転さ
せ、反対の系において、同様の処理を行う（ステップＳ
２４）。

【００４８】そして、両系の記憶部における書き込み状
態５４の内容が、「書き込み中」であった場合には、該
当ブロックのデータに関しては読み出し不能の処理を行
う。

【００４９】一方、二重化されたいずれかの系におい
て、書き込み状態５４の内容が「書き込み完了で」あっ
た場合には、そのブロックにおいて、ユーザデータから
誤り検出情報を算出する（ステップＳ２２）。

【００５０】ブロック内のユーザデータから算出した結
果と、データ書き込み時に記憶部ブロック内誤り検出情
報５１内に書き込まれた誤り検出情報と、を比較し（ス
テップＳ２３）両者が相違した場合には、二重化された
記憶部（冗長系）の選択を逆転させ（ステップＳ２
４）、反対の系において同様の処理を行う。

【００５１】また、両系の記憶部において誤り検出情報
が一致しなかった場合、両系記憶部のハードウェア障害
等の理由にデータが破壊されていることが考えられるた
め、該当ブロックのデータに関しては読み出し不能の処
理を行う。

【００５２】そして、二重化されたいずれかの系におい
て、記憶部内の誤り検出情報５１に記録された値とブロ
ック内のユーザデータ５５から算出した誤り検出情報と
が一致した場合、そのブロック内ユーザデータ５５を有
効データとして使用する。

【００５３】上記した本発明の実施の形態を本発明の実
施例に即してより詳細に説明する。図３は、本発明に係
る冗長化方法の一実施例を示す図である。

【００５４】図３を参照して、本実施例において、装置
内重要データを記憶する記憶部は、０系記憶部３１と、
１系記憶部３２と、から構成されている。すなわち、記
憶部は物理的に分かれ完全に二重化を行う。

【００５５】装置制御部１は、データの管理のほか装置
全般を管理するものであるが、図３には、理解を容易と
するため、記憶部とのインタフェース部のみが示されて
いる。

【００５６】記憶部とのインタフェースとしては、装置
制御部１が、０系記憶部３１、及び１系記憶部３２の位
置を指定するためのアドレスバス（ｎビット）５と、装
置制御部１が０系記憶部３１、及び１系記憶部３２にデ
ータを書き込む際に書き込み情報を指定し、また記憶部
から読み出す際に、０系記憶部３１、及び１系記憶部３
２からの情報を読み出すためのデータバス（ｎ′ビッ
ト）４と、装置制御部１から０系記憶部３１、及び１系
記憶部３２に書き込みの指示を与えるための書き込み制
御信号（Ｗｒｉｔｅ信号）４１と、装置制御部１から０
系記憶部３１、及び１系記憶部３２に読み出しの指示を
与える読み出し制御信号（Ｒｅａｄ信号）４３と、装置
制御部１が二重化された０系記憶部３１、１系記憶部３
２のいずれにアクセスするかを指定する系選択信号４２
と、から構成されている。

【００５７】アドレスバス４５とデータバス４４は、装
置制御部１から、０系記憶部３１と１系記憶部３２に対
して並列に接続されている。

【００５８】また書き込み制御信号（Ｗｒｉｔｅ信号）
４１、読み出し制御信号（Ｒｅａｄ信号）４３は、系選
択信号４２によって制御される第１、第２のスイッチ２
１、２２を介して記憶部３１、３２に接続される。

【００５９】図４は、系選択信号４２と冗長化された記
憶部３１、３２とのアクセス関係の一例を示す。

【００６０】装置制御部１から指定された系選択信号４
２の論理値が“０”の状態で、装置制御部１が書き込み
動作を行った場合には、０系記憶部３１にデータが書き
込まれ、また、この状態で読み出し動作を起った場合に
は、１系記憶部３２からデータが読み出されると共に、
装置制御部１から指定された系選択信号４２の論理値が
“１”の状態で、装置制御部１が書き込み動作を行った
場合には、１系記憶部３２にデータが書き込まれ、ま
た、この状態で読み出し動作を行った場合には、０系記
憶部３１からデータが読み出されるように、第１、第２
のスイッチ２１、２２を構成する。

【００６１】また、第１、第２のスイッチ２１、２２
は、記憶部側への出力がオープンとなった場合には、記
憶部への動作がインアクティブになるように構成されて
いる。

【００６２】図３及び図４を参照して、装置制御部１の
書き込み、及び読み出しの際の動作を以下に説明する。

【００６３】装置制御部１が記憶部にデータの書き込み
を行う場合は、まず系選択信号４２を制御し、目的の記
憶部の系を指定する。例えば０系記憶部３１に書き込み
を行いたい場合には系選択信号４２を“０”とする。

【００６４】その後、記憶部の位置を表すアドレス情報
をアドレスバス４５にて指定し、書き込みたいデータを
データバス４４にて指定し、書き込み制御信号（Ｗｒｉ
ｔｅ信号）４１にて書き込み指示を行う。

【００６５】装置制御部１が記憶部のデータを読み出す
場合には、まず系選択信号４２を制御して目的の記憶部
の系を指定する。例えば０系記憶部３１に読み出したい
場合には系選択信号４２を“１”とする。

【００６６】その後、記憶部の位置を表すアドレス情報
をアドレスバス４５にて指定し、Ｒｅａｄ信号４３にて
読み出し指示を行い、データバス４４上のデータの読み
出しを行う。

【００６７】本発明の実施例では、上記したように、二
重化された記憶部間で複写操作が必要とされている。

【００６８】図３で示したように、本実施例において
は、０系記憶部３１と１系記憶部３２が、装置制御部１
からみて同一アドレス上にマッピングされるため、装置
制御部１からの系選択信号４２によって、０系記憶部３
１または１系記憶部３２への読み出し／書き込みの動作
を指示する。

【００６９】また０系記憶部３１と１系記憶部３２への
動作は、互いに逆となるように構成されているため、系
選択信号４２の論理値を変化させることなく、装置制御
部１が読み出し動作を行った後、読み込んだデータを同
一アドレスへ再書き込みを行うことにより、二重化され
た記憶部間の複写が行われる。また、系選択信号４２を
反転し、同様の動作を行うことにより、記憶部間におけ
る複写の方向を逆転することが可能とされている。

【００７０】

【発明の効果】以上説明したように、本発明は、下記記
載の効果を有する。

【００７１】本発明によれば、装置制御部が冗長化され
た記憶部に情報を書き込み中に装置制御部自身または、
装置制御部−記憶部間のハードウェア障害等により異常
動作を行った場合にも、二重化された記憶部のうち少な
くとも片系記憶部内既存データの破壊を防ぎ、装置内重
要データを保証することができるという効果を有する。
このため、本発明によれば、冗長系の切替または装置再
立ち上げ時等における異常データ読み込みによる装置及
び通信障害を防止することを可能とする。

【００７２】また本発明によれば、装置障害時、記憶部
に保管されたデータの破壊を最小限に抑えることを可能
としており、装置の信頼性を向上するという効果を有す
る。

【００７３】これは、本発明においては、装置制御部か
ら二重化された記憶部に情報を書き込む際に、両系の記
憶部に同時書き込みを行わず、書き込みをブロック化
し、ブロック化した単位で冗長化した記憶部に交互に書
き込みを行うようにしたことによる。

【００７４】さらに、本発明の別の効果は、冗長化され
た片系の記憶部自身が障害に陥った場合でも、装置は正
常な情報を読み出すことができ、また両系障害の場合に
は、装置制御部が両系の記憶部内データが異常であるこ
とを認識できるという効果を有する。

【００７５】これは、本発明においては、装置制御部
が、二重化された記憶部の系を認識し、０系、１系独立
に読み出し／書き込みを行うことができ、また、情報読
み出し時は、記憶部に書き込まれたデータ自身と、誤り
検出情報と、から記憶部内データの正常性を確認するよ
うにしたことにより、記憶部自体の障害に関してもデー
タ異常を検出可能としたことによる。

【００７６】さらに、本発明によれば、ある系の記憶部
から他系記憶部への複写が容易であるという効果を有す
る。これは、本発明においては、冗長化された記憶部間
で複写操作が必須となるが、制御部からみて両系の記憶
部が同一アドレスにマッピングされ、読み出し動作と書
き込み動作とが、０系記憶部と１系記憶部で反転される
ような構成としたことにより、読み出しを行い同一アド
レスに再書き込みを行うことにより複写動作が行え、ア
ドレスの二重管理および複写時の操作（バイト）単位毎
の系選択信号の制御を不要としたことによる。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明するための図であ
り、冗長化された記憶部へのデータの書き込み方法を模
式的に示す図である。

【図２】本発明の実施の形態を説明するための図であ
り、冗長化された記憶部からのデータの読み出し方法を
説明するための流れ図である。

【図３】本発明の一実施例の構成を示す図であり、記憶
部に関する装置機能構成を示す図である。

【図４】本発明の一実施例を説明するための図であり、
系選択信号の論理とデータ書き込み時とデータ読み出し
時の記憶部アクセスの選択系の関係を示す図である。

【符号の説明】

１ 装置制御部 ２１ 書き込み信号切り替え部 ２２ 読み出し信号切り替え部 ３１ ０系記憶部 ３２ １系記憶部 ４１ 書き込み指示信号 ４２ 記憶部系選択指示信号 ４３ 読み出し指示信号 ４４ データバス信号 ４５ アドレスバス信号 ５１ 誤り検出情報 ５２ ブロック番号 ５３ 領域使用サイズ ５４ 書き込み状態 ５５ ユーザデータ

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】記憶部を二重化し、装置制御部から二重化
   した記憶部に書き込みを行う場合、 書き込みデータを分割してブロック化し、該ブロック化
   した単位で、まず冗長化された０系記憶部に書き込み、 次に前記書き込みを行ったデータを前記０系記憶部から
   １系記憶部に複写すると共に、次のブロックのデータを
   前記１系記憶部に書き込み、 次に、前記１系記憶部から前記０系記憶部にデータを複
   写した後、更に次のブロックを前記０系記憶部に書き込
   む、 という処理を繰り返すことにより、二重化された記憶部
   に情報を書き込むことを特徴とする装置記憶部の冗長化
   方法。
2. 【請求項２】前記二重化した記憶部から情報を読み出す
   場合、前記０／１系記憶部内のブロック単位の管理情報
   および書き込まれたデータから、前記０／１系各々にお
   けるデータの有効性を確認し、 有効である系からの情報を読み出しデータとして用いる
   ことを特徴とする請求項１記載の装置記憶部の冗長化方
   法。
3. 【請求項３】前記二重化した記憶部の各々を、装置制御
   部からみて、同一アドレスにマッピングし、ある系の記
   憶部内情報の読み出しを行い、読み込んだデータを同一
   アドレスに再書き込みを行うことによって前記二重化し
   た記憶部間の複写を行うことを特徴とする請求項１記載
   の装置記憶部の冗長化方法。
4. 【請求項４】前記ブロックが、ユーザデータ、該ブロッ
   ク管理用の情報、及び誤り検出情報に加えて更に該ブロ
   ックの書き込みが完了か否かの状態を示す情報を含むこ
   とを特徴とする請求項１〜３のいずれか一に記載の装置
   記憶部の冗長化方法。
5. 【請求項５】記憶部を０系記憶部及び１系記憶部に二重
   化してなる冗長化装置において、 装置制御部から前記二重化した記憶部にデータを書き込
   む際に、該データをブロック化し、 第ｎのブロックを前記０系記憶部に書き込ん後、前記０
   系記憶部に書き込まれた第ｎブロックを前記０系記憶部
   から前記１系記憶部に複写し、 次に第ｎ＋１ブロックを前記１系記憶部に書き込んだ
   後、前記１系記憶部に書き込まれた第ｎ＋１ブロックを
   前記１系記憶部から前記０系記憶部に複写する、という
   具合に前記０系記憶部及び１系記憶部に時間をずらして
   交互にブロック単位に書き込むように切替制御する手
   段、 を備えたことを特徴とする装置記憶部の冗長化装置。
6. 【請求項６】前記０系記憶部と前記１系記憶部の系の選
   択を前記装置制御部から出力される系選択信号で行い、
   該系選択信号の論理値によって指定される系の読み出し
   動作と書き込み動作とが、前記０系記憶部と１系記憶部
   とで互いに逆となるように構成され、 前記０系記憶部と１系記憶部が、前記装置制御部からみ
   て同一アドレス空間にマッピングされるように構成さ
   れ、 あるアドレスにおいて一方の系からの読み出し後、該ア
   ドレスと同一アドレスにて他方の系への書き込みを行う
   ことで、前記０系及び１系記憶部の系間のデータコピー
   を行う、 ように構成されたことを特徴とする請求項５記載の装置
   記憶部の冗長化装置。
7. 【請求項７】二重化した記憶部から情報を読み出す場
   合、系毎に記憶されたデータの正常性の確認を行い、選
   択された一方の系の情報が無効であった場合には他方の
   系の記憶部の情報の確認を行い、有効である系からの情
   報を読み出しデータとして用いることを特徴とする請求
   項５又は６記載の装置記憶部の冗長化装置。