JPH08153045A - メモリ制御回路 - Google Patents
メモリ制御回路Info
- Publication number
- JPH08153045A JPH08153045A JP6295443A JP29544394A JPH08153045A JP H08153045 A JPH08153045 A JP H08153045A JP 6295443 A JP6295443 A JP 6295443A JP 29544394 A JP29544394 A JP 29544394A JP H08153045 A JPH08153045 A JP H08153045A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- access
- spare
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 管理者がエラーの発生しやすいメモリを交換
するまでの間のシステム障害を未然に防止可能とする。 【構成】 エラーメモリ判定部５０はエラーチェック部
４０からエラー報告を受取ると、メモリ選択信号３１〜
３４によってエラーメモリを判定し、エラーメモリに対
応する障害検出回数をインクリメントして記憶する。エ
ラーメモリ判定部５０は障害検出回数がしきい値を越え
るとエラーメモリ報告を出力する。メモリ内容コピー制
御部６０はエラーメモリ報告を受取ると、エラーメモリ
の全内容を予備メモリ１５に移すためにメモリ内容コピ
ーアクセス指示６１を出力する。エラーメモリの全内容
が予備メモリ１５にコピーされると、メモリ切替え制御
部３０はエラーメモリに対するアクセスを予備メモリ１
５へのアクセスに切替える。
するまでの間のシステム障害を未然に防止可能とする。 【構成】 エラーメモリ判定部５０はエラーチェック部
４０からエラー報告を受取ると、メモリ選択信号３１〜
３４によってエラーメモリを判定し、エラーメモリに対
応する障害検出回数をインクリメントして記憶する。エ
ラーメモリ判定部５０は障害検出回数がしきい値を越え
るとエラーメモリ報告を出力する。メモリ内容コピー制
御部６０はエラーメモリ報告を受取ると、エラーメモリ
の全内容を予備メモリ１５に移すためにメモリ内容コピ
ーアクセス指示６１を出力する。エラーメモリの全内容
が予備メモリ１５にコピーされると、メモリ切替え制御
部３０はエラーメモリに対するアクセスを予備メモリ１
５へのアクセスに切替える。
Description
【０００１】
【産業上の利用分野】本発明はメモリ制御回路に関し、
特に複数のメモリを制御するメモリ制御方式に関する。
特に複数のメモリを制御するメモリ制御方式に関する。
【０００２】
【従来の技術】従来、この種のメモリ制御方式において
は、図２に示すように、メモリアクセス制御部２０によ
って複数のメモリ１１〜１４に対するメモリアクセスタ
イミングを制御している。
は、図２に示すように、メモリアクセス制御部２０によ
って複数のメモリ１１〜１４に対するメモリアクセスタ
イミングを制御している。
【０００３】すなわち、メモリアクセス制御部２０は図
示せぬＣＰＵからメモリアクセス指示７０及びアドレス
８０を受取ると、メモリアクセス指示７０及びアドレス
８０を基にアクセス対象のメモリ１１〜１４に対してメ
モリ選択信号２１〜２４を出力する。これによって、ア
クセス対象のメモリ１１〜１４に対してデータ９０の書
込み読出しが行われる。
示せぬＣＰＵからメモリアクセス指示７０及びアドレス
８０を受取ると、メモリアクセス指示７０及びアドレス
８０を基にアクセス対象のメモリ１１〜１４に対してメ
モリ選択信号２１〜２４を出力する。これによって、ア
クセス対象のメモリ１１〜１４に対してデータ９０の書
込み読出しが行われる。
【０００４】このとき、エラーチェック部４０はメモリ
１１〜１４から読出されたデータをチェックコードによ
ってチェックし、そのデータにエラーを検出するとエラ
ー報告４１を出力する。
１１〜１４から読出されたデータをチェックコードによ
ってチェックし、そのデータにエラーを検出するとエラ
ー報告４１を出力する。
【０００５】
【発明が解決しようとする課題】上述した従来のメモリ
制御方式では、メモリから読出されたデータのエラーチ
ェックをＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎ
ｄ Ｃｏｒｒｅｃｔｉｏｎ）方式等で行っているが、特
定のメモリで訂正可能な１ビットエラーが多発している
ことが検出されても、その検出情報を管理者が定期的に
確認しない限り、累積するエラー発生回数が大きくなっ
て２ビットエラー等の致命的なエラーが発生するまでそ
のエラーに対して何ら対策を取ることができず、システ
ムダウンを招いてしまうことがある。
制御方式では、メモリから読出されたデータのエラーチ
ェックをＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎ
ｄ Ｃｏｒｒｅｃｔｉｏｎ）方式等で行っているが、特
定のメモリで訂正可能な１ビットエラーが多発している
ことが検出されても、その検出情報を管理者が定期的に
確認しない限り、累積するエラー発生回数が大きくなっ
て２ビットエラー等の致命的なエラーが発生するまでそ
のエラーに対して何ら対策を取ることができず、システ
ムダウンを招いてしまうことがある。
【０００６】そこで、本発明の目的は上記の問題点を解
消し、管理者がエラーの発生しやすいメモリを交換する
までの間のシステム障害を未然に防止することができる
メモリ制御回路を提供することにある。
消し、管理者がエラーの発生しやすいメモリを交換する
までの間のシステム障害を未然に防止することができる
メモリ制御回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明によるメモリ制御
回路は、各々アドレス及びメモリ選択信号に応じてデー
タの書込み及び読出しが行われる複数のメモリと、上位
装置からのメモリアクセス指示及びアドレスに応じて前
記メモリ選択信号を出力することでメモリアクセスタイ
ミングを制御するアクセス制御手段と、前記複数のメモ
リ各々から出力されたデータの障害を検出する検出手段
と、前記検出手段で障害が検出された回数が予め設定さ
れた所定値を越えたか否かを判定する判定手段と、前記
判定手段で前記所定値を越えたと判定されたメモリの内
容を前記複数のメモリのうち予め設定された予備メモリ
に複写する複写手段と、当該メモリの内容が前記予備メ
モリに複写された後に当該メモリに対するアクセスを前
記予備メモリへのアクセスに切替える切替え手段とを備
えている。
回路は、各々アドレス及びメモリ選択信号に応じてデー
タの書込み及び読出しが行われる複数のメモリと、上位
装置からのメモリアクセス指示及びアドレスに応じて前
記メモリ選択信号を出力することでメモリアクセスタイ
ミングを制御するアクセス制御手段と、前記複数のメモ
リ各々から出力されたデータの障害を検出する検出手段
と、前記検出手段で障害が検出された回数が予め設定さ
れた所定値を越えたか否かを判定する判定手段と、前記
判定手段で前記所定値を越えたと判定されたメモリの内
容を前記複数のメモリのうち予め設定された予備メモリ
に複写する複写手段と、当該メモリの内容が前記予備メ
モリに複写された後に当該メモリに対するアクセスを前
記予備メモリへのアクセスに切替える切替え手段とを備
えている。
【０００８】
【作用】パリティやＥＣＣ等のチェックコードによって
検出される訂正可能な１ビットエラーが予め定められた
しきい値以上に発生するメモリを検出したとき、そのメ
モリの障害が進行して訂正不可能な２ビットエラーを起
こしてシステムに重大な傷害を与える前に、そのメモリ
の内容を予備メモリに移してそのメモリへのアクセスを
予備メモリへのアクセスに自動的に切替える。
検出される訂正可能な１ビットエラーが予め定められた
しきい値以上に発生するメモリを検出したとき、そのメ
モリの障害が進行して訂正不可能な２ビットエラーを起
こしてシステムに重大な傷害を与える前に、そのメモリ
の内容を予備メモリに移してそのメモリへのアクセスを
予備メモリへのアクセスに自動的に切替える。
【０００９】これによって、管理者がエラーの発生しや
すいメモリを交換するまでの間のシステム傷害を未然に
防止することが可能となる。
すいメモリを交換するまでの間のシステム傷害を未然に
防止することが可能となる。
【００１０】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１１】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、メモリ１１〜１４及び予備
メモリ１５は図示せぬＣＰＵから与えられたアドレス８
０を基にデータ９０の書込み読出しを行う。
ック図である。図において、メモリ１１〜１４及び予備
メモリ１５は図示せぬＣＰＵから与えられたアドレス８
０を基にデータ９０の書込み読出しを行う。
【００１２】メモリ制御部２０はＣＰＵからメモリアク
セス指示７０及びアドレス８０を受取ると、メモリアク
セス指示７０及びアドレス８０を基にメモリ１１〜１４
のうちどのメモリに対するアクセスかを判断し、その判
断結果にしたがってメモリ選択信号２１〜２４を出力す
る。
セス指示７０及びアドレス８０を受取ると、メモリアク
セス指示７０及びアドレス８０を基にメモリ１１〜１４
のうちどのメモリに対するアクセスかを判断し、その判
断結果にしたがってメモリ選択信号２１〜２４を出力す
る。
【００１３】メモリ切替え制御部３０は通常、メモリ制
御部２０からのメモリ選択信号２１〜２４をそのままメ
モリ選択信号３１〜３４としてメモリ１１〜１４に出力
し、予備メモリ１５に対して予備メモリ選択信号３５を
出力することはない。これらメモリ選択信号３１〜３４
及び予備メモリ選択信号３５によって、どのメモリに対
して書込み／読出しを行うのかが決定される。
御部２０からのメモリ選択信号２１〜２４をそのままメ
モリ選択信号３１〜３４としてメモリ１１〜１４に出力
し、予備メモリ１５に対して予備メモリ選択信号３５を
出力することはない。これらメモリ選択信号３１〜３４
及び予備メモリ選択信号３５によって、どのメモリに対
して書込み／読出しを行うのかが決定される。
【００１４】これらメモリ１１〜１４及び予備メモリ１
５の出力データは外部に出力されるとともに、エラーチ
ェック部４０に入力される。エラーチェック部４０はメ
モリ１１〜１４及び予備メモリ１５の出力データのパリ
ティやＥＣＣ等のチェックコードをチェックし、メモリ
１１〜１４及び予備メモリ１５の出力データにエラーを
検出するとエラー報告４１を出力する。
５の出力データは外部に出力されるとともに、エラーチ
ェック部４０に入力される。エラーチェック部４０はメ
モリ１１〜１４及び予備メモリ１５の出力データのパリ
ティやＥＣＣ等のチェックコードをチェックし、メモリ
１１〜１４及び予備メモリ１５の出力データにエラーを
検出するとエラー報告４１を出力する。
【００１５】エラーメモリ判定部５０はエラーチェック
部４０からエラー報告４１を受取ると、そのときデータ
を出力していたメモリをメモリ選択信号３１〜３４及び
予備メモリ選択信号３５によって判定し、エラーの発生
したメモリに対応する障害検出回数をインクリメントし
て記憶部（図示せず）に記憶する。
部４０からエラー報告４１を受取ると、そのときデータ
を出力していたメモリをメモリ選択信号３１〜３４及び
予備メモリ選択信号３５によって判定し、エラーの発生
したメモリに対応する障害検出回数をインクリメントし
て記憶部（図示せず）に記憶する。
【００１６】このとき、エラーメモリ判定部５０はイン
クリメントした障害検出回数を図示せぬ比較部で予め設
定されたしきい値と比較し、障害検出回数がしきい値を
越えるとエラーメモリ報告５１をメモリ内容コピー制御
部６０に出力する。尚、エラーメモリ報告５１にはエラ
ーメモリを特定する情報が付与されている。
クリメントした障害検出回数を図示せぬ比較部で予め設
定されたしきい値と比較し、障害検出回数がしきい値を
越えるとエラーメモリ報告５１をメモリ内容コピー制御
部６０に出力する。尚、エラーメモリ報告５１にはエラ
ーメモリを特定する情報が付与されている。
【００１７】メモリ内容コピー制御部６０はエラーメモ
リ判定部５０からエラーメモリ報告５１を受取ると、そ
のメモリの内容を予備メモリ１５に移すためにメモリ内
容コピーアクセス指示６１をメモリアクセス制御部２０
に出力する。
リ判定部５０からエラーメモリ報告５１を受取ると、そ
のメモリの内容を予備メモリ１５に移すためにメモリ内
容コピーアクセス指示６１をメモリアクセス制御部２０
に出力する。
【００１８】このメモリアクセス指示６１はエラーメモ
リ報告によって特定されるメモリの全内容が予備メモリ
１５にコピーされるまで出力される。メモリ内容コピー
制御部６０はエラーメモリ報告５１によって特定される
メモリの全内容が予備メモリ１５にコピーされるまでメ
モリアクセス指示６１を出力すると、それ以降のエラー
メモリへのアクセスを予備メモリ１５へのアクセスに切
替えるため、メモリ内容コピー完了通知６２をメモリ切
替え制御部３０に出力する。
リ報告によって特定されるメモリの全内容が予備メモリ
１５にコピーされるまで出力される。メモリ内容コピー
制御部６０はエラーメモリ報告５１によって特定される
メモリの全内容が予備メモリ１５にコピーされるまでメ
モリアクセス指示６１を出力すると、それ以降のエラー
メモリへのアクセスを予備メモリ１５へのアクセスに切
替えるため、メモリ内容コピー完了通知６２をメモリ切
替え制御部３０に出力する。
【００１９】メモリ切替え制御部３０はメモリ内容コピ
ー制御部６０からメモリ内容コピー完了通知６２を受取
ると、エラーメモリに対するアクセスを指示するメモリ
選択信号３１〜３４を予備メモリ選択信号３５に切替え
ることで、指示されたエラーメモリへのアクセスを予備
メモリ１５へのアクセスに切替える。
ー制御部６０からメモリ内容コピー完了通知６２を受取
ると、エラーメモリに対するアクセスを指示するメモリ
選択信号３１〜３４を予備メモリ選択信号３５に切替え
ることで、指示されたエラーメモリへのアクセスを予備
メモリ１５へのアクセスに切替える。
【００２０】例えば、メモリ１２がエラーメモリとなっ
た場合、メモリ切替え制御部３０はメモリアクセス制御
部２０からメモリ選択信号２２が入力されても、それに
対応するメモリ選択信号３２を出力せず、代わりに予備
メモリ選択信号３５を出力することで、メモリ１２への
アクセスを予備メモリ１５へのアクセスに自動的に切替
える。
た場合、メモリ切替え制御部３０はメモリアクセス制御
部２０からメモリ選択信号２２が入力されても、それに
対応するメモリ選択信号３２を出力せず、代わりに予備
メモリ選択信号３５を出力することで、メモリ１２への
アクセスを予備メモリ１５へのアクセスに自動的に切替
える。
【００２１】このように、パリティやＥＣＣ等のチェッ
クコードによって検出される訂正可能な１ビットエラー
が予め定められたしきい値以上に発生するメモリを検出
したとき、そのメモリの障害が進行して訂正不可能な２
ビットエラーを起こしてシステムに重大な傷害を与える
前に、そのメモリの内容を予備メモリ１５に移してその
メモリへのアクセスを予備メモリ１５へのアクセスに自
動的に切替えることによって、管理者がエラーの発生し
やすいメモリを交換するまでの間のシステム傷害を未然
に防止することができる。
クコードによって検出される訂正可能な１ビットエラー
が予め定められたしきい値以上に発生するメモリを検出
したとき、そのメモリの障害が進行して訂正不可能な２
ビットエラーを起こしてシステムに重大な傷害を与える
前に、そのメモリの内容を予備メモリ１５に移してその
メモリへのアクセスを予備メモリ１５へのアクセスに自
動的に切替えることによって、管理者がエラーの発生し
やすいメモリを交換するまでの間のシステム傷害を未然
に防止することができる。
【００２２】
【発明の効果】以上説明したように本発明によれば、各
々アドレス及びメモリ選択信号に応じてデータの書込み
及び読出しが行われる複数のメモリ各々から出力された
データの障害を検出した回数が予め設定された所定値を
越えたときにそのメモリの内容を複数のメモリのうち予
め設定された予備メモリに複写し、当該メモリの内容が
予備メモリに複写された後に当該メモリに対するアクセ
スを予備メモリへのアクセスに切替えることによって、
管理者がエラーの発生しやすいメモリを交換するまでの
間のシステム傷害を未然に防止することができるという
効果がある。
々アドレス及びメモリ選択信号に応じてデータの書込み
及び読出しが行われる複数のメモリ各々から出力された
データの障害を検出した回数が予め設定された所定値を
越えたときにそのメモリの内容を複数のメモリのうち予
め設定された予備メモリに複写し、当該メモリの内容が
予備メモリに複写された後に当該メモリに対するアクセ
スを予備メモリへのアクセスに切替えることによって、
管理者がエラーの発生しやすいメモリを交換するまでの
間のシステム傷害を未然に防止することができるという
効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来例の構成を示すブロック図である。
１１〜１４ メモリ １５ 予備メモリ ２０ メモリアクセス制御部 ３０ メモリ切替え制御部 ４０ エラーチェック部 ５０ エラーメモリ判定部 ６０ メモリ内容コピー制御部
Claims (3)
- 【請求項１】 各々アドレス及びメモリ選択信号に応じ
てデータの書込み及び読出しが行われる複数のメモリ
と、上位装置からのメモリアクセス指示及びアドレスに
応じて前記メモリ選択信号を出力することでメモリアク
セスタイミングを制御するアクセス制御手段と、前記複
数のメモリ各々から出力されたデータの障害を検出する
検出手段と、前記検出手段で障害が検出された回数が予
め設定された所定値を越えたか否かを判定する判定手段
と、前記判定手段で前記所定値を越えたと判定されたメ
モリの内容を前記複数のメモリのうち予め設定された予
備メモリに複写する複写手段と、当該メモリの内容が前
記予備メモリに複写された後に当該メモリに対するアク
セスを前記予備メモリへのアクセスに切替える切替え手
段とを有することを特徴とするメモリ制御回路。 - 【請求項２】 前記判定手段は、前記検出手段で障害が
検出された障害検出回数を前記複数のメモリ各々に対応
付けて計数する計数手段と、前記計数手段の計数結果と
前記所定値とを比較する比較手段とから構成されたこと
を特徴とする請求項１記載のメモリ制御回路。 - 【請求項３】 前記計数手段は、前記検出手段で障害が
検出されたときに前記メモリ選択信号で特定されるメモ
リに対応する計数値を書換えるよう構成されたことを特
徴とする請求項２記載のメモリ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295443A JPH08153045A (ja) | 1994-11-30 | 1994-11-30 | メモリ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295443A JPH08153045A (ja) | 1994-11-30 | 1994-11-30 | メモリ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153045A true JPH08153045A (ja) | 1996-06-11 |
Family
ID=17820662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6295443A Pending JPH08153045A (ja) | 1994-11-30 | 1994-11-30 | メモリ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153045A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553465B1 (en) | 1999-01-28 | 2003-04-22 | Nec Corporation | Multiprocessor system with distributed shared memory having hot plug function for main memories |
| JP2004311010A (ja) * | 2003-04-03 | 2004-11-04 | Samsung Electronics Co Ltd | エラー訂正機能を有したフラッシュメモリ装置 |
| WO2013069651A1 (en) * | 2011-11-07 | 2013-05-16 | Square Enix Holdings Co., Ltd. | Rendering server, central server, encoding apparatus, control method, encoding method, program, and recording medium |
| JP2014238746A (ja) * | 2013-06-10 | 2014-12-18 | 日本電気株式会社 | データ保全処理装置、ｒａｉｄコントローラ、データ保全処理システム、データ保全処理方法、及びそのプログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164450A (en) * | 1980-05-20 | 1981-12-17 | Toshiba Corp | Self-maintenance device for machinery |
| JPH0567005A (ja) * | 1991-09-09 | 1993-03-19 | Nec Corp | 記録媒体アクセス方式 |
| JPH05128882A (ja) * | 1991-11-06 | 1993-05-25 | Mitsubishi Electric Corp | データ処理装置 |
-
1994
- 1994-11-30 JP JP6295443A patent/JPH08153045A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164450A (en) * | 1980-05-20 | 1981-12-17 | Toshiba Corp | Self-maintenance device for machinery |
| JPH0567005A (ja) * | 1991-09-09 | 1993-03-19 | Nec Corp | 記録媒体アクセス方式 |
| JPH05128882A (ja) * | 1991-11-06 | 1993-05-25 | Mitsubishi Electric Corp | データ処理装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553465B1 (en) | 1999-01-28 | 2003-04-22 | Nec Corporation | Multiprocessor system with distributed shared memory having hot plug function for main memories |
| JP2004311010A (ja) * | 2003-04-03 | 2004-11-04 | Samsung Electronics Co Ltd | エラー訂正機能を有したフラッシュメモリ装置 |
| WO2013069651A1 (en) * | 2011-11-07 | 2013-05-16 | Square Enix Holdings Co., Ltd. | Rendering server, central server, encoding apparatus, control method, encoding method, program, and recording medium |
| JP2013101580A (ja) * | 2011-11-07 | 2013-05-23 | Square Enix Holdings Co Ltd | 描画サーバ、センタサーバ、符号化装置、制御方法、符号化方法、及びプログラム |
| JP2014238746A (ja) * | 2013-06-10 | 2014-12-18 | 日本電気株式会社 | データ保全処理装置、ｒａｉｄコントローラ、データ保全処理システム、データ保全処理方法、及びそのプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3937214B2 (ja) | エラー訂正回数を記録する記憶装置 | |
| JPS598852B2 (ja) | エラ−処理方式 | |
| US4598402A (en) | System for treatment of single bit error in buffer storage unit | |
| JPH08153045A (ja) | メモリ制御回路 | |
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| EP0076098A2 (en) | Key storage error processing system | |
| JP2904117B2 (ja) | 装置記憶部の冗長化方法及び装置 | |
| JP2743756B2 (ja) | 半導体ディスク装置 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH0434632A (ja) | メモリシステム | |
| JPH0581138A (ja) | マイクロプログラム制御装置 | |
| JPS6121695Y2 (ja) | ||
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH05274223A (ja) | キャッシュメモリ | |
| JPS58132839A (ja) | 障害回復装置 | |
| JPH04237351A (ja) | メモリ再書込み方式 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPH04289558A (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JPH04135226A (ja) | 磁気ディスク装置のバックアップシステム | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JPH054266U (ja) | メモリ装置 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPH045219B2 (ja) | ||
| JPH06231589A (ja) | 不揮発性メモリ | |
| JPH08305637A (ja) | 記憶装置 |