JPS59148954A - 制御記憶パトロ−ル方式 - Google Patents
制御記憶パトロ−ル方式Info
- Publication number
- JPS59148954A JPS59148954A JP58022296A JP2229683A JPS59148954A JP S59148954 A JPS59148954 A JP S59148954A JP 58022296 A JP58022296 A JP 58022296A JP 2229683 A JP2229683 A JP 2229683A JP S59148954 A JPS59148954 A JP S59148954A
- Authority
- JP
- Japan
- Prior art keywords
- error
- address
- circuit
- control memory
- control storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はマイクロプログラムにより装置の機能や命令を
実現する方式を用いた装置に係り、特に該マイクロプロ
グラムを記憶する制御記憶の、ソフトエラーの如き再書
込みにより修正が可能なエラーを、既設回路を用いて修
正する制御記憶パトロール方式に関する。
実現する方式を用いた装置に係り、特に該マイクロプロ
グラムを記憶する制御記憶の、ソフトエラーの如き再書
込みにより修正が可能なエラーを、既設回路を用いて修
正する制御記憶パトロール方式に関する。
（ｂ）従来技術と問題点
マイクロプログラムにより装置の機能や命令を実現する
方式を用いた装置はマイクロプログラムを記憶する制御
記憶を持ち、該制御記憶をアクセスした時発生するエラ
ーを検出し、修正可能なエラーは修正して使用し、修正
不可能なエラーの場合はエラー処理ルーチンにより上位
装置にエラー報告し、該エラーの履歴を記録している。
方式を用いた装置はマイクロプログラムを記憶する制御
記憶を持ち、該制御記憶をアクセスした時発生するエラ
ーを検出し、修正可能なエラーは修正して使用し、修正
不可能なエラーの場合はエラー処理ルーチンにより上位
装置にエラー報告し、該エラーの履歴を記録している。
制御記憶を構成する記憶素子にはＲＡＭが用いられる事
が多く、且つ該ＲＡＭはＬＳＩ化されてソフトエラーと
呼ばれるエラーの発生がある。該エラーは再書込みをす
れば回復するが、同一のアドレスで２ピントのエラーが
発生した場合はエラー修正が不可能の為、該エラーの発
生した都度エラー処理ルーチンにより、上位装置に該エ
ラーの報告が行われ、且つ装置はリセット後再起動が行
われる。
が多く、且つ該ＲＡＭはＬＳＩ化されてソフトエラーと
呼ばれるエラーの発生がある。該エラーは再書込みをす
れば回復するが、同一のアドレスで２ピントのエラーが
発生した場合はエラー修正が不可能の為、該エラーの発
生した都度エラー処理ルーチンにより、上位装置に該エ
ラーの報告が行われ、且つ装置はリセット後再起動が行
われる。
しかしエラーの発生した制御記憶のアドレスに対し何等
の処置も成されない為、同一のアドレスで再度修正不可
能なエラーが発生し、装置のダウンを招く事があるとい
う欠点がある。
の処置も成されない為、同一のアドレスで再度修正不可
能なエラーが発生し、装置のダウンを招く事があるとい
う欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除く為、マイクロプログラム
を使用する装置であることに着目し、装置が上位装置に
エラー報告を行った時、該エラー発生のアドレスに対し
、制御記憶にマイクロプログラムをロードする初期プロ
グラムローダより再書込みを行う動作を、既設のハード
ウェアを用いてマイクロプログラム制御で実施する様に
した制御記憶パトロール方式を提供することにある。
を使用する装置であることに着目し、装置が上位装置に
エラー報告を行った時、該エラー発生のアドレスに対し
、制御記憶にマイクロプログラムをロードする初期プロ
グラムローダより再書込みを行う動作を、既設のハード
ウェアを用いてマイクロプログラム制御で実施する様に
した制御記憶パトロール方式を提供することにある。
（ｄ）発明の構成
本発明の構成はマイクロプログラムを記憶する制御記憶
と、該制御記憶のアクセス時に発生する修正不可能なエ
ラーを検出するエラー検出手段と。
と、該制御記憶のアクセス時に発生する修正不可能なエ
ラーを検出するエラー検出手段と。
該エラーのアドレスを記憶する手段とを備えた装置に於
て、該装置が上位装置にエラー報告を行った時に、該修
正不可能なエラーの発生した制御記憶のアドレスに再書
込みを実施する様にしたものである。
て、該装置が上位装置にエラー報告を行った時に、該修
正不可能なエラーの発生した制御記憶のアドレスに再書
込みを実施する様にしたものである。
（ｅ）発明の実施例
第１図は゛本発明の一実施例を説明する回路のブロック
図である。又第２図は第１図の回路を制御するマイクロ
命令のフローチャートである。
図である。又第２図は第１図の回路を制御するマイクロ
命令のフローチャートである。
制御記憶２はレジスタ６の指示するアドレスでその内容
が読出される。該内容はＥＣＣ回路３でチェックされ、
１ビツトエラーか２ビツトエラーかにより異なるコード
がエラー検出回路７に送出される。１ビツトエラーの場
合は修正されたデータがレジスタ４に送出されるが、２
ビツトエラーの場合は修正が不可能である。従ってエラ
ー検出回路７は２ビツトエラーの場合、ゲート８を開き
。
が読出される。該内容はＥＣＣ回路３でチェックされ、
１ビツトエラーか２ビツトエラーかにより異なるコード
がエラー検出回路７に送出される。１ビツトエラーの場
合は修正されたデータがレジスタ４に送出されるが、２
ビツトエラーの場合は修正が不可能である。従ってエラ
ー検出回路７は２ビツトエラーの場合、ゲート８を開き
。
レジスタ６の指示する制御記憶３のエラーが発生したア
ドレスを、トレースメモリ９に記憶させる。
ドレスを、トレースメモリ９に記憶させる。
第２図に示す如く、演算回路５は制御記憶２よりレジス
タ４を経て与えられたマイクロ命令により。
タ４を経て与えられたマイクロ命令により。
エラーが発生するとエラー処理ルーチンを起動する。２
ビツトエラーが発生したかどうかをエラー検出回路７の
出力により検出し、２ビツトエラー発住が通知されてい
なげれば何もせず終了する。
ビツトエラーが発生したかどうかをエラー検出回路７の
出力により検出し、２ビツトエラー発住が通知されてい
なげれば何もせず終了する。
２ビツトエラーが通知されている場合は、上位装置に端
子Ａを経てエラー報告を行い、ローダ回路１を起動する
。続いてトレースメモリ９を読み。
子Ａを経てエラー報告を行い、ローダ回路１を起動する
。続いてトレースメモリ９を読み。
制御記憶２の２ビツトエラー発生のアドレスをローダ回
路１に通知し、該アドレスに再書込みを行わせる。該再
書込み完了により動作終了する。
路１に通知し、該アドレスに再書込みを行わせる。該再
書込み完了により動作終了する。
（ｆ）発明の詳細
な説明した如く１本発明は装置が上位装置に修正不可能
なエラーが発生した事を報告する時。
なエラーが発生した事を報告する時。
該修正不可能のエラーが発生した制御記憶のアドレスに
、既設のハードウェアを用い、マイクロ命令により再書
込みを実施する為、経済的で且つ制御記憶の同一アドレ
スでエラーの為装置のダウンを招くことも防止し得るの
で、その効果は大なるものがある。
、既設のハードウェアを用い、マイクロ命令により再書
込みを実施する為、経済的で且つ制御記憶の同一アドレ
スでエラーの為装置のダウンを招くことも防止し得るの
で、その効果は大なるものがある。
第１図は本発明の一実施例を説明する回路のブロック図
、第２図は第１図の回路を制御するマイクロ命令のフロ
ーチャートである。 １はローダ回路、２は制御記憶、３はＥＣＣ回路、４，
６はレジスタ、５は演算回路、７はエラー検出回路、８
はゲート、９はトレースメモリである。
、第２図は第１図の回路を制御するマイクロ命令のフロ
ーチャートである。 １はローダ回路、２は制御記憶、３はＥＣＣ回路、４，
６はレジスタ、５は演算回路、７はエラー検出回路、８
はゲート、９はトレースメモリである。
Claims (1)
- マイクロプログラムを記憶する制御記憶と、該制御記憶
のアクセス時に発生する修正不可能なエラーを検出する
エラー検出手段と、該エラーのアドレスを記憶する手段
とを備えた装置に於て、該装置が上位装置にエラー報告
を行った時に、該修正不可能なエラーの発生した制御記
憶のアドレスに再書込みを実施することを特徴とする制
御記憶パトロール方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58022296A JPS59148954A (ja) | 1983-02-14 | 1983-02-14 | 制御記憶パトロ−ル方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58022296A JPS59148954A (ja) | 1983-02-14 | 1983-02-14 | 制御記憶パトロ−ル方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148954A true JPS59148954A (ja) | 1984-08-25 |
Family
ID=12078775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58022296A Pending JPS59148954A (ja) | 1983-02-14 | 1983-02-14 | 制御記憶パトロ−ル方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148954A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252236A (ja) * | 1986-04-25 | 1987-11-04 | Nec Corp | 非同期型修正回路 |
| JPH0267658A (ja) * | 1988-09-01 | 1990-03-07 | Fujitsu Ten Ltd | 不揮発性メモリの故障診断方法 |
| WO2007066879A1 (en) * | 2005-12-09 | 2007-06-14 | Mtekvision Co., Ltd | Method and device for correcting code data error |
| US20090282305A1 (en) * | 2008-05-09 | 2009-11-12 | A-Data Technology Co., Ltd. | Storage system with data recovery function and method thereof |
| JP2014035730A (ja) * | 2012-08-10 | 2014-02-24 | Hitachi Automotive Systems Ltd | 車両用制御装置 |
| JP2016081341A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社デンソー | 電子制御装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710843A (en) * | 1980-06-23 | 1982-01-20 | Hitachi Ltd | Fault processing system |
| JPS57169857A (en) * | 1981-04-13 | 1982-10-19 | Mitsubishi Electric Corp | Control storage device |
| JPS57169858A (en) * | 1981-04-13 | 1982-10-19 | Mitsubishi Electric Corp | Data processor |
-
1983
- 1983-02-14 JP JP58022296A patent/JPS59148954A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710843A (en) * | 1980-06-23 | 1982-01-20 | Hitachi Ltd | Fault processing system |
| JPS57169857A (en) * | 1981-04-13 | 1982-10-19 | Mitsubishi Electric Corp | Control storage device |
| JPS57169858A (en) * | 1981-04-13 | 1982-10-19 | Mitsubishi Electric Corp | Data processor |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252236A (ja) * | 1986-04-25 | 1987-11-04 | Nec Corp | 非同期型修正回路 |
| JPH0267658A (ja) * | 1988-09-01 | 1990-03-07 | Fujitsu Ten Ltd | 不揮発性メモリの故障診断方法 |
| WO2007066879A1 (en) * | 2005-12-09 | 2007-06-14 | Mtekvision Co., Ltd | Method and device for correcting code data error |
| US8151136B2 (en) | 2005-12-09 | 2012-04-03 | Mtekvision Co., Ltd. | Method and device for correcting code data error |
| US20090282305A1 (en) * | 2008-05-09 | 2009-11-12 | A-Data Technology Co., Ltd. | Storage system with data recovery function and method thereof |
| US8418030B2 (en) * | 2008-05-09 | 2013-04-09 | A-Data Technology Co., Ltd. | Storage system with data recovery function and method thereof |
| JP2014035730A (ja) * | 2012-08-10 | 2014-02-24 | Hitachi Automotive Systems Ltd | 車両用制御装置 |
| JP2016081341A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社デンソー | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| JPH0314054A (ja) | 電子ディスク装置 | |
| EP0655686B1 (en) | Retry control method and device for control processor | |
| JPS59162697A (ja) | 制御記憶のエラ−修正方式 | |
| JP2544536B2 (ja) | メモリ内のデ―タ有無判定方法 | |
| JPH04125753A (ja) | メモリのオンライン診断方式 | |
| JPH02178740A (ja) | 情報処理装置 | |
| JPH0135369B2 (ja) | ||
| JPS6125259A (ja) | 記憶装置の再書込制御方式 | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPH054266U (ja) | メモリ装置 | |
| JPH01309421A (ja) | 誤り訂正方式 | |
| JPH0454656A (ja) | 電子機器 | |
| JPH0854988A (ja) | 磁気ディスク処理装置 | |
| JPH01133147A (ja) | データ処理装置 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH02110741A (ja) | マイクロプログラム制御装置 | |
| JPH0365743A (ja) | 主記憶装置の故障発見方法 | |
| JPH03191451A (ja) | エラー訂正方式 | |
| JPH0230060B2 (ja) | ||
| JPS58171792A (ja) | 制御記憶装置のエラ−訂正方式 | |
| JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 | |
| JPH0353358A (ja) | メモリ回路 | |
| JPS6227424B2 (ja) | ||
| JPS6153745B2 (ja) |