JPH04255032A - 制御記憶装置のエラー訂正方式 - Google Patents
制御記憶装置のエラー訂正方式Info
- Publication number
- JPH04255032A JPH04255032A JP3015072A JP1507291A JPH04255032A JP H04255032 A JPH04255032 A JP H04255032A JP 3015072 A JP3015072 A JP 3015072A JP 1507291 A JP1507291 A JP 1507291A JP H04255032 A JPH04255032 A JP H04255032A
- Authority
- JP
- Japan
- Prior art keywords
- error
- microinstruction
- errors
- control storage
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ命令を格納する
制御記憶装置のエラー訂正方式に関する。
制御記憶装置のエラー訂正方式に関する。
【０００２】
【従来の技術】従来は、データ処理実行時にメモリから
読出したマイクロ命令をエラー訂正回路でチェックし、
エラーを検出した場合は、エラー訂正処理を行ってマイ
クロ命令のエラーを訂正した後、データ処理を実行して
いる。
読出したマイクロ命令をエラー訂正回路でチェックし、
エラーを検出した場合は、エラー訂正処理を行ってマイ
クロ命令のエラーを訂正した後、データ処理を実行して
いる。
【０００３】
【発明が解決しようとする課題】上述したように従来は
、メモリから読出したマイクロ命令をエラー訂正回路に
よりチェックし、エラーを検出したときにエラー訂正し
てデータ処理を実行している。このため、マイクロ命令
を格納しているメモリに障害が発生し、マイクロ命令の
あるビットが反転して固定的なエラーが生じた場合は、
その都度、エラー訂正回路でエラー訂正処理を行うので
時間がかかり、装置全体の処理能力が低下するという問
題点がある。
、メモリから読出したマイクロ命令をエラー訂正回路に
よりチェックし、エラーを検出したときにエラー訂正し
てデータ処理を実行している。このため、マイクロ命令
を格納しているメモリに障害が発生し、マイクロ命令の
あるビットが反転して固定的なエラーが生じた場合は、
その都度、エラー訂正回路でエラー訂正処理を行うので
時間がかかり、装置全体の処理能力が低下するという問
題点がある。
【０００４】本発明の目的は、マイクロ命令に固定的な
エラーが生じてもエラー訂正処理時間が増加しない制御
記憶装置のエラー訂正方式を提供することにある。
エラーが生じてもエラー訂正処理時間が増加しない制御
記憶装置のエラー訂正方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明の制御記憶装置の
エラー訂正方式は、マイクロ命令を格納するマイクロ命
令記憶手段と、マイクロ命令のエラーを検出するエラー
検出手段と、マイクロ命令毎にエラー発生回数を計数し
記憶するエラー回数記憶手段と、前記エラー発生回数が
所定回数に達したマイクロ命令を前記マイクロ命令記憶
手段から読出してエラーを訂正するエラー訂正手段と、
エラーが訂正されたマイクロ命令で前記マイクロ命令記
憶手段に格納されている該当するマイクロ命令を書替え
る書替手段とを備えて構成されている。また、前記書替
手段は、前記エラーが訂正されたマイクロ命令にビット
反転を示すビットを付加し、全ビット反転して書替える
構成である。
エラー訂正方式は、マイクロ命令を格納するマイクロ命
令記憶手段と、マイクロ命令のエラーを検出するエラー
検出手段と、マイクロ命令毎にエラー発生回数を計数し
記憶するエラー回数記憶手段と、前記エラー発生回数が
所定回数に達したマイクロ命令を前記マイクロ命令記憶
手段から読出してエラーを訂正するエラー訂正手段と、
エラーが訂正されたマイクロ命令で前記マイクロ命令記
憶手段に格納されている該当するマイクロ命令を書替え
る書替手段とを備えて構成されている。また、前記書替
手段は、前記エラーが訂正されたマイクロ命令にビット
反転を示すビットを付加し、全ビット反転して書替える
構成である。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明の一実施例を示すブロック図
であり、制御記憶部１には図２に示すマイクロ命令が格
納されている。マイクロ命令は、正論理あるいは負論理
のいずれかを指示する反転モードビットＩＭ、データＤ
ＴおよびエラーチェックコードＥＣＣで構成されている
。
であり、制御記憶部１には図２に示すマイクロ命令が格
納されている。マイクロ命令は、正論理あるいは負論理
のいずれかを指示する反転モードビットＩＭ、データＤ
ＴおよびエラーチェックコードＥＣＣで構成されている
。
【０００８】セレクタ２および３は、マイクロ命令のエ
ラーチェックコードＥＣＣおよびデータＤＴにそれぞれ
対応して設けられており、反転モードビットＩＭに応じ
て制御記憶部１の出力を正論理あるいは負論理のいずれ
かに切替える。エラー訂正部４は、制御記憶部１から読
出したマイクロ命令のデータＤＴをチェックし、エラー
チェックコードＥＣＣにより訂正する。セレクタ５は、
マイクロ命令のエラーが検出された場合に、エラー訂正
部４によってエラーが訂正されたデータを選択する。レ
ジスタ６は、データＤＴを実行する実行部７へマイクロ
命令を送出する。エラー処理部１０は、エラー訂正部４
によってマイクロ命令のエラーが検出されたときにエラ
ー情報の収集検索を行い、制御記憶部１に格納されてい
るエラーのあるマイクロ命令をエラーのないマイクロ命
令で書替える処理を行う。エラー情報記憶部１１は、エ
ラーが検出されたマイクロ命令の格納アドレスおよび各
マイクロ命令毎のエラー発生回数を記憶する。
ラーチェックコードＥＣＣおよびデータＤＴにそれぞれ
対応して設けられており、反転モードビットＩＭに応じ
て制御記憶部１の出力を正論理あるいは負論理のいずれ
かに切替える。エラー訂正部４は、制御記憶部１から読
出したマイクロ命令のデータＤＴをチェックし、エラー
チェックコードＥＣＣにより訂正する。セレクタ５は、
マイクロ命令のエラーが検出された場合に、エラー訂正
部４によってエラーが訂正されたデータを選択する。レ
ジスタ６は、データＤＴを実行する実行部７へマイクロ
命令を送出する。エラー処理部１０は、エラー訂正部４
によってマイクロ命令のエラーが検出されたときにエラ
ー情報の収集検索を行い、制御記憶部１に格納されてい
るエラーのあるマイクロ命令をエラーのないマイクロ命
令で書替える処理を行う。エラー情報記憶部１１は、エ
ラーが検出されたマイクロ命令の格納アドレスおよび各
マイクロ命令毎のエラー発生回数を記憶する。
【０００９】次に動作を説明する。
【００１０】マイクロ命令にエラーが検出されない場合
、セレクタ５は、セレクタ３が出力しているデータを選
択してレジスタ６へ送出する。従って、通常の速度でマ
イクロ命令が実行される。
、セレクタ５は、セレクタ３が出力しているデータを選
択してレジスタ６へ送出する。従って、通常の速度でマ
イクロ命令が実行される。
【００１１】マイクロ命令にエラーが検出された場合、
エラー訂正部４は、マイクロ命令のデータＤＴをエラー
チェックコードＥＣＣにより訂正すると共に、エラー処
理部１０へエラー検出を通知する。エラー処理部１０は
、エラー検出の通知を受けると、図３に示す処理を実行
する。図３において、まず、エラーが検出されたマイク
ロ命令の格納アドレス等のエラー情報を収集し（ステッ
プ３１）、エラー情報記憶部１１にエラー情報が既に登
録されているか否かを検索し（ステップ３２）、登録さ
れていない場合は新規に登録する（ステップ３３）。 既に登録されている場合は、エラー情報記憶部１１に格
納アドレスと共に記録されているエラー発生回数を＋１
し（ステップ３４）、このエラー発生回数が所定回数に
達しているか否かをチェックし（ステップ３５）、所定
回数に達していないときはエラー発生回数を更新して（
ステップ４１）、処理を終了する。
エラー訂正部４は、マイクロ命令のデータＤＴをエラー
チェックコードＥＣＣにより訂正すると共に、エラー処
理部１０へエラー検出を通知する。エラー処理部１０は
、エラー検出の通知を受けると、図３に示す処理を実行
する。図３において、まず、エラーが検出されたマイク
ロ命令の格納アドレス等のエラー情報を収集し（ステッ
プ３１）、エラー情報記憶部１１にエラー情報が既に登
録されているか否かを検索し（ステップ３２）、登録さ
れていない場合は新規に登録する（ステップ３３）。 既に登録されている場合は、エラー情報記憶部１１に格
納アドレスと共に記録されているエラー発生回数を＋１
し（ステップ３４）、このエラー発生回数が所定回数に
達しているか否かをチェックし（ステップ３５）、所定
回数に達していないときはエラー発生回数を更新して（
ステップ４１）、処理を終了する。
【００１２】エラー発生回数が所定回数に達した場合は
、命令の切れ目等で装置を一旦停止させ（ステップ３６
）、該当するマイクロ命令の格納アドレスをアドレスレ
ジスタ８にセットし、制御記憶部１から該当するマイク
ロ命令を読出す（ステップ３７）。エラーが訂正されて
レジスタ６に設定されたマイクロ命令を取り込み（ステ
ップ３８）、反転モードビットを付加して全ビット反転
し（ステップ３９）、書込みレジスタ９にセットして制
御記憶部１へ書込む（ステップ４０）。このように、制
御記憶部１に格納されていたエラーのあるマイクロ命令
は、反転モードでエラーのないマイクロ命令に書替えら
れので、制御記憶部１に障害が発生し、マイクロ命令の
あるビットが反転していても、以後エラーは検出されな
い。
、命令の切れ目等で装置を一旦停止させ（ステップ３６
）、該当するマイクロ命令の格納アドレスをアドレスレ
ジスタ８にセットし、制御記憶部１から該当するマイク
ロ命令を読出す（ステップ３７）。エラーが訂正されて
レジスタ６に設定されたマイクロ命令を取り込み（ステ
ップ３８）、反転モードビットを付加して全ビット反転
し（ステップ３９）、書込みレジスタ９にセットして制
御記憶部１へ書込む（ステップ４０）。このように、制
御記憶部１に格納されていたエラーのあるマイクロ命令
は、反転モードでエラーのないマイクロ命令に書替えら
れので、制御記憶部１に障害が発生し、マイクロ命令の
あるビットが反転していても、以後エラーは検出されな
い。
【００１３】
【発明の効果】以上説明したように本発明の制御記憶装
置のエラー訂正方式は、マイクロ命令にエラーが検出さ
れたとき、マイクロ命令毎にエラー発生回数を計数して
記憶し、所定回数に達したときに装置を一旦停止させて
該当するマイクロ命令を制御記憶部から読出してエラー
訂正後、反転モードビットを付加し全ビット反転し、制
御記憶部に格納されているエラーマイクロ命令を書替え
ることにより、制御記憶部に障害が発生してマイクロ命
令のあるビットが反転していても、以後、エラーのない
マイクロ命令が読出されるので、エラー訂正時間が節減
でき、装置全体の処理能力が向上する。また、マイクロ
命令の特定ビットに障害が発生した場合、記憶されてい
るエラー発生回数をチェックすることにより、間欠障害
であるか固定障害であるかを容易に判定することができ
るという効果を有している。
置のエラー訂正方式は、マイクロ命令にエラーが検出さ
れたとき、マイクロ命令毎にエラー発生回数を計数して
記憶し、所定回数に達したときに装置を一旦停止させて
該当するマイクロ命令を制御記憶部から読出してエラー
訂正後、反転モードビットを付加し全ビット反転し、制
御記憶部に格納されているエラーマイクロ命令を書替え
ることにより、制御記憶部に障害が発生してマイクロ命
令のあるビットが反転していても、以後、エラーのない
マイクロ命令が読出されるので、エラー訂正時間が節減
でき、装置全体の処理能力が向上する。また、マイクロ
命令の特定ビットに障害が発生した場合、記憶されてい
るエラー発生回数をチェックすることにより、間欠障害
であるか固定障害であるかを容易に判定することができ
るという効果を有している。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例のマイクロ命令の構成を示す図である
。
。
【図３】本実施例のエラー処理部の処理を示すフローチ
ャートである。
ャートである。
１ 制御記憶部２，３，５
セレクタ
セレクタ
Claims (2)
- 【請求項１】 マイクロ命令を格納するマイクロ命令
記憶手段と、マイクロ命令のエラーを検出するエラー検
出手段と、マイクロ命令毎にエラー発生回数を計数し記
憶するエラー回数記憶手段と、前記エラー発生回数が所
定回数に達したマイクロ命令を前記マイクロ命令記憶手
段から読出してエラーを訂正するエラー訂正手段と、エ
ラーが訂正されたマイクロ命令で前記マイクロ命令記憶
手段に格納されている該当するマイクロ命令を書替える
書替手段とを備えたことを特徴とする制御記憶装置のエ
ラー訂正方式。 - 【請求項２】 前記書替手段は、前記エラーが訂正さ
れたマイクロ命令にビット反転を示すビットを付加し、
全ビット反転して書替えることを特徴とする請求項１記
載の制御記憶装置のエラー訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015072A JPH04255032A (ja) | 1991-02-06 | 1991-02-06 | 制御記憶装置のエラー訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015072A JPH04255032A (ja) | 1991-02-06 | 1991-02-06 | 制御記憶装置のエラー訂正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255032A true JPH04255032A (ja) | 1992-09-10 |
Family
ID=11878652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3015072A Pending JPH04255032A (ja) | 1991-02-06 | 1991-02-06 | 制御記憶装置のエラー訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255032A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012105056A (ja) * | 2010-11-10 | 2012-05-31 | Nec Corp | デバイス固有情報生成装置、デバイス固有情報生成方法および認証装置 |
| WO2016063592A1 (ja) * | 2014-10-24 | 2016-04-28 | ソニー株式会社 | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 |
-
1991
- 1991-02-06 JP JP3015072A patent/JPH04255032A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012105056A (ja) * | 2010-11-10 | 2012-05-31 | Nec Corp | デバイス固有情報生成装置、デバイス固有情報生成方法および認証装置 |
| WO2016063592A1 (ja) * | 2014-10-24 | 2016-04-28 | ソニー株式会社 | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 |
| JPWO2016063592A1 (ja) * | 2014-10-24 | 2017-08-03 | ソニー株式会社 | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 |
| US10545804B2 (en) | 2014-10-24 | 2020-01-28 | Sony Corporation | Memory controller, memory system, and memory controller control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032957B1 (en) | Information processing system for error processing, and error processing method | |
| KR20020029925A (ko) | 디지털 데이터의 소프트 에러를 정정하는 방법 및 장치 | |
| US5261084A (en) | Error judgment method | |
| JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 | |
| KR860002027B1 (ko) | 키이 기억 에러 처리 시스템 | |
| JP3130796B2 (ja) | 制御記憶装置 | |
| JPH06149685A (ja) | メモリエラー回復装置 | |
| JPH02207355A (ja) | メモリ読出し方式 | |
| JPH04162161A (ja) | 記憶制御装置 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPS6223337B2 (ja) | ||
| JPH0756816A (ja) | メモリの制御装置 | |
| JPH0535608A (ja) | 制御記憶検査訂正回路 | |
| JPH0135369B2 (ja) | ||
| JPS6052451B2 (ja) | マイクロ命令実行制御方式 | |
| JPH054266U (ja) | メモリ装置 | |
| JPS6142033A (ja) | 情報処理装置 | |
| JPH05173899A (ja) | 情報処理装置 | |
| JPH0337751A (ja) | データメモリのエラー訂正方式 | |
| JPH05108496A (ja) | パトロール制御方式 | |
| JPS58169254A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPS59162697A (ja) | 制御記憶のエラ−修正方式 | |
| JPH0354636A (ja) | エラー訂正方式 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPH02110741A (ja) | マイクロプログラム制御装置 |