JPH0337751A - データメモリのエラー訂正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 パリティチェック機構と、チエ・ノクサム生成手段とを
備えたデータメモリにおけるエラーδ丁正方式に関し、 経済的に１　巨つ、高速に、データメモリＧこ発生した
パリティエラーを訂正することを目的とし、該データメ
モリにチエ・ツクサム検査処理のチェックブロックを設
定し、該チエ・ツクブロ・ツクに文４応したチェックサ
ム検査ワードと、該データメモリのチェックブロック単
位に、書き込みフラグ（Ｆ）と、該書き込みフラグ（Ｆ
）の状態によって、上記チェックサム検査ワードを定期
的に更新する手段と、該データメモリのパリティチエ・
ツク機構でパリティエラーを検出したとき、該書き込み
フラグ（Ｆ）の状態によって、チエ・ツクサム方式で、
エラーを訂正する手段とを設けて、該データメモリに書
き込みがあると、対応するチェックブロックの上記書き
込みフラグ（Ｐ）を′オン゛　とし、該データメモリを
定期的に読み出して、上記書き込みフラグ（Ｆ）が゛オ
ン゛のとき、上記チェックサム検査ワード更新手段で、
チェックサム検査ワドを更新し、上記定期的な読み出し
処理、又は、通常の読み出し処理で、パリティエラーを
検出した時には、対応するチェックブロックの上記書き
込みフラグ（Ｆ）が゛オン°でない時、上記チェックサ
ム方式によるエラー訂正手段を用いて、上記パリティエ
ラーの発生した語を訂正するように構成する。

〔産業上の利用分野〕

本発明は、パリティチェック機構と、チェックサム生成
手段とを備えたデータメモリにおけるエラー訂正方式に
関する。

最近の計算機システムのオンライン化動向と、計算機シ
ステムによるデータ処理の複雑化、ブタ処理量の増大化
に伴って、信頼度の向−ヒと処理能力の向上とを両立さ
せる必要性が高まっている。

一般に、データ処理装置の演算機構においては、データ
には、例えば、バイト単位にパリティビットが付加され
て流れており、かかるパリティビットを備えたデータフ
ローと融合性のよいデータメモリのデータ訂正機構とし
て、チェックサム検゛査機構が考えられる。

然し、該チェックサムによる検査を、該データメモリを
アクセスする毎に行っていたのでは、時間がかかり、処
理能力を低下させることになることから、データ処理装
置が本来持っている処理能力を低下させることなく、且
つ、該パリティビットを備えたデータフローとの融合性
を持たせて、効果的にエラーの訂正できるデータメモリ
のエレメント訂正方式が必要とされる。

〔従来の技術と発明が解決しようとする課題〕第２図は
従来のデータメモリのエラー訂正方式を説明する図であ
り、（ａ）はパリティチェック方式の例を示し、（ｂ）
は誤り訂正符号（ＥＣＣ）機構によるエラー訂正方式の
例を示し、（ｃ）はチエ・ツクサム方式によるエラー訂
正方式の例を示している。

データ処理装置の演算機構におけるデータフロはマシン
クロツタのサイクルで動作する必要があり、又、該デー
タフローの構成要素であるデータメモリ　１の書き込み
、読み出し動作も、マシンクロックのサイクルで動作す
る必要がある。

従って、データメモリ　１のエラーチエ・ツク方式も、
（ａ）図に示したように、パリティチェック方式が一般
的であり、図示されているように、該データメモリ　１
の読み出し時に、該読み出しデータのパリティチェック
を行う。

この方式では、データ処理婆錘装置の演算機構に見られ
る、例えば、バイト単位にバリテイビ・ントを付加して
いるデータフローとの融合性が高く、該データメモリ　
ｌをアクセスする毎に、該アクセスしたアドレスのデー
タについて、バイト単位のパリティチェックができるが
、該パリティチェックで検出されたエラーを訂正するこ
とができないという問題がある。

（ｂ）図に示したエラー訂正方式も、高信頼度が要求さ
れる演算機構によく見られる誤り訂正符号（ＥＣＣ）機
構であるが、図示されている如くに、データメモリ　１
への書き込み時に、誤り訂正符号（ＥＣＣ）を生成して
書き込み、読み出し時には、該読み出されたデータと、
誤り訂正符号（ＥＣＣ）とに基づいて、例えば、１ビツ
トの誤り訂正と、２ビツトのエラー検出を行うと共に、
該誤り訂正符号（ＥＣＣ）チエツク機構中で生成されて
いるバイト単位のパリティビットを抽出して、該読み出
したデータにパリティピットを付加して演算機構に戻す
ものであるが、該データメモリ　ｌの書き込み、読み出
し時に、該誤り訂正符号（ＥＣＣ）機構を動作させる必
要があり、該書き込み、読み出しサイクルが遅くなると
いう問題がある他、データメモリ■に誤り訂正符号（Ｅ
ＣＣ）ビットを付加する必要性あり、メモリ量が増大す
る問題と、パリティピットを付加している通常のデータ
フローとの融合性に欠けるという問題があった。

（Ｃ）図は、チェックサム方式による、従来のエラー訂
正方式を示している。

該チェックサム方式においては、データメモリ１に、少
なくとも、１語のチェックサム検査ワード５を設けるか
、又は、該データメモリ　ｌを幾つかのチェックブロッ
クに分けて、各チエツクプロある。

一ヒ記チエ・・ノクサム検査ワード５は、該チェックサ
ム検査ワード５を含めたデータメモリ　ｌのチェックブ
ロック内の各ビット毎の全てのワードの排他的論理和（
ＥＯＲ）を、ＥＯＲ回路４０で求めて、該排他的論理和
（ＥＯＲ）の結果が°０゛になるような検査ワードの値
を、該チェックサム検査ワード５に設定する。

この方式では、通常動作、或いは、パトロール診断とい
った動的診断回復処理の読み出し動作で、パリティチェ
ック回路（ＰＣ）　１１でパリティエラーを検出したと
き、該検査ワード５をデータレジスタ（ＤＴＰ）　４１
に設定した後、データメモリ　１を全て読み出して、Ｅ
ＯＲ回路４０で排他的論理和（ＥＯＲ）をとり、該チェ
ックサム検査ワード５を含めた各ビット毎の全てのワー
ドの排他的論理和（ＥＯＲ）を求めることにより、該パ
リティエラーの発生した語の中のエラーを起こしたビッ
ト位置において、上記データレジスタ（ＤＴＲ）　４１
が°ｌ゛となることを利用する。

この結果と、該エラーの発生したデータとの排他的論理
和（ＥＯＲ）を該ＥＯＲ回路４０でとることで、該１ビ
ツトのエラーを修正することができる。

然しなから、このチェックサム方式においては、該デー
タメモリ　ｌに書き込みを行う毎にチェックサム検査ワ
ード５の更新を行う必要があり、演算機構の処理能力が
著しく低下してしまうという問題があった。

又、データメモリ　１に対しては、ランダムに書き込み
動作が行われているので、上記動的診断回復処理におい
ても、データメモリ　１の全てのチェックブロックにつ
いて、チェックサム検査ワード５の更新を行う必要があ
ると共に、該更新動作中に、パリティエラーが発生した
場合には、正しいチェックサム検査ワード５を生成する
ことができなくなることから、読み出しの他に、書き込
みを行っているデータメモリ　ｌに対しては、従来のヂ
エツクサム技術の延長上で診断回復処理を行うことは困
難であり、例えば、書き込み処理のない読み出し専用の
制御メモリに限定して、該チェックサム方式による回復
処理が適用されているのが現状であった。

本発明は上記従来の欠点に鑑み、パリティチェック機構
と、ヂエックサム生成手段とを備えたブタメモリにおい
て、経済的に、且つ、高速に、該データメモリに発生し
たパリティエラーの起因するデータエラーを訂正するこ
とができるエラー訂正方式を提俳することを目的とする
ものである。

〔課題を解決するための手段〕

上記の問題点は下記の如くに構成したデータメモリのエ
ラー訂正方式によって解決される。

パリティチェック機構と、チェックサム生成手段（４）
とを備えたデータメモリにおいて、該データメモリにチ
ェックサム検査処理のチェックブロックを設定し、該チ
ェックブロックに対応したチェックサム検査ワードと、 該データメモリのチェックブロック単位に、書き込みフ
ラグ（Ｆ）　　と、 該書き込みフラグ（Ｆ）の状態によって、上記チェック
サム検査ワードを定期的に更新する手段と、該データメ
モリのパリティチェック機構でパリティエラーを検出し
たとき、該書き込みフラグ（Ｆ）の状態によって、チェ
ックサム方式で、エラーを訂正する手段とを設けて、 該データメモリに書き込みがあると、対応するチェック
ブロックの上記書き込みフラグ（Ｆ）を゛オン°　とし
、 該データメモリを定期的に読み出して、上記書き込みフ
ラグ（Ｆ）が°オン゛のとき、上記チェックサム検査ワ
ード更新手段で、チェックサム検査ワードを更新し、 上記定期的な読み出し処理、又は、通常の読み出し処理
で、パリティエラーを検出した時には、対応するチェッ
クブロックの上記書き込みフラグ（Ｆ）が°オン゛でな
い時、上記エラー訂正手段を用いて、」二記パリティエ
ラーの°発生した語を訂正するように構成する。

〔作用〕

即ち、本発明によれば、パリティチェック機構と、チェ
ックサム生成手段とを備えたデータメモリにおいて、１
個以上のチェックブロックと、該チェックブロックに対
応したチェックサム検査ワドを設けると共に、本発明に
おいては、該チェックブロックに対応して書き込みフラ
グ（Ｆ）を設けて、該データメモリに書き込みを行うと
、対応するチェックブロックの上記書き込みフラグ（Ｆ
）を°オン″とし、通常の、又は、定期的なデータメモ
リの読み出し時、上記書き込みフラグ（Ｆ）が“オン”
になっていると、新たな書き込みがあったと認識して、
対応するチェックブロックの全ワードにエラーがないこ
とを確認して、該チェックサム検査ワードの再作成して
更新し、該書き込みフラグ（Ｆ）を°オフ゛　とする。

このチェックサム検査ワードの更新処理で、パリティエ
ラーが発生した場合には、正しいチェックサム検査ワー
ドの生成はできないので、該更新処理を中断、終了する
。従って、この場合、上記書き込みフラグ（１りは°オ
ン゛の優に残ることになる。

そして、本発明の場合、通常の、又は、該定期的な読み
出し処理で、パリティエラーを検出した時、対応するチ
ェックブロックの上記書き込みフラグ（Ｆ）が゛オン゛
でないこと、即ち、前に生成した以後に、新たな書き込
みがなくて、チェックサム検査ワードが、前の（Ｍで正
常であること、或いは、上記チェックサム検査ワード更
新処理で、正常に更新処理が行われたことを認識して、
及び、該チェックブロックでのエラーが単一ワードに限
定されることの条件で、該チェックサム検査ワドを含め
た各ビット毎の総てのワードの排他的論理和（ＥＯＲ）
を求め、°ｌ゛　となったビット位置を、該パリティエ
ラーの起こしたワードのエラー位置とし、この結果と、
エラーデータとの排他的論理和（ＥＯＲ）をとって、該
エラービットを反転して訂正する。

このチェックサム訂正処理で、再度パリティエラーが検
出された場合には、エラー語が２語、又は、２語以上あ
って、新たるご、チェックサム検査ワードが生成できな
いので、該データ訂正ができず、該チェックサム方式に
よる回復処理をしても意味がないと認識して、該チェッ
クサム回復処理抑止状態ピントをセットして、該回復処
理を中断。

終了する。

このように機能するので、読み出し、書き込みを行うデ
ータメモリにおいても、チェックサム方式によるデータ
の訂正を行うことができる。然も、通常のデータメモリ
に対するアクセスでは、書き込み時に書き込みフラグ（
Ｆ）を°オン°　とするのみであり、チェックサム検査
ワードの更新は、定期的な読み出し処理で、該書き込み
フラグ（Ｆ）が°オン２のチェックブロックのみであり
、データエラーの訂正は該定期的な読み出し処理、又は
、通常の読み出し処理で、該書き込みフラグ（Ｆ）が°
オフ”のチェックブロックのみであるので、ブタ処理装
置の処理能力を余り消費することなく、且つ、パリティ
ビットを持ち回るデータフローと融合性を持たセ”て、
効率よくデータ訂正ができる効果がある。

〔実施例〕

一以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例を示した図であり、（ａ）は
構成例を示し、（ｂ）はデータメモリの回復処理の動作
図を示し、（ｃ）はデータメモリの回復処理の概略フロ
ーを示しており、（ａ）図に示した、チェックサム方式
のチェックブロック対応に書き込みフラグ（Ｆ）６を設
けて、定期的なデータメモリ　１の読み出し時に、該書
き込みフラグ（Ｆ）６の状態によって、チェックサム検
査ワード５を更新する手段と、通常動作時、又は、該定
期的なブタメモリ　１の読み出し時に、パリティエラー
が検出された時、該書き込めフラ（Ｆ）６の状態によっ
て、チェックサム方式のデータ訂正を行う手段４゜５が
本発明を実施するのに必要な手段である。尚、全図を通
して同し符号は同し対象物を示している。

以下、第１図によって、本発明のデータメモリのエラー
訂正方式を説明する。

本発明を実施しても、チェックサム方式のチェックサ１
、検査ジー１５の生成手段、及び、データ訂正手段の基
本的な動作は、従来方式と変わることはないので詳細は
省略し、ここでは、本発明のチェックブロック対応に設
けである書き込みフラグ（Ｆ）６の状態によって、チェ
ックサム検査ワード５の更新、及び、データメモリ　１
のデータを訂正する動作を中心にして説明する。

本発明のデータメモリの訂正方式では、チェックサム方
式をとる為、該データメモリ　１を、１個又は、？！　
ｆｆ＆個のチェックブロックに分け、各チェックブロッ
クに対応してチェックサム検査ワード５を設け、且つ、
該チェックブロックに対応して書き込みフラグ（Ｆ）６
を設けて、例えば、初期設定時には、咳書き込みフラグ
（Ｆ）６は゛オフ”　とし、該データメモリ　１に書き
込みがあると、対応するチェックブロックの上記書き込
みフラグ（Ｆ）６を　°オン”　とする。

従って、該書き込みフラグ（Ｆ）６が“オン゛の状態に
おいては、チェックサム検査ワード５は、その時のデー
タメモリ　１に対する正しい検査ワードになっていない
ことになる。

一方、本来、該データ処理装置が備えているタイマから
の定期的な信号を契機として、アドレス発生回路８を起
動し、該データメモリ　ｌに対するアドレスを発生して
、（ｂ）図に示した如くに、定期的に、該データメモリ
　ｌを順次読み出す。

この読み出しで、ｔｒｓ　３５１み出しデータの属する
チェックブロックの書き込みフラグ（Ｆ）６が゛オン”
になっていたら、チェックサム検査ワード５を再作成（
具体的には、チェックサム検査ワードを含めたデータメ
モリの各チェックブロック内の各ビット毎の全てのワー
ドの排他的論理和（ＥＯＲ）を、ＦＯＲ回路４０で求め
、結果が°０゛となる検査ワードの作ｒｌＳｃ）して更
新し、該書き込みフラグ（Ｐ）　６をリセットする。

この処理で、書き込みフラグ（Ｆ）６が“オフ″である
と、その時点での、チェックサム検査ワド５は更新する
必要がないので、パリティエラーがなければ、即、該チ
ェックブロックに対する読み出し処理を終了する。パリ
ティエラー−が検出されたときは、訂正可能であるので
訂正処理に移る。

（（Ｃ）図の動作フローのステップ１００〜１０４参照
） 又、このどき、後述のチェックサム回復抑に状態ピント
　（２個以上のパリティエラーが発生し、その時点での
チェックサム検査ワード５を用いたチェックサム方式に
よる回復処理に意味がないことを示すピント）７をもリ
セットする。即ち、該２個以上のパリティエラーが間欠
障害であったと認識する。（（Ｃ）図の動作フローのス
テップ１０５参照） 一方、通常動作、或いは、上記定期的な読み出しで、パ
リティエラーを検出した時、該エラーの発生したアドレ
スはエラーアドレスレジスタ（ＥＲＡ）９１に保持した
後、対応するチエツクプロ・７りの書き込みフラグ（Ｆ
）６が゛オフ′で、該対応するチェックブロックに対す
るチェックサム検査ワード６が正常である時、該チェッ
クブロックに対するパリティエラーが単一ワードに限定
されることの条件（即ち、再度パリティエラーが検出さ
れない条件）で、チェックサム検査ワード５を含めた各
ビット毎の全てのワードの排他的論理和（［ＥＯＲ）を
求めて、該パリティエラーの発生したビット位置（具体
的には、各ワード毎のεＯＲ結果を格納しているデータ
レジスタ（ＤＴＰ）　４１中にｌ゛が発生したビット位
置）を求める。

このようにして求めた排他的論理和（Ｉ！ＯＲ）結果（
データレジスタ（ＤＴＲ）　４１の内容）と、上記エラ
ーアドレスレジスタ（ＥＲＡ）　９１に保持されている
エラーアドレスに基づいて読み出したエラーデータとを
、ＥＯＲ回路４０で排他的論理和（ＥＯＲ）をとること
で、該エラービットを反転し訂正を行う。該訂正データ
は、書き込みレジスタ（ＷＲ）　１０を介して、データ
メモリ　１に格納する。（（Ｃ）図の動作フローのステ
ップ２０１〜２０６参照）このとき、該パリティエラー
が固定障害であるかどうかを検査する為に、該訂正して
格納したワードを再度読み出し、若し、パリティエラー
が検出された場合には、固定障害として、該書き込みレ
ジスタ（ＷＲ）　１０に保持されている訂正データを、
交替データレジスタ（ＥＸＤ）　２３に登録すると共に
、該パリティエラーを発生したアドレスを、固定障害回
復機構２の交替アドレスレジスタ（ＥＸＡ）　２１に保
持しておき、該データメモリ　１に対する読み出し、書
き込みアクセスで、該固定障害アドレスに対するアクセ
スを比較器（ｃ）　２２で抽出して、上記登録されてい
る交替データレジスタ（ＥＸＤ）　２３をブタメモリ１
の交替データとしてアクセスするように機能さセる。（
（Ｃ）図の動作フローのステシブ２０４〜２０６参照） 上記チェックサム回復処理において、再度パリティエラ
ーを検出した場合には、チェックサム同復不可検出回路
３において検出され、２語以上のデータエラーとして認
識される。

この場合には、該チェックサム方式による回復処理を続
けても、意味がないので、前述の該チェックサム回復抑
止状聾ビット７をセットして、該当のチェックブロック
に対するチェックサム方式による回復処理を中断する。

（（Ｃ）図の動作フロのステップ２０３．２０７．２０
０参照）このような状態においても、本発明の定期的な
読み出し処理で、書き込みフラグ（Ｆ）６が゛オン”で
あるチェックブロックにおいて、若し、パリティエラー
が検出されることなく、チェックサム検査ワード５に対
する更新動作が完了した場合には、上記２語以上のエラ
ーは間欠障害であったと認識できるので、前述のように
、上記チエ’７クサム回復抑止状態ビット７をリセット
する。

このように、本発明は、パリティチェック機構と、チェ
ックサム生戒手段とを備えたデータメモリにおいて、チ
ェックサム方式のチェックブロック対応に書き込みフラ
グ（Ｆ）を設けて、定期的なデータメモリの読み出し時
に、該対応する書き込みフラグ（Ｆ）の状態によって、
チェックサム検査ワード５を更新し、該定期的なデータ
メモリの読み出し時、或いは、通常動作時に、パリティ
エラが検出された時、該エラーの発生したチエ・７クブ
ロツクに対応する書き込みフラグ（Ｆ）の状態によって
、チェックサム方式のデータ訂正を行うようにして、読
み出し、書き込みを行うデータメモリに対して、データ
フローとの融合性のよいチェックサム方式によるデータ
訂正を行うことができるようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のデータメモリの
エラー訂正方式は、パリティチェック機構と、ヂエック
サム生成手段とを備えたデータメモリにおいて、３亥デ
ータメモリにチェックサム検査処理のチェックブロック
を設定し、該チェックブロックに対応したチェックサム
検査ワードと、該データメモリのチェックブロック単位
に、書き込みフラグ（Ｆ）と、該書き込みフラグ（Ｆ）
の状態によって、上記チェックサム検査ワードを定期的
に更新する手段と、該データメモリのパリティチエンク
機構でパリティエラーを検出したとき、該書き込みフラ
グ（Ｆ）の状態によって、チェックサム方式で、エラー
を訂正する手段とを設けて、該データメモリに書き込み
があると、対応するチェックブロックの」二記害き込み
フラグ（ＩＱ　を゛オン゛　とし、該データメモリを定
期的に読み出して、−ヒ記該書き込みフラグ（Ｆ）が“
オン″のとき、上記チェノクザム検査ワード更新手段で
、チェックサム検査ワードを更新し、上記定期的な読み
出し処理、又は、ｊｍ常の読み出し処理で、パリティエ
ラーを検出した時には、対応するチェックブロックの上
記書き込みフラグ（Ｆ）が゛オン′でない時、」二記チ
ェックサム方式によるエラー訂正手段を用いて、上記パ
リティエラーの発生した語を訂正するようにしたもので
あるので、読み出し、書き込みを行うデータメモ、りに
おいても、チェックサム方式によるデータの訂正を行う
ことができる。然も、通常のデータメモリに対するアク
セスでは、書き込み時に書き込みフラグ（Ｆ）を“オン
°　とするのみであり、チェックサム検査ワードの更新
は。

定１υ１的な読み出し処理で、該書き込みフラグ（Ｆ）
が゛オン”のチェックブロックのみであり、ブタエラー
の訂正は該定期的な読み出し、又は、通常の読み出し処
理で、該書き込みフラグ（Ｆ）が゛オン゛のチェックブ
ロックのみであるので、ブタ処理装置の処理能力を余り
消費することなく、且つ、パリティピントを持ち回るデ
ータフローと融合性を持たせて、効率よくデータ訂正が
できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示した図。 第２図は従来のデータメモリのエラー訂正方式を説明す
る図。 である。 図面において、 Ｉはデータメモリ １０は書き込みレジスタ（ＷＲ） １１はパリティチエ７り回路（ＰＣ）　。 ２は固定障害回復機構。 ２１は交替アドレスレジスタ（ＥＸＡ、ＥＸＶ）　。 ２２は比較器（Ｃ）。 ２３は交替データレジスタ（ＥＸＤ） ３はチェックサム同復不可検出回路。 ４はチェックサムＥＯＲ回路。 ４０はＥＯＲ回路、　　　　　　４１はデータレジスタ
５はチェックサム検査ワード。 ６は書き込みフラグ（Ｆ）。 ７はチェックサム回復抑止状態ビ・ント。 ８はアドレス発生回路。 ９０はデータアドレスレジスタ（ＤＴＡ）。 ９１はエラーアドレスレジスタ（ＥＲＡ）　。 １００〜１０５．２００〜２０７は処理ステ・ンプ。 （ＤＴＰ） 第 図 （そのｌ） 第 １ 図 （その２） （ｃ） 本発明の一実施例を示した図 第 図 （その３） 従来のデ タメモリのエラー訂正方式を説明する図第 図 （その１） （ｃ） 従来のデ タメモリのエラー訂正方式を説明する図第 図 （その２）

Claims (1)

1. 【特許請求の範囲】 パリティチェック機構（１１）と、チェックサム生成手
   段（４、５）とを備えたデータメモリ（１）において、 該データメモリ（１）にチェックサム検査処理のチェッ
   クブロックを設定し、該チェックブロックに対応したチ
   ェックサム検査ワード（５）と、該データメモリ（１）
   のチェックブロック単位に、書き込みフラグ（Ｆ）（６
   ）と、 該書き込みフラグ（Ｆ）（６）の状態によって、上記チ
   ェックサム検査ワード（５）を定期的に更新する手段（
   ８、４）と、 該データメモリのパリティチェック機構（１１）でパリ
   ティエラーを検出したとき、該書き込みフラグ（Ｆ）（
   ６）の状態によって、チェックサム方式で、エラーを訂
   正する手段（４、５）とを設けて、該データメモリに書
   き込みがあると、対応するチェックブロックの上記書き
   込みフラグ（Ｆ）（６）を‘オン’とし、 該データメモリ（１）を定期的に読み出して、上記書き
   込みフラグ（Ｆ）（６）が‘オン’のとき、上記チェッ
   クサム検査ワード更新手段（８、４）で、チェックサム
   検査ワード（５）を更新し、 上記定期的な読み出し処理、又は、通常の読み出し処理
   で、パリティエラーを検出した時には、対応するチェッ
   クブロックの上記書き込みフラグ（Ｆ）（６）が‘オン
   ’でない時、上記チェックサム方式によるエラー訂正手
   段（４、５）を用いて、上記パリティエラーの発生した
   語を訂正することを特徴とするデータメモリのエラー訂
   正方式。