JPH04130550A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ誤りの検出ないし訂正を行う階層型メモ
リ装置に関する。

〔従来の技術〕

従来、メモリ装置ではデータの一語ごとに冗長ビットを
並列に付加して、データ誤りの検出訂正を行っている。

例えば、公知のハミング符号では一語３２ビットのデー
タの一ビットの誤り訂正及び二ビットの誤り検出を行う
ために七ビットの冗長ビットを付加する。また、磁気デ
ィスク装置等の外部記憶装置では一定長のデータブロッ
クに対して冗長ビットを直列に付加して、データ誤りの
検出訂正を行っている０例えば、公知のリードソロモン
符号では、５１２バイトのデータブロックに１２バイト
の冗長ビットを直列に付加して、最小１７ビツトのバー
スト誤りを訂正できる。

誤り検出および訂正に関してはラオ（Ｔ、Ｒ。

Ｎ、ＲＡＯ）および藤原（Ｅ、ＦＵＪ　ＩＷＡＲＡ）著
プレンティスホールインターナショナル社（Ｐｒｅｎｔ
ｉｃｅ−Ｈａｌｌ　　Ｉｎｔｅｒｎａｔｉｏｎａｌ、Ｉ
ｎｃ、）発行のエラーコントロールコーディング　フォ
ー　コンピュータ　システム（Ｅｒｒｏｒ−Ｃｏｎｔｒ
ｏｌ　　Ｃｏｄｉｎｇ　ｆｏｒＣｏｍｐｕｔｅｒ　　Ｓ
ｙｓｔｅｍｓ）に詳述されテイル。

〔発明が解決しようとする課題〕

上記従来技術で、冗長ビットをデータの一語ごとに並列
に付加する方法では、メモリ装置のデータバス幅が増大
し、実装面積が増大するという問題があった。

また、データブロックに冗長ビットを直列に付加する方
法では、データを一語ごとに検査することができないた
め、−語ごとにランダムに読み書きされるメモリ装置に
は適用できなかった。

本発明の目的は、データバス幅の増加を抑制して、実装
面積の増加を抑制し、且つ、データの信頼性を保つラン
ダムアクセス可能なメモリ装置を提供することにある。

本発明の他の目的は主メモリと外部記憶装置間のデータ
転送の信頼性を高めることにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は大容量の主メモリ
と小容量のキャッシュメモリと前記キャッシュメモリの
制御手段と誤り検出訂正コード生成手段と誤り検出訂正
手段とを設けた。

〔作用〕

前記主メモリには−ブロックのデータと前記ブロックに
対する誤り検出訂正コードとを連続した番地に格納する
。前記キャッシュメモリと前記主メモリ間はブロック単
位でデータを転送する。キャッシュメモリから主メモリ
へのデータ転送時には、前記誤り検出訂正コード生成手
段により転送したデータブロックに対する誤り検出訂正
コードを生成し、前記データブロックに引き続いて主メ
モリに書き込む、主メモリからキャッシュメモリへのデ
ータ転送時には、データブロックとそれに対応する誤り
検出訂正コードを主メモリから読みだし、前記誤り検出
訂正手段により転送したデータブロックに対する誤り検
出および訂正を行う。

説明のためメモリ装置の上位に演算装置があり、メモリ
装置内のデータをランダムにアクセスするとする。

上記演算装置とは常にキャッシュメモリを介してデータ
を転送するように前記キャッシュメモリ制御手段は動作
する。前記演算装置からアクセス要求の来たデータが前
記キャッシュメモリ上にあった場合、前記演算装置と前
記キャッシュメモリ間でデータの転送が行われ、前記主
メモリはアクセスされない。前記演算装置からアクセス
要求の来たデータが前記キャッシュメモリ上に無い場合
、前記キャッシュメモリ制御手段は前記キャッシュメモ
リ上の任意の１ブロツクのデータと前記ブロックに対す
る誤り検出訂正コードを前記主メモリに転送する。さら
に、アクセス要求のあったデータを含むデータブロック
を前記主メモリから前記キャッシュメモリへ転送し、転
送したデータブロックに対する誤り検出および訂正を行
う。

ＣＩ　ｌ−ｉ’ｆｉ　）　＋１１１−　イｆｆｌ　ｄＪ
　ｈｉｍ　＆　−ｘ　％ｌ　ＬＩ　Ｊ１６１　山ｒｒτ
−−ドを付加するため、データバス幅の増加を抑制して
、実装面積の増加を抑制しながら、データの信頼性を保
つことができ、必要なデータをキャッシュメモリ上に配
置することによりランダムアクセスが可能となる。さら
に、キャッシュメモリに並列の誤り検出訂正手段を設け
れば、前記キャッシュメモリは小容量なため、実装面積
をほとんど増加させずに、信頼性を向上できる。

また、前記主メモリ上の誤り検出訂正コードを対応する
データブロックと合わせて外部記憶装置に格納させるこ
とにより、主メモリと外部記憶装置間のデータ転送の信
頼性を向上することができる。

〔実施例〕

以下、本発明の一実施例を第１図、第２図、第３図、第
４図、第５図、第６図、第７図、第８図、第９図により
説明する。第１図は実施例のブロック図であり、演算装
置１０１、キャッシュ制御回路１０２、ハミング符号誤
検出訂正回路１０３、キャッシュメモリ１０４、Ｒ−８
符号誤検出訂正回路１０５、主メモリ１０６　、磁気デ
ィスク制御回路１０７、磁気ディスク装置１０８よりな
る。演算装置１０１はキャッシュ制御回路１０２を介し
てキャッシュメモリ１０４をアクセスする。キャッシュ
制御回路１０２は、演算装置１０１　とキャッシュメモ
リ１０４間のデータ転送、キャッシュメモリ１０４と主
メモリ１０６間のデータ転送及びキャッシュメモリ１０
４内のデータ管理を行う。ハミング符号誤検出訂正回路
１０３はハミング符号により、第３図に示すように、−
語３２ビットのデータ１０２に７ビツトの誤検出訂正コ
ード（以下、）（ＭＥＣＣと記す、　）　１２１を並列
に付加して、データの一語ごとに誤り検出及び訂正を行
う、キャッシュメモリ１０４は、第３図に示すように、
３２ビツトのデータ１０２　と７ビツトのＨＭＥ　ＣＣ
１２１を並列に格納する。Ｒ−３符号誤検出訂正回路１
０５はリード・ソロモン符号により、第２図に示すよう
に、５１２バイトのデータ１１０に１２バイトの誤検出
訂正コード（以下、Ｒ５ＥＣＣと記す、　）　１１１を
直列に付加して、５１２バイトのデータブロックに対し
て誤り検出及び訂正を行う。

（以下、５１２バイトのデータブロックをページと記す
。）主メモリ１０６は、第２図に示すように、５１２バ
イトのデータ１１０　と１２バイトＲ８ＥＣＣ１１１を
ページ単位で格納する。磁気ディスク制御回路１０７は
主メモリ１０６　と磁気ディスク装置１０８間のデータ
転送を制御する。

次に、本実施例のキャッシュメモリ１０４と主メモリ１
０６間のデータ転送時の動作を説明する。キャッシュメ
モリ１０４と主メモリ１０６間のデータ転送はキャッシ
ュ制御回路１０２が制御する。第４図はキャッシュメモ
リ１０４から主メモリ１０６へのデータ転送の動作を示
す、まず、Ｒ−３符号誤検出訂正回路１０５を初期化す
る（ステップ１３１　）　、キャッシュメモリ１０４の
所定ページの先頭の一語をＨＭＥＣＣ１２１と合わせて
読み出す（ステップ１３２　）　、ハミング符号誤検出
訂正回路１０３によりＥＣＣ演算を行い（ステップ１３
３　）　、データを検査する（ステップ１３４　）　。

誤りを検出した場合は訂正可能かどうかをチエツクしく
ステップ１４０　）　、訂正不可能な場合は、ＣＰＵへ
異常を通知しくステップ１４２　）　、転送を終了する
。訂正可能な場合は、誤りを訂正しくステップ１４１　
）　、誤りの無い場合の動作に戻る。

データに誤りが無い場合は、Ｒ−３符号誤検出訂正回路
１０５にＥＣＣ演算を実行させ（ステップ１３５　）　
、ＨＭＥＣＣを除いたデータの一語４バイトを主メモリ
１０６へ書き込む（ステップ１３Ｂ　）　。

１ペ一ジ分のデータを転送完了するまで、キャッシュメ
モリ１０４のリード（ステップ１３２）から主メモリ１
０６へのライト（ステップ１３６）までを繰り返す（ス
テップ１３７）。１ペ一ジ分のデータの転送が完了した
ら、Ｒ−８符号誤検出訂正回路１０５の生成したＲ８Ｅ
ＣＣを主メモリへ書き込み（ステップ１３ｇ　）　、転
送を終了する。

第５図は主メモリ１０６からキャッシュメモリ１０４へ
のデータ転送の動作を示す。まず、Ｒ−８符号誤検出訂
正回路１０５を初期化する（ステップ１５１）、主メモ
リ１０６の所定ページの先頭の一語４バイトを読み出す
（ステップ１５２）。Ｒ−８符号誤検出訂正回路１０５
によりＥＣＣ演算を行う（ステップ１５３）。ハミング
符号誤検出訂正回路１０３によりＥＣＣ演算を行い（ス
テップ１５４）、ＨＷＥＣＣを生成する。ＨＭＥＣＣを
合わせた一語のデータをキャッシュメモリ１０４へ書き
込む（ステップ１５５）、１ペ一ジ分のデータを転送完
了するまで、主メモリ１０６のリード（ステップ１５２
）からキャッシュメモリ１０４へのライト（ステップ１
５５）までを繰り返す（ステップ１５６）。１ペ一ジ分
のデータの転送が完了したら、さらに、主メモリ１０６
からＲ３ＥＣＣを読みだしくステップ１５７　）、Ｒ−
８符号誤検出訂正回路１０５によりＥＣＣ演算を行い（
ステップ１５８）、データを検査する（ステップ１５９
）。

データに誤りが無い場合は、何もせずに転送を終了する
。誤りを検出した場合は訂正可能かどうかをチエツクし
くステップ１６０）、訂正不可能な場合は、ＣＰＵへ異
常を通知しくステップ１６３）転送を終了する。訂正可
能な場合は、誤りを訂正しくステップ１６１　）　、転
送を終了する。

次に、本実施例の演算装置１０１　とキャッシュメモリ
１０４間のデータ転送時の動作を説明する。演算装置１
０１　とキャッシュメモリ１０４間のデータ転送はキャ
ッシュ制御回路１０２が制御する。第６図は演算装置１
０１によるキャッシュメモリ１０４内のデータの読み出
し動作を示す、演算装置１０１から読み出し要求がある
と、キャッシュ制御回路１０２は所定番地のデータがキ
ャッシュメモリ１０４内に格納されているかをチエツク
する（ステップ１７１）　。

キャッシュメモリ１０４内にデータが無い場合には主メ
モリ１０６から所定のデータを含むページをキャッシュ
メモリ１０４へ転送しなければならない。

このため、キャッシュメモリ１０４内に空き領域が有る
かをチエツクする（ステップ１７２）。空き領域が無い
場合には上述の第４図の手順に従い、任意の１ページを
キャッシュメモリ１０４から主メモリ１０６へ転送しく
ステップ１７３　’）　、空き領域を作る。該空き領域
に所定のデータを含むページを、第５図の手順に従い、
主メモリ１０６からキャッシュメモリ１０４へ転送する
（ステップ１７４　）　。

キャッシュメモリ１０４内にデータが有れば、所定の一
語をＨＭＥＣＣと合わせて読み出す（ステップ１７５）
。ハミング符号誤検出訂正回路１０３によりＥＣＣ演算
を行い（ステップ１７６）、データを検査する（ステッ
プ１７７）。

誤りを検出した場合は訂正可能かどうかをチエツクしく
ステップ１７９　）　、訂正不可能な場合は、ＣＰＵへ
異常を通知しくステップ１８１　）　、転送を終了する
。訂正可能な場合は、誤りを訂正する（ステップ１８０
）。誤りの無い場合または誤りを訂正後に所定のデータ
を演算装置１０１へ転送しくステップ１７８　）　、動
作を完了する。

第７図は演算装置１０１によるキャッシュメモリ１０４
へのデータの書き込み動作を示す。演算装置１０１から
書き込み要求があると、キャッジ制御回路１０２は所定
番地を含むページがキャッシュメモリ１０４内に格納さ
れているかをチエツクする（ステップ１７１）。格納さ
れていない場合、読み出し時と同様にキャッシュメモリ
１０４内のページの入れ替えを行う。

キャッシュメモリ１０４内に所定番地を含むページがあ
れば、演算装置１０１からデータを受け（ステップ１９
１　）　、ハミング符号誤検出訂正回路１０３によりＥ
ＣＣ演算を行い（ステップ１７６　）　、ＨＭＥＣＣを
生成する。データとＨＭＥＣＣを合わせてキャッシュメ
モリ１０４に書き込み（ステップ１９３　）、動作を完
了する。

次に、本実施例の主メモリ１０６と磁気ディスク装置１
０８間のデータ転送時の動作を説明する。主メモリ１０
６と磁気ディスク装置１０８間のデータ転送は磁気ディ
スク制御回路１０７が制御する。第８図は磁気ディスク
装置１０８から主メモリ１０６へのデータの読み出し動
作を示す。まず、Ｒ−８符号誤検出訂正回路１０５を初
期化する（ステップ２０１）。

磁気ディスク装置１０８から所定ページの先頭の一語を
読み出しくステップ２０２　）　、主メモリ１０６へ書
き込む（ステップ２０３）。さらに、Ｒ−３符号誤検出
訂正回路１０５によりＥＣＣ演算を行う（ステップ２０
４）。１ペ一ジ分のデータを転送完了するまで、磁気デ
ィスク装置１０８リード（ステップ２０２）からＥＣＣ
演算（ステップ２０４）までを繰リ返す（ステップ２０
５）。１ペ一ジ分のデータの転送が完了したら、さらに
、磁気ディスク装置１０８Ｒ３ＥＣＣを読み出しくステ
ップ２０６　）　、主メモリ１０６へ書き込む（ステッ
プ２０７）。さらに、Ｒ−８符号誤検出訂正回路１０５
によりＥＣＣ演算を行い（ステップ２０８　）　、デー
タを検査する（ステップ２０９）。

データに誤りが無い場合は、何もせずに転送を終了する
。誤りを検出した場合は訂正可能かどう、かをチエツク
しくステップ２１０　）　、訂正不可能な場合は、ＣＰ
Ｕへ異常を通知しくステップ２１２）、転送を終了する
。訂正可能な場合は、誤りを訂正しくステップ２１１　
）　、転送を終了する。

同様に、主メモリ１０６から磁気ディスク装置１０８へ
のデータの書き込み動作でも、第９図に示すように、１
ページのデータとＲ８ＥＣＣを転送後に、データの検査
を行なう。

以上のように、本実施例によれば主メモリ内のデータに
直列に誤り検出訂正コードを付加するため主メモリのデ
ータバス幅を増加させずに、主メモリ内データの信頼性
を高めることができる。また、主メモリ内のデータをキ
ャッシュメモリを介して演算装置に転送するため、演算
装置からのランダムアクセスに対応できる。また、キャ
ッシュメモリにも誤り検出訂正回路を備えたため、キャ
ッシュメモリ内のデータの信頼性を高めることもできる
。さらに、主メモリ内の誤り検出訂正コードをデータと
合わせて、磁気ディスク装置に記憶させるため、主メモ
リと磁気ディスク装置間の転送の信頼性を高めることも
できる。

〔発明の効果〕

本発明によれば、主メモリ内のデータと直列に誤り検出
訂正コードを付加するため、データバス幅の増加を抑制
しつつ、データの信頼性を保つことができ、上位に対し
てはキャッシュメモリを介してデータを転送するため、
ランダムアクセス機能を損なうこともない。

さらに、キャッシュメモリにも誤り検出訂正手段を付加
すれば、キャッシュメモリは主メモリに比べて、一般に
、記憶容量が少ないため、回路規模の増加を少なく抑え
ながら、データの信頼性を高めることができる。

また、主メモリ内のデータに付加した誤り検出訂正コー
ドをデータと合わせて、外部記憶装置にも記憶させるこ
とにより、主メモリと外部記憶装置間のデータ転送の信
頼性を高めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は主メ
モリ内のデータと誤り検出コードの配置図、第３図はキ
ャッシュメモリ内のデータと誤り検出コードの配置図、
第４図はキャッシュメモリから主メモリへのデータ転送
時のフローチャート、第５図は主メモリからキャッシュ
メモリへのデータ転送時のフローチャート、第６図はキ
ャッシュメモリから演算装置へのデータ転送時のフロー
チャート、第７図は演算装置からキャッシュメモリから
演算装置へのデータ転送時のフローチャート、第８図は
磁気ディスク装置から主メモリへのデータ転送時のフロ
ーチャート、第９図は主メモリから磁気ディスク装置へ
のデータ転送時のフローチャートである。 １０１・・・演算装置 １０２・・・キャッシュ制御回路 １０３・・・ハミング符号検出訂正回路１０４・・・キ
ャッシュメモリ １０５・・・Ｒ−８符号誤検出訂正回路１０６・・・主
メモリ １０７・・・磁気ディスク制御回路 １０ｇ・・・磁気ディスク装置 １１０−・・データ１１１−Ｒ８ＥＣＣ１２０−チー　
’）　　　　　　　１２１−　ＨＷ　Ｅ　ＣＣデ 図 粥４図 〒５図

Claims (1)

1. 【特許請求の範囲】 １、主メモリとキャッシュメモリとキャッシュメモリ制
   御装置からなるメモリ装置において、データ誤りを検出
   ないし訂正するためのコードを生成する手段と、前記コ
   ードによりデータ誤りの検出ないし訂正を行う手段とを
   設け、前記キャッシュメモリから前記主メモリへデータ
   を転送する際に前記誤り検出訂正コードを生成し、前記
   主メモリ上のデータ格納番地と連続する番地に前記誤り
   検出訂正コードを格納し、前記主メモリから前記キャッ
   シュメモリへデータを転送する際にデータ誤りの検出な
   いし訂正を行うことを特徴とするメモリ装置。 ２、請求項１において、前記主メモリとキャッシュメモ
   リ間のデータ転送を複数バイト単位で行うメモリ装置で
   、転送単位ごとにデータの誤り検出ないし訂正処理を行
   うメモリ装置。 ３、請求項１または２において、前記キャッシュメモリ
   に格納されたデータの誤りをデータの一語ごとに検出な
   いし訂正する手段を設けたメモリ装置。 ４、キャッシュメモリのアクセスを制御するキャッシュ
   制御装置において、データ誤りを検出ないし訂正するた
   めのコードを生成する手段と、前記コードによりデータ
   誤りの検出ないし訂正を行う手段とを設け、データの主
   メモリへの転送時に前記誤り検出訂正コードを生成し、
   データの主メモリからの転送時にデータ誤りの検出ない
   し訂正を行うことを特徴とするキャッシュ制御装置。 ５、請求項４において、前記キャッシュメモリに格納さ
   れたデータの誤りをデータの一語ごとに検出ないし訂正
   する手段を設けたメモリ装置。 ６、演算装置とキャッシュメモリと主メモリと外部記憶
   装置よりなり、前記主メモリ上にデータと共に誤り検出
   ないし訂正コードを格納する情報処理装置において、前
   記主メモリ上のデータと誤り検出ないし訂正コードを合
   わせて、外部記憶装置に格納することを特徴とする情報
   処理装置。