JPH10302485A

JPH10302485A - フラッシュ・メモリを有する情報処理装置

Info

Publication number: JPH10302485A
Application number: JP12505297A
Authority: JP
Inventors: Hitoshi Komatsu; 仁志小松; Motonori Sato; 元則佐藤
Original assignee: Hitachi Information Technology Co Ltd
Current assignee: Hitachi Information Technology Co Ltd
Priority date: 1997-04-28
Filing date: 1997-04-28
Publication date: 1998-11-13

Abstract

(57)【要約】【課題】フラッシュ・メモリのどこかのアドレスにおい
てデータが１ビットだけ反転した場合に、これを検出し
て障害セクタを自動的に訂正し、あるいはセクタマッピ
ングを自動的に変更して救済することができるフラッシ
ュ・メモリを有する情報処理装置を提供することにあ
る。【解決手段】セクタ単位で記憶領域が管理されデータの
読出し／書込みが行われるフラッシュ・メモリと、フラ
ッシュ・メモリの、あるセクタから冗長データを含むデ
ータが読出されたときに冗長データに基づき読出データ
における誤りビットの位置を検出する誤り検出回路と、
誤り検出回路により検出された誤りビット位置に応じて
読出されたデータの誤りビットを訂正したデータを生成
し、このデータを読出した元のセクタに再書込み、ある
いは、フラッシュ・メモリのうちの空きセクタを、誤り
ビットが発生したあるセクタの代替えセクタとして割当
て訂正したデータをこの空きセクタに書込むものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、フラッシュ・メ
モリを有する情報処理装置に関し、詳しくは、フラッシ
ュ・メモリのどこかのアドレスにおいてデータが１ビッ
トだけ反転した場合に、これを検出して障害セクタを自
動的に訂正し、あるいはセクタマッピングを自動的に変
更して救済することができるようなフラッシュ・メモリ
を有する情報処理装置に関する。

【０００２】

【従来の技術】パーソナルコンピュータに代表されるプ
ログラム制御の情報処理装置では、例えば、ＢＩＯＳ
（基本入出力システム）に関係するような書換えない制
御プログラムや制御データはＲＯＭに格納されているこ
とが多い。この種のプログラムの更新や制御データに変
更作業が発生した場合には、このＲＯＭが交換されて使
用されるが、最近では、ＥＥＰＲＯＭが制御プログラム
等の記憶に用いられることで、交換することなく、その
書換えによりプログラムのアップデートや制御データの
変更作業が行われている。

【０００３】ＥＥＰＲＯＭの１つであるフラッシュ・メ
モリもその１つであり、消去が簡単なことから、パーソ
ナルコンピュータにおいては、ＢＩＯＳの制御プログラ
ム等の格納に利用され、あるいはネットワーク通信制御
装置などにおいてはその制御プログラムや制御データの
格納に利用されている。さらに、フラッシュ・メモリ
は、カードタイプの外部記憶装置や周辺機器、携帯型の
データ格納媒体としても利用されている。この種の記憶
媒体としてのフラッシュ・メモリは、ＲＡＭディスク、
フレキシブルディスク（ＦＤ）、ハードディスクなどと
同様に記憶領域が所定のバイト数、例えば、１ｋ〜６４
ｋバイトごとにセクタ分けされてフォーマットされ、セ
クタ単位で管理されてデータの読出し、書込みが行われ
る。

【０００４】ところで、自己診断機能が付加されている
パソーナルコンピュータやネットワーク通信制御装置な
どにあっては、異常が発生した場合には、エラーランプ
の点灯やエラーメッセージの表示等によって、エラー箇
所が外部に障害報告される。この種の装置に搭載される
フラッシュ・メモリは、自己診断対象になる。これに格
納されたデータに異常があった場合には、装置に内蔵す
る誤り検出機能などによって異常を検出することが可能
であり、フラッシュ・メモリが前記の障害報告の対象に
されるが、このような装置では、多くの場合フラッシュ
・メモリのデータの修復は行わていない。

【０００５】しかし、フラッシュ・メモリは、異常が検
出されたセクタに対して再度正しいデータを書込むこと
によって修復できる場合もある。これは、情報処理装置
と端末装置などをシリアルケーブルまたはＬＡＮなどを
介して接続して人手によって外部の情報処理装置からフ
ラッシュ・メモリの異常セクタのデータを書換える方法
などによる。しかし、異常セクタのデータを書き換えて
も修復できない場合も多く、そのようなときには装置を
正常に動作させることができなくなる。そのため、フラ
ッシュ・メモリが提供する書換え禁止等によるハードウ
ェア的なセクタ保護をかけることで格納するデータの保
護が行われている。しかし、セクタ保護およびセクタ保
護解除には、特別に専用のプログラム装置が必要であっ
て、セクタ保護をかけると格納した制御プログラムや制
御データの更新が簡単にはできなくなる問題があるの
で、一般的に更新対象となるプログラムやデータに対し
てはセクタ保護があまり用いられていない。

【０００６】

【発明が解決しようとする課題】通常、フラッシュ・メ
モリに格納するプログラムおよびデータが壊れることは
ほとんどないが、フラッシュ・メモリでは、その素子的
な不良または何等かの偶発的条件が重なることによっ
て、どこかのアドレスにおいてそこに記憶されているデ
ータが１ビットだけ反転（１から０へ変化、０から１の
変化）する１ビット化けが発生することがある。この種
のビット反転は、データが壊れたセクタに再度同じプロ
グラムまたはデータを書き込むことで修復可能である。
しかし、現在の方法では、先に説明したように、その修
復には人手が必要になる。また、修復作業をした場合
に、修復された同じセクタ内で別のアドレス位置におい
てビット反転が発生し、それが検出される場合もある。
このような異常は、同じセクタに対して再書込みしただ
けでは完全な修復ができない。この発明の目的は、この
ような従来技術の問題点を解決するものであって、フラ
ッシュ・メモリのどこかのアドレスにおいてデータが１
ビットだけ反転した場合に、これを検出して障害セクタ
を自動的に訂正し、あるいはセクタマッピングを自動的
に変更して救済することができるフラッシュ・メモリを
有する情報処理装置を提供することにある。

【０００７】

【課題を解決するための手段】このような目的を達成す
るためのこの発明のフラッシュ・メモリを有する情報処
理装置の特徴は、セクタ単位で記憶領域が管理されデー
タの読出し／書込みが行われるフラッシュ・メモリと、
フラッシュ・メモリの、あるセクタから冗長データを含
むデータが読出されたときに冗長データに基づき読出デ
ータにおける誤りビットの位置を検出する誤り検出回路
と、誤り検出回路により検出された誤りビット位置に応
じて読出されたデータの誤りビットを訂正したデータを
生成し、このデータを読出した元のセクタに再書込する
書込手段とを備えるものである。また、他の発明として
は、前記構成における書込手段として、誤りビットを訂
正したデータを生成し、フラッシュ・メモリのうちの空
きセクタを、誤りビットが発生したあるセクタの代替え
セクタとして割当て訂正したデータをこの空きセクタに
書込むものである。

【０００８】

【発明の実施の形態】このような構成により、読出デー
タにおける誤りビットの位置として、フラッシュ・メモ
リのどこかのアドレスにおいてデータが１ビットだけ反
転した場合に、それを誤り検出回路により検出して書込
手段により誤り訂正を行い、元のセクタあるいは代替え
セクタに訂正したデータを書込むことで、障害セクタを
自動的に訂正し、セクタマッピングを自動的に変更して
救済することができる。これにより、フラッシュ・メモ
リの１ビット反転障害による情報処理装置停止を防止で
きる。また、フラッシュ・メモリの読込みと同時に障害
の検出および修復を行うため、診断プログラムも必要と
しないで済む。

【０００９】さらに、誤りが検出されたときに前記の他
の発明の構成に従って、代替えセクタにマッピング変更
するようにすれば、元のデータはそのままとなるので、
フラッシュ・メモリの代替えセクタに訂正データを書込
んでいるときに、装置の電源切断によるセクタ破壊も防
止できる。しかも、以上の動作は、すべて装置が自動的
に行うため障害修復に関して人手を排除できる。

【００１０】

【実施例】図１は、この発明を適用したフラッシュ・メ
モリを有する情報処理装置の一実施例のブロック図、図
２は、プログラムあるいはデータの１ビット自動修復処
理のフローチャートである。図１において、１０は、フ
ラッシュ・メモリを有する情報処理装置であって、１１
は、通常書き換えない制御プログラムや制御データを格
納するそのフラッシュ・メモリ、１２は、フラッシュ・
メモリ１１からデータを読み込むプロセッサ（ＭＰ
Ｕ）、１３は誤り検出回路、そして１４は検出回路１３
が１ビット反転を検出した場合にフラッシュ・メモリの
データを修復する空間として使用するワーク・メモリ
（ＲＡＭ）である。なお、誤り検出回路１３は、プロセ
ッサ１２がフラッシュ・メモリ１１のデータを読込んだ
際に、例えば、多項式サイクリックチェックあるいはハ
ミングコード等の冗長ビットによりデータ符号中に発生
した１ビット誤りを検出する誤り検出アルゴリズムによ
ってデータの１ビット反転を検査し、１ビット反転があ
ったときにはその障害アドレスと障害ビット位置とを算
出しそのアドレスをレジスタ１３ａに、そしてこのアド
レスにおけるデータのビット反転位置をレジスタ１３ｂ
に保持する検出回路である。そのため、フラッシュ・メ
モリ１１の各セクタに記憶されるデータは、誤り訂正の
ための冗長ビットデータを含むものである。また、ＭＰ
Ｕ１２は、その内部メモリ１２ａに障害セクタ情報等を
管理する管理テーブル１２ｂを有している。なお、この
管理テーブル１２ｂは、セクタ２の制御データの一部と
してフラッシュ・メモリ１１の内部に設けられていても
よい。説明の都合上、この実施例では、メモリ１２ａに
設けられているものとする。

【００１１】フラッシュ・メモリ１１は、所定のバイト
数においてセクタごとに分割してセクタ管理する制御プ
ログラムや制御データが所定のセクタに格納されてい
て、これに従ってフォーマットされ、各セクタが管理さ
れる。そして、セクタ分割等のフォーマットについての
情報は、ＭＰＵ１２により読み取られ、先の管理テーブ
ル１２ｂにも記憶されている。ここでは、このメモリ上
に形成されたセクタ１からセクタｎ（ここではｎは６以
上の整数）において、セクタ１には先の所定のフォーマ
ットでセクタ管理等する制御プログラム１１ａが記憶さ
れ、セクタ２にはセクタ管理を含めた各種の制御データ
１１ｂが記憶され、セクタ３には検出回路１３が１ビッ
ト反転を検出した場合にフラッシュ・メモリの修復を行
うために起動する修復プログラム１１ｃが記憶され、そ
してセクタ４には検出回路１３によって１ビット反転を
検出した検出回数がセクタ対応に記憶されているものと
する。言い換えれば、このセクタ４は、ここでは、セク
タ単位の誤り検出回数を管理する領域として割当てられ
ているソフトカウンタになっている。その管理の仕方に
ついては後述する。なお、ここでの制御プログラム１１
ａは、誤り検出回数等をカウントするカウント処理のプ
ログラム等も含まれている。

【００１２】そして、セクタ５〜セクタｎは、その他の
情報を記憶するセクタであって、そのうち、セクタ５と
セクタｎについては、情報処理装置で使用していない空
きセクタ１１ｅ，１１ｆ（代替え割当てセクタ）として
確保されている。なお、その他の情報を記憶するセクタ
については発明に直接関係していないので、図では省略
してある。また、セクタ１の制御プログラムをはじめと
して、各セクタに割当てられたプログラムは、１セクタ
ではなく、複数のセクタが割当てられてもよいことはも
ちろんである。さらに、修復プログラム１１ｃは、後述
するように、誤り発生数に応じて選択される自動訂正処
理として自動訂正モードと代替セクタ処理としてセクタ
マッピング変更モードとを有する処理プログラムであ
る。

【００１３】このようなフラッシュ・メモリ１１の各セ
クタに関する管理データは、ＭＰＵ１２の内部メモリ１
２ａにおいて、例えば、障害セクタ情報とともに管理テ
ーブル１２ｂとしてテーブル化されて記憶されている。
そして、セクタ３の修復プログラム１１ｃは、データ保
護の目的でフラッシュ・メモリ１１のセクタ保護（例え
ばその属性として書込禁止状態にする）をかけて格納さ
れているものとする。また、通常のプログラムと制御デ
ータは、セクタ６からセクタｎ−１のセクタ（セクタ５
とセクタｎが空きセクタとして確保）に記憶される。

【００１４】セクタ４のカウンタ領域１１ｄは、いわゆ
るフラッシュ・メモリの全セクタ分設けられた誤り回数
を記憶するソフトカウンタ領域であって、ＭＰＵ１２が
セクタ１の制御プログラム１１ａを実行することでその
カウント値がインクリメントされ、その値が更新記憶さ
れる。これは、このセクタにおけるデータの各ビット位
置をフラッシュ・メモリ上のそれぞれのセクタに対応さ
せて記憶するものである。ここでは、１つのセクタに対
して９ビットのデータを割当てる。これにより１セクタ
が１２８ビットの場合では１４セクタ分であり、１セク
タが２５６ビットの場合では、２８セクタ、１セクタが
５１２ビットの場合では、５６セクタ分になる。また、
このセクタ４の領域は、フラッシュ・メモリのセクタを
使ってカウント値を格納する関係からカウント時に書換
えを必要としない追記型ビットカウンタ領域とする。そ
の初期値は一括消去のときの状態に対応させて‘１１１
-１１１-１１１’とする。

【００１５】そのカウント値１は‘１１１-１１１-００
０’、カウント値２は‘１１１-０００-０００’、カウ
ント値３は‘０００-０００-０００’として管理され、
数値１を３ビットで表現する。このように３ビット構成
とすることにより、このソフトカウンタ領域部分の値自
身が１ビット反転しても正常に動作する。すなわち、う
ち２ビットが同じ値である方の値を有効とみなす。この
ような多数決処理をＭＰＵ１２が修正プログラム１１ｃ
を実行することで行い、カウント値を決定する。つまり
９ビットの各３ビット桁においてそのうち２ビット以上
‘１’であればカウントされていない状態で、‘０’で
あればカウントされている状態となる。

【００１６】検出回路１３は、ＭＰＵ１２がフラッシュ
・メモリ１１のあるセクタ（ただしセクタ３の修復プロ
グラムとセクタ４のカウント値の読出時は除く、また、
管理テーブル１２ｂを制御データ１１ｂとしてセクタ２
に設けた場合の管理テーブル１２ｂのデータ読出時も除
く）から所定の制御プログラムあるいは制御データをを
読込むと同時にその読出データを受けて、それの誤り検
出を行う。読出データにおける冗長ビットとの関係にお
いて読出データのいずれかの１ビット反転が検出された
場合には、そのビット位置を算出して障害であった場所
を指し示す障害アドレスと障害ビット位置とを内部のレ
ジスタ１３ａ，１３ｂにそれぞれラッチする。そして、
誤り検出がされたときには、検出回路１３は、ＭＰＵ１
２に緊急割込み信号ＩＲＱを発生する。ＭＰＵ１２は、
この割込み信号ＩＲＱを受けたときには、現在のデータ
や動作状態の内容を待避させて、修復プログラム１１ｃ
をフラッシュ・メモリ１１のセクタ３から読込み、実行
する。

【００１７】ＭＰＵ１２は、修復プログラム１１ｃを実
行して図２のフローチャートに従い修復処理を行う。ま
ず、検出回路１３をアクセスしてラッチされた障害アド
レスおよびビット位置をレジスタ１３ａ，１３ｂから内
部メモリ１２ａに取込み（ステップ１００）、管理テー
ブル１２ｂに記憶されているフォーマットデータと検出
回路１３から得られる障害アドレスとに基づいてそのア
ドレスが属するフラッシュ・メモリのセクタ番号を割出
し（ステップ１０１）、カウンタ領域１１ｄ（セクタ
４）のデータを読込んで、割出したセクタ番号に対応し
たカウント値ｎ（＝９ビット）を抽出して現在のカウン
ト値を参照する（ステップ１０２）。そして、この抽出
したカウント値ｎが３未満であるいか否かの判定に入る
（ステップ１０３）。なお、ビット反転がある場合には
多数決処理によりカウント値を決定する。その結果、３
未満のときには、自動訂正処理として自動訂正モードに
入り（ステップ１０４〜１０８）、３以上のときには、
代替セクタ処理としてセクタマッピング変更モードに入
る（ステップ１０９〜１１３）。

【００１８】まず、自動訂正モードから説明すると、こ
れは、カウンタ領域１１ｄの現在抽出した障害セクタに
対応するカウント値ｎをインクリメントしてｎ＝ｎ＋１
に設定した１セクタ分のデータを生成し、これをカウン
タ領域１１ｄ（セクタ４）に書込む（ステップ１０
４）。次に、障害のあるセクタのデータ１セクタ分をワ
ーク・メモリ１４に転送（ステップ１０５）した後に、
障害アドレスおよび障害ビット位置よりワーク・メモリ
１４上で反転データを反転させて１ビットの訂正を行う
（ステップ１０６）。そして、障害の発生したセクタの
データを消去し（ステップ１０７）、消去完了後にワー
ク・メモリ１４の１セクタ分の訂正データを元の同じセ
クタに一括で書き込んで（ステップ１０８）、セクタの
修復を行う。

【００１９】また、先のステップ１０３の判定におい
て、カウンタ領域１１ｄを参照（ステップ１０２）して
そのカウント値ｎが３以上であった場合には、セクタマ
ッピング変更モードに入る。セクタマッピング変更モー
ドでは、まず、カウンタ領域１１ｄの障害セクタのカウ
ント値ｎをインクリメントせずに、そのセクタのデータ
をワーク・メモリ１４に転送（ステップ１０９）した後
に、障害アドレスおよび障害ビット位置よりワーク・メ
モリ１４上でビット反転データを反転させて訂正（ステ
ップ１１０）し、管理テーブル１２ｂを参照して装置で
使用していない空きセクタを検索（ステップ１１１）す
る。使用していないセクタとして、例えば、ここでは、
先に説明したように、セクタ５（セクタ５が使用されて
いるときにはセクタｎを使用）の空きセクタ１１ｅ（あ
るいは後者の場合の空きセクタ１１ｆ）にワーク・メモ
リ１４のデータを一括で書込み（ステップ１１２）、続
いて障害セクタをセクタ５に代替えするセクタのマッピ
ング情報を管理テーブル１１ｂに格納して修復を行う
（ステップ１１３）。これにより以降障害セクタへのア
クセスを止める。

【００２０】ここでの代替えマッピング処理としては、
障害発生セクタ番号を障害セクタとしてメモリ１２ａの
管理テーブル１２ｂに登録する。次に、セクタ４のデー
タ、すなわち、カウンタ領域１１ｄのデータを読込み、
データのうちの障害セクタに対応するカウント値９ビッ
トの値を代替えセクタ値、先の例では、セクタ５に設定
する。このようにすれば、ＭＰＵ１２がフラッシュ・メ
モリ１１をアクセスするときに管理テーブル１２ｂにお
いて障害発生セクタ番号を参照し、アクセス対象が障害
セクタであるときには、セクタ４のデータを読込むこと
で、その障害セクタに対応する代替えセクタの番号を簡
単に得ることができる。

【００２１】すなわち、ＭＰＵ１２は、フラッシュ・メ
モリ１１のアクセスの際にメモり１２ａの管理テーブル
１２ｂを参照して障害セクタがアクセスされたときに
は、カウンタ領域１１ｄを読込み、そして障害セクタに
対応する位置のカウント値ｎを読込み、このカウント値
ｎが示すセクタをアクセスして正しいデータを読込む処
理を行う。これにより、この情報処理装置１０は、カウ
ンタ領域１１ｄのデータを参照することで新しく振り替
えられたセクタに対してアクセスを行うことができる。
そこで、修復後はリセットをかけて起動し直すことによ
って装置は正常に動作する。なお、管理テーブル１２ｂ
に直接代替えセクタ番号を管理データとして障害セクタ
対応に記憶してもよいことはもちろんである。

【００２２】このように実施例においては、誤りを検出
するアルゴリズムによってビット反転したデータを指し
示す情報として障害アドレスと障害ビット位置を検出す
る回路を設け、さらに、ビット反転を検出した回数を障
害アドレスが属するフラッシュ・メモリのセクタごとに
持って、フラッシュ・メモリのセクタ上でカウントする
障害カウンタ領域を設け、障害アドレスと障害ビット位
置から正しいデータに訂正する空間としてフラッシュ・
メモリ１セクタ分の大きさを持つワーク・メモリにおい
て、検出回路の誤り検出に応じて起動されるフラッシュ
・メモリの修復機能をフラッシュ・メモリが提供するセ
クタ保護をかけてフラッシュ・メモリ内に設けるように
する。このことにより、ビット反転を検出した障害アド
レスから属するフラッシュ・メモリのセクタ番号を割り
出して、セクタ番号に対応するカウンタ領域が規定回数
未満であった場合にはそのセクタの全データまたは実際
格納している有効なデータだけを、一旦ワーク・メモリ
に退避して、障害アドレスおよび障害ビット位置より反
転データの訂正をワーク・メモリ上で行い、次に障害セ
クタを一度消去した後にワーク・メモリの訂正データを
障害セクタに一括で書込む（自動訂正モード）。さら
に、セクタの、カウンタ領域が規定回数以上であった場
合には同様にワーク・メモリ上で訂正したデータを障害
セクタではなく装置で使用していない空きセクタに一括
で書き込み、障害セクタへのアクセスをやめて自動的に
振り替えた代替えセクタをアクセスして動作すること可
能にする（セクタマッピング変更モード）。

【００２３】このような構成においては、制御プログラ
ムの実行（命令フェッチ）と同時に、常時フラッシュ・
メモリの診断および修復を自動的に実施する。また、こ
のような構成において、さらに、フラッシュ・メモリの
修復プログラムをＲＡＭに転送して、修復処理を行い、
あるいはフラッシュ・メモリの制御プログラムとして診
断プログラムを設け、これもＲＡＭに転送して実行する
ようにすれば、フラッシュ・メモリの診断および修復を
自動的にかつ高速に実施することができる。しかし、こ
の発明においては、以上のような自動訂正モードあるい
はセクタマッピング変更モードのいずれか一方を備える
だけでよい。また、カウンタ領域１１ｄをなく、規定回
数の判定を止めて障害が発生したときにマッピングの自
動変更モードだけ動作させるようにすれば、誤り検出さ
れる都度別の空きセクタに書込むことになるので、フラ
ッシュ・メモりの書き込み中に装置の電源が切断された
場合に、訂正する前のマスタデータが破壊されないで済
む。これにより次に装置を起動し直した時に再びフラッ
シュ・メモリの修復が可能になる。言い換えれば、誤り
が検出されたときにマッピング変更モードを動作させる
ようにすれば、フラッシュ・メモリの書込み中におい
て、装置の電源が切断されることによるセクタ破壊が防
止できる。

【００２４】以上説明したが、誤り検出回路１３は、Ｍ
ＰＵ１２が実行するプログラム処理で実現し、いわゆる
ソフトウェアとしてもよく、また、修復プログラム１１
ｃは、逆にハードウェアで実現してもよい。修復プログ
ラムの起動方法においても実施例では割込みを例として
いるが、これに特定されるものではない。また、実施例
では１ビット反転の検出回数をカウントするカウンタ領
域を最大３に設定しているが、数値は３に限定されるも
のではない。さらに、実施例では、ワーク・メモリ１４
としてＲＡＭを使用し、また、カウンタ領域１１ｄの格
納手段としてフラッシュ・メモリを使用した例を挙げて
いるが、この発明は、このような形態に限定されるもの
ではない。さらに、ＭＰＵ１２側のメモリに設けられた
管理テーブル１２ｂをフラッシュ・メモリ１１に設けて
た場合には、そのマッピング情報もカウンタ領域１１ｄ
と同く１ビット反転しても正しく認識できるように考慮
して格納するとよい。もちろん、管理テーブル１２ｂに
記憶されるデータは、制御データ１１ｂの一部として制
御プログラム１１ａにより管理されてＭＰＵ１２に受け
渡されるような構成であってもよい。この場合には、管
理テーブル１２ｂは不要になる。

【００２５】

【発明の効果】以上述べたように、この発明にあって
は、フラッシュ・メモリの素子的な不良等によりフラッ
シュ・メモリのデータが１ビット反転した状態を検出し
て、そのセクタを自動的に訂正（自動訂正モード）して
修復し、あるいはセクタのマッピングを自動的に変更
（セクタマッピング変更モード）することで、フラッシ
ュ・メモリの１ビット反転障害による情報処理装置を停
止を防止できる。また、フラッシュ・メモリの読込みと
同時に障害の検出および修復を行うため、診断プログラ
ムを必要としない。さらに、誤りが検出されたときにマ
ッピング変更モードを動作させるようにすれば、フラッ
シュ・メモリに書込み中の装置の電源切断によるセクタ
破壊も防止できる。そして、これらはすべて装置が自動
的に行うため障害修復に関して人手を排除できる。

【図面の簡単な説明】

【図１】図１は、この発明を適用したフラッシュ・メモ
リを有する情報処理装置の一実施例のブロック図であ
る。

【図２】図２は、プログラムあるいはデータの１ビット
自動修復処理のフローチャートである。

【符号の説明】

１０ … フラッシュ・メモリを搭載する装置、１１ … フラッシュ・メモリ、１１ａ … 制御プログラム、１１ｂ … 制御データ、１１ｃ … 修復プログラム、１１ｄ … カウンタ領域、１１ｅ，１１ｆ … 空きセクタ、１２ … プロセッサ部（ＭＰＵ）、１２ａ…メモリ、１２ｂ…管理テーブル、１３ … 誤り検出回路、１３ａ，１３ｂ…レジスタ、１４ … ワーク・メモリ（ＲＡＭ）。

Claims

【特許請求の範囲】

【請求項１】セクタ単位で記憶領域が管理されデータの
読出し／書込みが行われるフラッシュ・メモリと、前記
フラッシュ・メモリの、あるセクタから冗長データを含
むデータが読出されたときに前記冗長データに基づき前
記データにおける誤りビットの位置を検出する誤り検出
回路と、前記誤り検出回路により検出された誤りビット
位置に応じて前記読出されたデータの誤りビットを訂正
したデータを生成し、このデータを読出した元の前記セ
クタに再書込する書込手段とを備えるフラッシュ・メモ
リを有する情報処理装置。
【請求項２】セクタ単位で記憶領域が管理されデータの
読出し／書込みが行われるるフラッシュ・メモリと、前
記フラッシュ・メモリの、あるセクタから冗長データを
含むデータが読出されたときに前記冗長データに基づき
前記データにおける誤りビットの位置を検出する誤り検
出回路と、前記誤り検出回路により検出された誤りビッ
ト位置に応じて前記読出されたデータの誤りビットを訂
正したデータを生成し、前記フラッシュ・メモリのうち
の空きセクタを、誤りビットが発生した前記あるセクタ
の代替えセクタとして割当て前記訂正したデータをこの
空きセクタに書込む書込手段とを備えるフラッシュ・メ
モリを有する情報処理装置。
【請求項３】セクタ単位で記憶領域が管理されデータの
読出し／書込みが行われるるフラッシュ・メモリと、前
記フラッシュ・メモリの、あるセクタから冗長データを
含むデータが読出されたときに前記冗長データに基づき
前記データにおける誤りビットの位置を検出する誤り検
出回路と、読出されたデータの前記セクタに対応して前
記誤り検出回路により検出される誤り検出数を前記フラ
ッシュ・メモリの所定のセクタに記憶し、前記誤り検出
回路により誤りが検出されたときに前記読出されたデー
タの前記セクタにおける誤り検出数を読出してその誤り
検出数が所定値未満のときには前記誤り検出数を＋１だ
け加算するカウント値の更新を前記誤り検出数に対して
行いかつ前記誤り検出回路により検出された誤りビット
位置に応じて前記読出されたデータの誤りビットを訂正
したデータを生成し、このデータを読出した元の前記セ
クタに再書込し、前記誤り検出数が所定値以上のときに
は前記フラッシュ・メモリのうちの空きセクタを、誤り
ビットが発生した前記あるセクタの代替えセクタとして
割当て前記訂正したデータをこの空きセクタに書込む書
込手段とを備えるフラッシュ・メモリを有する情報処理
装置。
【請求項４】さらに、ＲＡＭを有し、前記誤りビットの
位置は、前記フラッシュ・メモリにおけるアドレスとそ
のアドレスに記憶されたデータのビット位置であり、前
記書込手段は、前記誤りビットの訂正を前記ＲＡＭ上で
行う請求項３記載のフラッシュ・メモリを有する情報処
理装置。
【請求項５】前記書込手段は、プロセッサとこれが実行
する制御プログラムにより構成され、この制御プログラ
ムが前記フラッシュ・メモキ訂正したデータをこの空き
セクタに書込む書込手段とを備えるフラッシュ・メモリ
を有する情報処理装置。