JP2003036209A - 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 - Google Patents
不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法Info
- Publication number
- JP2003036209A JP2003036209A JP2001225015A JP2001225015A JP2003036209A JP 2003036209 A JP2003036209 A JP 2003036209A JP 2001225015 A JP2001225015 A JP 2001225015A JP 2001225015 A JP2001225015 A JP 2001225015A JP 2003036209 A JP2003036209 A JP 2003036209A
- Authority
- JP
- Japan
- Prior art keywords
- physical block
- status information
- data
- block
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 従来の不揮発性メモリでは、停電等によるシ
ステムダウン時における不揮発性メモリに係る動作状態
を容易に検知することができないために、不揮発性メモ
リを正常な記憶状態に復帰させるためには、複雑なシス
テムを構築する必要があるという課題があった。 【解決手段】 データ領域１と冗長領域２とを備える物
理ブロックを記憶単位として構成される不揮発性メモリ
において、冗長領域２が、対応する論理ブロックのアド
レスを記憶する論理ブロックアドレス記憶領域３と、消
去対象である物理ブロックのアドレスを記憶する前使用
物理ブロックアドレス記憶領域４と、物理ブロックに対
してデータ書き換え動作を実施する際に生起する各段階
の動作状態を識別するステータス情報を記憶するステー
タス情報記憶領域６とを有して構成されている。
ステムダウン時における不揮発性メモリに係る動作状態
を容易に検知することができないために、不揮発性メモ
リを正常な記憶状態に復帰させるためには、複雑なシス
テムを構築する必要があるという課題があった。 【解決手段】 データ領域１と冗長領域２とを備える物
理ブロックを記憶単位として構成される不揮発性メモリ
において、冗長領域２が、対応する論理ブロックのアド
レスを記憶する論理ブロックアドレス記憶領域３と、消
去対象である物理ブロックのアドレスを記憶する前使用
物理ブロックアドレス記憶領域４と、物理ブロックに対
してデータ書き換え動作を実施する際に生起する各段階
の動作状態を識別するステータス情報を記憶するステー
タス情報記憶領域６とを有して構成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、メモリカード等
の電子機器に設けられた例えばＮＡＮＤ型フラッシュメ
モリ等の不揮発性メモリにおいて停電等によるシステム
ダウンが生じても、再起動時に欠陥が生じているデータ
ブロックを検出して正常な記憶状態への復帰を可能とす
る不揮発性メモリ、並びに当該不揮発性メモリにおける
データ書き換え方法に関するものである。
の電子機器に設けられた例えばＮＡＮＤ型フラッシュメ
モリ等の不揮発性メモリにおいて停電等によるシステム
ダウンが生じても、再起動時に欠陥が生じているデータ
ブロックを検出して正常な記憶状態への復帰を可能とす
る不揮発性メモリ、並びに当該不揮発性メモリにおける
データ書き換え方法に関するものである。
【０００２】
【従来の技術】近年、大量のデータを記憶するのに適し
た低コストのＮＡＮＤ型フラッシュメモリ等の不揮発性
メモリが、家電機器、携帯電子機器、メモリカード等の
電子機器に幅広く使用されている。例えばフラッシュメ
モリを備えた電子機器において停電や動作不良等に起因
するシステムダウンが生じると、フラッシュメモリに記
憶されたデータの一部が破壊される可能性がある。この
ようなシステムダウンに対するデータ保護対策の一方式
としては、例えばチェックサムやＣＲＣ(CyclicRedunda
ncy Check)符号等を用いてフラッシュメモリに書き込む
データを冗長化しておくとともに、電源投入によるシス
テム復帰時においてフラッシュメモリに格納されたデー
タからチェックサムを算出し、データに異常があるか否
かを判定する。
た低コストのＮＡＮＤ型フラッシュメモリ等の不揮発性
メモリが、家電機器、携帯電子機器、メモリカード等の
電子機器に幅広く使用されている。例えばフラッシュメ
モリを備えた電子機器において停電や動作不良等に起因
するシステムダウンが生じると、フラッシュメモリに記
憶されたデータの一部が破壊される可能性がある。この
ようなシステムダウンに対するデータ保護対策の一方式
としては、例えばチェックサムやＣＲＣ(CyclicRedunda
ncy Check)符号等を用いてフラッシュメモリに書き込む
データを冗長化しておくとともに、電源投入によるシス
テム復帰時においてフラッシュメモリに格納されたデー
タからチェックサムを算出し、データに異常があるか否
かを判定する。
【０００３】また、データ保護対策の他の方式として
は、フラッシュメモリに加えてフラッシュメモリよりも
高速書き込みが可能な補助不揮発性メモリを設けて、こ
の補助不揮発性メモリにおいて最新の所定数の動作状態
（ステータス）に係るバス情報を記憶するようにする。
図８は、このような従来のフラッシュメモリを備えた電
子機器の概略構成を示すブロック図である。図８におい
て、１０１は電子機器、１０２はＣＰＵ、１０３はメイ
ンメモリとして与えられるフラッシュメモリ、１０４は
フラッシュメモリよりも高速書き込みが可能な補助不揮
発性メモリ、１０５はＣＰＵ１０２とフラッシュメモリ
１０３とを接続するバス、１０６はバス１０５から分岐
して補助不揮発性メモリ１０４に接続されるバス、１０
７は補助不揮発性メモリ１０４にコントロール信号を供
給する信号線である。
は、フラッシュメモリに加えてフラッシュメモリよりも
高速書き込みが可能な補助不揮発性メモリを設けて、こ
の補助不揮発性メモリにおいて最新の所定数の動作状態
（ステータス）に係るバス情報を記憶するようにする。
図８は、このような従来のフラッシュメモリを備えた電
子機器の概略構成を示すブロック図である。図８におい
て、１０１は電子機器、１０２はＣＰＵ、１０３はメイ
ンメモリとして与えられるフラッシュメモリ、１０４は
フラッシュメモリよりも高速書き込みが可能な補助不揮
発性メモリ、１０５はＣＰＵ１０２とフラッシュメモリ
１０３とを接続するバス、１０６はバス１０５から分岐
して補助不揮発性メモリ１０４に接続されるバス、１０
７は補助不揮発性メモリ１０４にコントロール信号を供
給する信号線である。
【０００４】次に、図８に示された電子機器の動作につ
いて説明する。例えば、フラッシュメモリ１０３の各動
作期間の前半にＣＰＵ１０２は補助不揮発性メモリ１０
４にコントロール信号を供給し、補助不揮発性メモリ１
０４は当該コントロール信号に応答してバス１０６を介
してバス１０５上の情報を記録する。このバス情報の記
録は、データの書き込み、読み出し、消去等の処理によ
り生起するステータスについて最新の複数ステータスに
係るバス情報のみを記録する。したがって、補助不揮発
性メモリ１０４はそれほど大きな記憶容量を必要とはし
ない。これにより、書き込み動作や消去動作に長時間を
要するフラッシュメモリにおいて、動作中に停電等によ
るシステムダウンが発生しても、その直前の所定数のス
テータスに係るバス情報が補助不揮発性メモリに記録さ
れるので、システム復帰後に補助不揮発性メモリに記録
されたバス情報を解析することで、システムダウン発生
時の動作状態を特定しフラッシュメモリにおけるデータ
異常を検出してフラッシュメモリを正常な記憶状態に復
帰させる。
いて説明する。例えば、フラッシュメモリ１０３の各動
作期間の前半にＣＰＵ１０２は補助不揮発性メモリ１０
４にコントロール信号を供給し、補助不揮発性メモリ１
０４は当該コントロール信号に応答してバス１０６を介
してバス１０５上の情報を記録する。このバス情報の記
録は、データの書き込み、読み出し、消去等の処理によ
り生起するステータスについて最新の複数ステータスに
係るバス情報のみを記録する。したがって、補助不揮発
性メモリ１０４はそれほど大きな記憶容量を必要とはし
ない。これにより、書き込み動作や消去動作に長時間を
要するフラッシュメモリにおいて、動作中に停電等によ
るシステムダウンが発生しても、その直前の所定数のス
テータスに係るバス情報が補助不揮発性メモリに記録さ
れるので、システム復帰後に補助不揮発性メモリに記録
されたバス情報を解析することで、システムダウン発生
時の動作状態を特定しフラッシュメモリにおけるデータ
異常を検出してフラッシュメモリを正常な記憶状態に復
帰させる。
【０００５】
【発明が解決しようとする課題】フラッシュメモリを備
えた従来の電子機器は上記のようなデータ保護対策機能
を有しており、前者のチェックサムやＣＲＣ符号を用い
る方法では、システムダウン時の動作状態を検知するこ
とができないので、システムを復帰する処理あるいはフ
ラッシュメモリのデータを復元する処理を実施する為に
複雑なシステムを構築する必要があるという課題があっ
た。
えた従来の電子機器は上記のようなデータ保護対策機能
を有しており、前者のチェックサムやＣＲＣ符号を用い
る方法では、システムダウン時の動作状態を検知するこ
とができないので、システムを復帰する処理あるいはフ
ラッシュメモリのデータを復元する処理を実施する為に
複雑なシステムを構築する必要があるという課題があっ
た。
【０００６】また、後者の補助不揮発性メモリにバス情
報を記憶する方法では、記憶されたバス情報を解析して
システムダウン発生時の動作状態を特定して当該特定さ
れた動作状態に応じてフラッシュメモリのデータを復元
しなければならず、データ復元処理を実施する為に複雑
なシステムを構築する必要があるという課題があった。
報を記憶する方法では、記憶されたバス情報を解析して
システムダウン発生時の動作状態を特定して当該特定さ
れた動作状態に応じてフラッシュメモリのデータを復元
しなければならず、データ復元処理を実施する為に複雑
なシステムを構築する必要があるという課題があった。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、停電等によるシステムダウン時に
おけるＮＡＮＤ型フラッシュメモリ等の不揮発性メモリ
に係る動作状態を容易に検知することができて、迅速か
つ確実に正常な記憶状態に復帰させることができる不揮
発性メモリ、並びに当該不揮発性メモリのデータ書き換
え方法を得ることを目的とする。
めになされたもので、停電等によるシステムダウン時に
おけるＮＡＮＤ型フラッシュメモリ等の不揮発性メモリ
に係る動作状態を容易に検知することができて、迅速か
つ確実に正常な記憶状態に復帰させることができる不揮
発性メモリ、並びに当該不揮発性メモリのデータ書き換
え方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る不揮発性
メモリは、データが記憶されるデータ領域と種々の管理
情報等が記憶される冗長領域とを備える物理ブロックを
記憶単位として構成され、それぞれの冗長領域におい
て、当該冗長領域の含まれる物理ブロックに対応する論
理ブロックを特定する情報を記憶する論理ブロック情報
記憶領域と、対応する論理ブロックが１つ前に対応付け
られていた物理ブロックである前使用物理ブロックを特
定する情報を記憶する前使用物理ブロック情報記憶領域
と、当該冗長領域の含まれる物理ブロックをデータの書
き込み対象としたデータ書き換え動作を実施する際に生
起する各段階の動作状態を識別するステータス情報を記
憶するステータス情報記憶領域とを設けるようにしたも
のである。
メモリは、データが記憶されるデータ領域と種々の管理
情報等が記憶される冗長領域とを備える物理ブロックを
記憶単位として構成され、それぞれの冗長領域におい
て、当該冗長領域の含まれる物理ブロックに対応する論
理ブロックを特定する情報を記憶する論理ブロック情報
記憶領域と、対応する論理ブロックが１つ前に対応付け
られていた物理ブロックである前使用物理ブロックを特
定する情報を記憶する前使用物理ブロック情報記憶領域
と、当該冗長領域の含まれる物理ブロックをデータの書
き込み対象としたデータ書き換え動作を実施する際に生
起する各段階の動作状態を識別するステータス情報を記
憶するステータス情報記憶領域とを設けるようにしたも
のである。
【０００９】この発明に係る不揮発性メモリは、ステー
タス情報記憶領域において、当該ステータス情報記憶領
域の含まれる物理ブロックが消去状態にあることを示す
第１のステータス情報と、当該ステータス情報記憶領域
の含まれる物理ブロックへのデータの書き込みが完了し
てはいるが対応する前使用物理ブロックのデータが未消
去である状態を示す第２のステータス情報と、当該ステ
ータス情報記憶領域の含まれる物理ブロックへのデータ
の書き込みが完了するとともに対応する前使用物理ブロ
ックのデータが消去済みである状態を示す第３のステー
タス情報とが少なくとも記憶されるようにしたものであ
る。
タス情報記憶領域において、当該ステータス情報記憶領
域の含まれる物理ブロックが消去状態にあることを示す
第１のステータス情報と、当該ステータス情報記憶領域
の含まれる物理ブロックへのデータの書き込みが完了し
てはいるが対応する前使用物理ブロックのデータが未消
去である状態を示す第２のステータス情報と、当該ステ
ータス情報記憶領域の含まれる物理ブロックへのデータ
の書き込みが完了するとともに対応する前使用物理ブロ
ックのデータが消去済みである状態を示す第３のステー
タス情報とが少なくとも記憶されるようにしたものであ
る。
【００１０】この発明に係る不揮発性メモリのデータ書
き換え方法は、データを書き換える対象となる論理ブロ
ックを特定する第１のステップと、消去状態にある物理
ブロックを検索してデータの書き込み対象となる物理ブ
ロックを特定する第２のステップと、論理ブロックと物
理ブロックとを対応付けるアドレス変換テーブルを参照
して、書き換え対象の論理ブロックに対応付けられてい
る物理ブロックである前使用物理ブロックを特定する第
３のステップと、書き込み対象の物理ブロックにデータ
を書き込む第４のステップと、前使用物理ブロックのデ
ータを消去する第５のステップと、書き換え対象の論理
ブロックに書き込み対象の物理ブロックを対応付けるよ
うにアドレス変換テーブルを更新する第６のステップと
を有し、書き込み対象の物理ブロックについては、当初
消去状態にあることを示す第１のステータス情報が設定
され、第４のステップの処理が終了した後にデータの書
き込みが完了したことを示す第２のステータス情報が設
定され、第５のステップの処理が終了した後に前使用物
理ブロックのデータの消去が完了したことを示す第３の
ステータス情報が設定されるようにしたものである。
き換え方法は、データを書き換える対象となる論理ブロ
ックを特定する第１のステップと、消去状態にある物理
ブロックを検索してデータの書き込み対象となる物理ブ
ロックを特定する第２のステップと、論理ブロックと物
理ブロックとを対応付けるアドレス変換テーブルを参照
して、書き換え対象の論理ブロックに対応付けられてい
る物理ブロックである前使用物理ブロックを特定する第
３のステップと、書き込み対象の物理ブロックにデータ
を書き込む第４のステップと、前使用物理ブロックのデ
ータを消去する第５のステップと、書き換え対象の論理
ブロックに書き込み対象の物理ブロックを対応付けるよ
うにアドレス変換テーブルを更新する第６のステップと
を有し、書き込み対象の物理ブロックについては、当初
消去状態にあることを示す第１のステータス情報が設定
され、第４のステップの処理が終了した後にデータの書
き込みが完了したことを示す第２のステータス情報が設
定され、第５のステップの処理が終了した後に前使用物
理ブロックのデータの消去が完了したことを示す第３の
ステータス情報が設定されるようにしたものである。
【００１１】この発明に係る不揮発性メモリ並びに不揮
発性メモリのデータ書き換え方法は、第１のステータス
情報と第２のステータス情報と第３のステータス情報と
が同じビット数で表現され、第１のステータス情報を表
現するビット列における１または複数のビットに係るバ
イナリデータを“１”から“０”へ変更することで第２
のステータス情報が構成され、第２のステータス情報を
表現するビット列における１または複数のビットに係る
バイナリデータを“１”から“０”へ変更することで第
３のステータス情報が構成されるようにしたものであ
る。
発性メモリのデータ書き換え方法は、第１のステータス
情報と第２のステータス情報と第３のステータス情報と
が同じビット数で表現され、第１のステータス情報を表
現するビット列における１または複数のビットに係るバ
イナリデータを“１”から“０”へ変更することで第２
のステータス情報が構成され、第２のステータス情報を
表現するビット列における１または複数のビットに係る
バイナリデータを“１”から“０”へ変更することで第
３のステータス情報が構成されるようにしたものであ
る。
【００１２】
【発明の実施の形態】以下、添付の図面を参照して本願
発明に係る実施の形態を説明する。なお、以下の説明に
おいては、本願発明の実施の形態に記載された各手段お
よび各工程と、特許請求の範囲に記載された発明の各手
段および各工程との対応関係を明らかにするために、実
施の形態に記載された各手段および各工程にそれぞれ対
応する特許請求の範囲に記載された発明の各手段および
各工程を適宜かっこ書きにより示すものとする。
発明に係る実施の形態を説明する。なお、以下の説明に
おいては、本願発明の実施の形態に記載された各手段お
よび各工程と、特許請求の範囲に記載された発明の各手
段および各工程との対応関係を明らかにするために、実
施の形態に記載された各手段および各工程にそれぞれ対
応する特許請求の範囲に記載された発明の各手段および
各工程を適宜かっこ書きにより示すものとする。
【００１３】実施の形態１．図１は、不揮発性メモリの
記憶領域に係る論理ブロックと物理ブロックとの関係を
示す図である。書き換え可能な不揮発性メモリの代表的
なものにＮＡＮＤ型フラッシュメモリがある。この種の
フラッシュメモリは、ブロック単位で管理され、データ
の消去（通常は全ビットに対してバイナリデータ“１”
を書き込む動作）はブロック単位で実施される。また、
本願発明では、書き込みについても基本的にはブロック
単位で実施するものとするが、１または複数の任意のビ
ットに係るバイナリデータを“１”から“０”へ変換す
るのみで実行可能なデータの書き込みについてはより小
さな記憶単位で実施することが可能である。
記憶領域に係る論理ブロックと物理ブロックとの関係を
示す図である。書き換え可能な不揮発性メモリの代表的
なものにＮＡＮＤ型フラッシュメモリがある。この種の
フラッシュメモリは、ブロック単位で管理され、データ
の消去（通常は全ビットに対してバイナリデータ“１”
を書き込む動作）はブロック単位で実施される。また、
本願発明では、書き込みについても基本的にはブロック
単位で実施するものとするが、１または複数の任意のビ
ットに係るバイナリデータを“１”から“０”へ変換す
るのみで実行可能なデータの書き込みについてはより小
さな記憶単位で実施することが可能である。
【００１４】フラッシュメモリをアクセスする際には、
図１に示されるように、与えられた論理ブロックアドレ
スを例えばＣＰＵに接続されたＲＡＭ内に格納されるア
ドレス変換テーブルを参照することで物理ブロックアド
レスに変換し、データの消去、書き込み、読み出し等を
実施する物理ブロックを特定する。このように論理ブロ
ックアドレスによりアクセスする方式をとることで、欠
陥のある物理ブロックが発生した場合に当該欠陥ブロッ
クに対する処理動作を代替用の別の空きブロックに対し
て実施しても、アプリケーションプログラム等を実行す
るＣＰＵ側ではブロック代替の有無に関係なく同一の論
理ブロックアドレスを用いてアクセスすることが可能と
なる。
図１に示されるように、与えられた論理ブロックアドレ
スを例えばＣＰＵに接続されたＲＡＭ内に格納されるア
ドレス変換テーブルを参照することで物理ブロックアド
レスに変換し、データの消去、書き込み、読み出し等を
実施する物理ブロックを特定する。このように論理ブロ
ックアドレスによりアクセスする方式をとることで、欠
陥のある物理ブロックが発生した場合に当該欠陥ブロッ
クに対する処理動作を代替用の別の空きブロックに対し
て実施しても、アプリケーションプログラム等を実行す
るＣＰＵ側ではブロック代替の有無に関係なく同一の論
理ブロックアドレスを用いてアクセスすることが可能と
なる。
【００１５】図２は、本願発明において採用される物理
ブロック内に格納される管理情報に係るデータ構造を示
す図である。図２において、１は通常のデータが記憶さ
れるデータ領域、２は当該物理ブロックに係る管理情報
やエラー訂正符号等に係るデータが記憶される冗長領域
であり、データ領域１と冗長領域２とから物理ブロック
が構成される。また、３は当該冗長領域を有する物理ブ
ロックに対応する論理ブロックのアドレスを記憶する論
理ブロックアドレス記憶領域（論理ブロック情報記憶領
域）、４は当該冗長領域を有する物理ブロックに対応す
る論理ブロックが１つ前に対応付けられていた物理ブロ
ック（以下では、このような物理ブロックを前使用物理
ブロックと称するものとする）のアドレスを記憶する前
使用物理ブロックアドレス記憶領域（前使用物理ブロッ
ク情報記憶領域）、５は論理ブロックアドレス記憶領域
３に記憶された論理ブロックアドレスと前使用物理ブロ
ックアドレス記憶領域４に記憶された前使用物理ブロッ
クアドレスとに係るエラー訂正符号を記憶する第１エラ
ー訂正符号記憶領域、６は当該冗長領域を有する物理ブ
ロックに対して実施される処理に基づいて生起する各段
階の動作状態をそれぞれ示すステータス情報を記憶する
ステータス情報記憶領域、７はデータ領域１に記憶され
たデータに係るエラー訂正符号を記憶する第２エラー訂
正符号記憶領域である。
ブロック内に格納される管理情報に係るデータ構造を示
す図である。図２において、１は通常のデータが記憶さ
れるデータ領域、２は当該物理ブロックに係る管理情報
やエラー訂正符号等に係るデータが記憶される冗長領域
であり、データ領域１と冗長領域２とから物理ブロック
が構成される。また、３は当該冗長領域を有する物理ブ
ロックに対応する論理ブロックのアドレスを記憶する論
理ブロックアドレス記憶領域（論理ブロック情報記憶領
域）、４は当該冗長領域を有する物理ブロックに対応す
る論理ブロックが１つ前に対応付けられていた物理ブロ
ック（以下では、このような物理ブロックを前使用物理
ブロックと称するものとする）のアドレスを記憶する前
使用物理ブロックアドレス記憶領域（前使用物理ブロッ
ク情報記憶領域）、５は論理ブロックアドレス記憶領域
３に記憶された論理ブロックアドレスと前使用物理ブロ
ックアドレス記憶領域４に記憶された前使用物理ブロッ
クアドレスとに係るエラー訂正符号を記憶する第１エラ
ー訂正符号記憶領域、６は当該冗長領域を有する物理ブ
ロックに対して実施される処理に基づいて生起する各段
階の動作状態をそれぞれ示すステータス情報を記憶する
ステータス情報記憶領域、７はデータ領域１に記憶され
たデータに係るエラー訂正符号を記憶する第２エラー訂
正符号記憶領域である。
【００１６】次に、本願発明に係るフラッシュメモリに
対して実行されるデータ書き換え動作について説明す
る。まず所定の論理ブロックに記憶されたデータに係る
書き換え動作の概略的な手順について説明する。第１
に、データ書き換えの対象となる論理ブロックを特定す
る。第２に、空いている物理ブロックを検索する。第３
に、空いている物理ブロックへ書き換え用のデータを書
き込む。第４に、それまで書き換え対象の論理ブロック
に対応付けられていた物理ブロックのデータを消去す
る。第５に、書き換え対象の論理ブロックを書き込みの
実施された物理ブロックに対応付けるようにアドレス変
換テーブルを更新する。このように、データ書き換えを
実施する際に新たな物理ブロックにデータを書き込むと
ともに前使用物理ブロックに記憶されたデータを消去す
る方式をとることで、停電等によるシステムダウンが生
じても書き換え対象の論理ブロックに係る管理情報が書
き込み対象の物理ブロックまたは前使用物理ブロックの
いずれかには残されて消失することがなくシステムの復
帰が可能となり、また同一の物理ブロックへの書き込み
の集中による素子の劣化を防止してフラッシュメモリ自
体の寿命を延ばすことが可能となる。
対して実行されるデータ書き換え動作について説明す
る。まず所定の論理ブロックに記憶されたデータに係る
書き換え動作の概略的な手順について説明する。第１
に、データ書き換えの対象となる論理ブロックを特定す
る。第２に、空いている物理ブロックを検索する。第３
に、空いている物理ブロックへ書き換え用のデータを書
き込む。第４に、それまで書き換え対象の論理ブロック
に対応付けられていた物理ブロックのデータを消去す
る。第５に、書き換え対象の論理ブロックを書き込みの
実施された物理ブロックに対応付けるようにアドレス変
換テーブルを更新する。このように、データ書き換えを
実施する際に新たな物理ブロックにデータを書き込むと
ともに前使用物理ブロックに記憶されたデータを消去す
る方式をとることで、停電等によるシステムダウンが生
じても書き換え対象の論理ブロックに係る管理情報が書
き込み対象の物理ブロックまたは前使用物理ブロックの
いずれかには残されて消失することがなくシステムの復
帰が可能となり、また同一の物理ブロックへの書き込み
の集中による素子の劣化を防止してフラッシュメモリ自
体の寿命を延ばすことが可能となる。
【００１７】次に、データ書き換え動作の詳細について
説明する。図３はデータ書き換え動作を示すフローチャ
ートである。図４は、データ書き換えに際して、消去処
理の対象となる前使用物理ブロックと書き込み処理の対
象となる物理ブロック内におけるデータの変化を示す図
である。なお、図４の左端に示される番号はデータの書
き換えを実施する過程で生起する各段階の動作状態を識
別するためのステータス番号である。ここでは、前提条
件として、書き換え対象の論理ブロックのアドレスをＬ
とし、アドレス変換テーブルにおいて当該論理ブロック
に当初対応付けられている前使用物理ブロックのアドレ
スをＰ１とする。なお、以降の説明においては、アドレ
スｎによりアクセスされる論理ブロックおよび物理ブロ
ックをそれぞれ論理ブロックｎおよび物理ブロックｎと
それぞれ適宜称するものとする。第１に、書き換え対象
となる論理ブロックＬを特定する（ステップＳ１（第１
のステップ））。第２に、フラッシュメモリの各物理ブ
ロックを検索して、空きブロックを検出し当該空きブロ
ックのアドレスＰ２を特定する（ステップＳ２（第２の
ステップ））。なお、初期状態では、消去処理の対象と
なる前使用物理ブロックＰ１の冗長領域において、ステ
ータス情報としては“００００h”（ｈは１６進数を示
すものである）、論理ブロックアドレスとしてはＬ、前
使用物理ブロックアドレスとしては論理ブロックＬに物
理ブロックＰ１が対応付けられる１つ前に論理ブロック
Ｌに対応付けられていた前使用物理ブロックのアドレス
Ｐ０が記憶されている。また、物理ブロックＰ２のデー
タ領域および冗長領域には全てバイナリデータ“１”が
記憶され、すなわち消去状態にある（ステータス０）。
説明する。図３はデータ書き換え動作を示すフローチャ
ートである。図４は、データ書き換えに際して、消去処
理の対象となる前使用物理ブロックと書き込み処理の対
象となる物理ブロック内におけるデータの変化を示す図
である。なお、図４の左端に示される番号はデータの書
き換えを実施する過程で生起する各段階の動作状態を識
別するためのステータス番号である。ここでは、前提条
件として、書き換え対象の論理ブロックのアドレスをＬ
とし、アドレス変換テーブルにおいて当該論理ブロック
に当初対応付けられている前使用物理ブロックのアドレ
スをＰ１とする。なお、以降の説明においては、アドレ
スｎによりアクセスされる論理ブロックおよび物理ブロ
ックをそれぞれ論理ブロックｎおよび物理ブロックｎと
それぞれ適宜称するものとする。第１に、書き換え対象
となる論理ブロックＬを特定する（ステップＳ１（第１
のステップ））。第２に、フラッシュメモリの各物理ブ
ロックを検索して、空きブロックを検出し当該空きブロ
ックのアドレスＰ２を特定する（ステップＳ２（第２の
ステップ））。なお、初期状態では、消去処理の対象と
なる前使用物理ブロックＰ１の冗長領域において、ステ
ータス情報としては“００００h”（ｈは１６進数を示
すものである）、論理ブロックアドレスとしてはＬ、前
使用物理ブロックアドレスとしては論理ブロックＬに物
理ブロックＰ１が対応付けられる１つ前に論理ブロック
Ｌに対応付けられていた前使用物理ブロックのアドレス
Ｐ０が記憶されている。また、物理ブロックＰ２のデー
タ領域および冗長領域には全てバイナリデータ“１”が
記憶され、すなわち消去状態にある（ステータス０）。
【００１８】データの書き込み対象となる物理ブロック
Ｐ２が特定されれば、アドレス変換テーブルを参照し
て、論理ブロックＬに対応付けられている前使用物理ブ
ロックのアドレスＰ１を特定する（ステップＳ３（第３
のステップ））。物理ブロックＰ２については、データ
領域１にデータを書き込むとともに、冗長領域２内の論
理ブロックアドレス記憶領域３には論理ブロックＬに係
るアドレスデータを書き込み、前使用物理ブロックアド
レス記憶領域４には論理ブロックＬに対して１つ前に対
応付けられていた消去対象である前使用物理ブロックＰ
１に係るアドレスデータを書き込み、第１エラー訂正符
号記憶領域５には論理ブロックＬに係るアドレスデータ
と物理ブロックＰ１に係るアドレスデータとに対するエ
ラー訂正符号を書き込み、第２エラー訂正符号記憶領域
７にはデータ領域１に記憶されたデータに対するエラー
訂正符号を書き込む（ステップＳ４（第４のステッ
プ））。なお、ステータス情報記憶領域６については、
ステータス情報“ＦＦＦＦh”（第１のステータス情
報）を保持させる。なお、図４において、“１−＞０”
はデータが書き込み途中であることを示し、図中縦方向
に延びる矢印は前段階のステータスからデータの値がそ
のまま保持されることを示す。さらに、上記の物理ブロ
ックＰ２へのデータ書き込み動作については、物理ブロ
ックＰ２へデータが書き込まれている途中の動作状態を
ステータス１で示し、物理ブロックＰ２へのデータ書き
込みが完了している動作状態をステータス２で示してそ
れぞれ区別するものとする。
Ｐ２が特定されれば、アドレス変換テーブルを参照し
て、論理ブロックＬに対応付けられている前使用物理ブ
ロックのアドレスＰ１を特定する（ステップＳ３（第３
のステップ））。物理ブロックＰ２については、データ
領域１にデータを書き込むとともに、冗長領域２内の論
理ブロックアドレス記憶領域３には論理ブロックＬに係
るアドレスデータを書き込み、前使用物理ブロックアド
レス記憶領域４には論理ブロックＬに対して１つ前に対
応付けられていた消去対象である前使用物理ブロックＰ
１に係るアドレスデータを書き込み、第１エラー訂正符
号記憶領域５には論理ブロックＬに係るアドレスデータ
と物理ブロックＰ１に係るアドレスデータとに対するエ
ラー訂正符号を書き込み、第２エラー訂正符号記憶領域
７にはデータ領域１に記憶されたデータに対するエラー
訂正符号を書き込む（ステップＳ４（第４のステッ
プ））。なお、ステータス情報記憶領域６については、
ステータス情報“ＦＦＦＦh”（第１のステータス情
報）を保持させる。なお、図４において、“１−＞０”
はデータが書き込み途中であることを示し、図中縦方向
に延びる矢印は前段階のステータスからデータの値がそ
のまま保持されることを示す。さらに、上記の物理ブロ
ックＰ２へのデータ書き込み動作については、物理ブロ
ックＰ２へデータが書き込まれている途中の動作状態を
ステータス１で示し、物理ブロックＰ２へのデータ書き
込みが完了している動作状態をステータス２で示してそ
れぞれ区別するものとする。
【００１９】物理ブロックＰ２へのデータ書き込みが完
了すれば、前使用物理ブロックＰ２へのデータ書き込み
が完了したことを示すように、ステータス情報記憶領域
６にステータス情報“ＡＡＡＡh”（第２のステータス
情報）を書き込む（ステップＳ５）。この際、冗長領域
２内の他の記憶領域のデータについては同一の値を保持
させる。また、上記のステータス情報記憶領域６へのス
テータス情報書き込み動作については、ステータス情報
記憶領域６へデータが書き込まれている途中の動作状態
をステータス３で示し、ステータス情報記憶領域６への
ステータス情報“ＡＡＡＡh”の書き込みが完了してい
る動作状態をステータス４で示してそれぞれ区別するも
のとする。
了すれば、前使用物理ブロックＰ２へのデータ書き込み
が完了したことを示すように、ステータス情報記憶領域
６にステータス情報“ＡＡＡＡh”（第２のステータス
情報）を書き込む（ステップＳ５）。この際、冗長領域
２内の他の記憶領域のデータについては同一の値を保持
させる。また、上記のステータス情報記憶領域６へのス
テータス情報書き込み動作については、ステータス情報
記憶領域６へデータが書き込まれている途中の動作状態
をステータス３で示し、ステータス情報記憶領域６への
ステータス情報“ＡＡＡＡh”の書き込みが完了してい
る動作状態をステータス４で示してそれぞれ区別するも
のとする。
【００２０】ステータス情報“ＡＡＡＡh”の書き込み
が完了すれば、前使用物理ブロックＰ１のデータを消去
する（ステップＳ６（第５のステップ））。この消去動
作については、既に述べたように前使用物理ブロックＰ
１内の全メモリセルについてバイナリデータ“１”を書
き込むことで実現される。また、図中“０−＞１”はデ
ータを消去途中であることを示す。さらに、上記の前使
用物理ブロックＰ１の消去動作については、前使用物理
ブロックＰ１のデータが消去される途中の動作状態をス
テータス５で示し、前使用物理ブロックＰ１のデータ消
去が完了している動作状態をステータス６で示してそれ
ぞれ区別するものとする。
が完了すれば、前使用物理ブロックＰ１のデータを消去
する（ステップＳ６（第５のステップ））。この消去動
作については、既に述べたように前使用物理ブロックＰ
１内の全メモリセルについてバイナリデータ“１”を書
き込むことで実現される。また、図中“０−＞１”はデ
ータを消去途中であることを示す。さらに、上記の前使
用物理ブロックＰ１の消去動作については、前使用物理
ブロックＰ１のデータが消去される途中の動作状態をス
テータス５で示し、前使用物理ブロックＰ１のデータ消
去が完了している動作状態をステータス６で示してそれ
ぞれ区別するものとする。
【００２１】前使用物理ブロックＰ１のデータ消去が完
了すれば、論理ブロックＬが１つ前に対応付けられてい
た前使用物理ブロックＰ１に記憶されたデータの消去が
完了したことを示すように、物理ブロックＰ２の冗長領
域２内のステータス情報記憶領域６にステータス情報
“００００h”（第３のステータス情報）を書き込む
（ステップＳ７）。この際、冗長領域２内の他の記憶領
域のデータについては同一の値を保持させる。また、上
記のステータス情報記憶領域６への書き込み動作につい
ては、ステータス情報記憶領域６へデータが書き込まれ
ている途中の動作状態をステータス７で示し、ステータ
ス情報記憶領域６へのステータス情報“００００h”の
書き込みが完了している動作状態をステータス８で示し
てそれぞれ区別するものとする。そして、アドレス変換
テーブルにおいて、論理ブロックＬに対応付けられる物
理ブロックを物理ブロックＰ１から物理ブロックＰ２に
変更する（ステップＳ８（第６のステップ））ことで、
データ書き換え動作を完了する。
了すれば、論理ブロックＬが１つ前に対応付けられてい
た前使用物理ブロックＰ１に記憶されたデータの消去が
完了したことを示すように、物理ブロックＰ２の冗長領
域２内のステータス情報記憶領域６にステータス情報
“００００h”（第３のステータス情報）を書き込む
（ステップＳ７）。この際、冗長領域２内の他の記憶領
域のデータについては同一の値を保持させる。また、上
記のステータス情報記憶領域６への書き込み動作につい
ては、ステータス情報記憶領域６へデータが書き込まれ
ている途中の動作状態をステータス７で示し、ステータ
ス情報記憶領域６へのステータス情報“００００h”の
書き込みが完了している動作状態をステータス８で示し
てそれぞれ区別するものとする。そして、アドレス変換
テーブルにおいて、論理ブロックＬに対応付けられる物
理ブロックを物理ブロックＰ１から物理ブロックＰ２に
変更する（ステップＳ８（第６のステップ））ことで、
データ書き換え動作を完了する。
【００２２】次に、停電や動作不良等に起因するシステ
ムダウンが生じた後に実施されるシステム復帰処理に伴
ってフラッシュメモリ内におけるデータ記憶状態を正常
化する方法について説明する。図５は、この発明の実施
の形態１による記憶状態正常化方法を示すフローチャー
トである。システムが再起動すると、フラッシュメモリ
の記憶単位である各物理ブロック毎に検索を実施して、
第１に冗長領域２内のステータス情報記憶領域６からス
テータス情報を読み出す（ステップＳ１１）。次に、ス
テータス情報が“ＦＦＦＦh”に等しいか否かを判定す
る（ステップＳ１２）。ステータス情報が“ＦＦＦ
Ｆh”に等しい場合には、当該物理ブロックに記憶され
ているデータが消去状態にあるべきことを示すものであ
るから、当該物理ブロックのデータを消去する処理すな
わち当該物理ブロック内の全メモリセルについてバイナ
リデータ“１”を書き込む処理を実施する（ステップＳ
１３）。これにより、図４に示されるステータス１また
はステータス２において停電等によるシステムダウンが
発生した場合でも、当該物理ブロックへ書き込み途中で
あるデータあるいは書き込まれたデータを消去して当該
物理ブロックをステータス情報に応じた正常な記憶状態
に復帰させることができる。なお、当該物理ブロックへ
の書き込みが予定されていたデータの再書き込みについ
ては、システムダウンの生じた電子機器のホストシステ
ムあるいはネットワークサーバへアクセスする等の方法
を用いて、正しいデータを再書き込みすることで実現す
ることが可能である。
ムダウンが生じた後に実施されるシステム復帰処理に伴
ってフラッシュメモリ内におけるデータ記憶状態を正常
化する方法について説明する。図５は、この発明の実施
の形態１による記憶状態正常化方法を示すフローチャー
トである。システムが再起動すると、フラッシュメモリ
の記憶単位である各物理ブロック毎に検索を実施して、
第１に冗長領域２内のステータス情報記憶領域６からス
テータス情報を読み出す（ステップＳ１１）。次に、ス
テータス情報が“ＦＦＦＦh”に等しいか否かを判定す
る（ステップＳ１２）。ステータス情報が“ＦＦＦ
Ｆh”に等しい場合には、当該物理ブロックに記憶され
ているデータが消去状態にあるべきことを示すものであ
るから、当該物理ブロックのデータを消去する処理すな
わち当該物理ブロック内の全メモリセルについてバイナ
リデータ“１”を書き込む処理を実施する（ステップＳ
１３）。これにより、図４に示されるステータス１また
はステータス２において停電等によるシステムダウンが
発生した場合でも、当該物理ブロックへ書き込み途中で
あるデータあるいは書き込まれたデータを消去して当該
物理ブロックをステータス情報に応じた正常な記憶状態
に復帰させることができる。なお、当該物理ブロックへ
の書き込みが予定されていたデータの再書き込みについ
ては、システムダウンの生じた電子機器のホストシステ
ムあるいはネットワークサーバへアクセスする等の方法
を用いて、正しいデータを再書き込みすることで実現す
ることが可能である。
【００２３】ステップＳ１２においてステータス情報が
“ＦＦＦＦh”に等しくない場合には、ステータス情報
が“ＡＡＡＡh”に等しいか否かを判定する（ステップ
Ｓ１４）。ステータス情報が“ＡＡＡＡh”に等しい場
合には、当該物理ブロックへのデータの書き込みは完了
しているが当該物理ブロックに係る前使用物理ブロック
のデータ消去が完了していない可能性があるために、前
使用物理ブロックのデータを消去する（ステップＳ１
５）とともに、当該物理ブロックのステータス情報記憶
領域６に“００００h”を書き込む（ステップＳ１
６）。これにより、図４に示されるステータス４、ステ
ータス５またはステータス６において停電等によるシス
テムダウンが発生した場合でも、検索対象の物理ブロッ
クのステータス情報を変更するとともに、データ未消去
または消去途中の前使用物理ブロックのデータを消去す
ることで、検索対象となっている物理ブロックおよび当
該物理ブロックに係る前使用物理ブロックを正常な記憶
状態に復帰させることができる。
“ＦＦＦＦh”に等しくない場合には、ステータス情報
が“ＡＡＡＡh”に等しいか否かを判定する（ステップ
Ｓ１４）。ステータス情報が“ＡＡＡＡh”に等しい場
合には、当該物理ブロックへのデータの書き込みは完了
しているが当該物理ブロックに係る前使用物理ブロック
のデータ消去が完了していない可能性があるために、前
使用物理ブロックのデータを消去する（ステップＳ１
５）とともに、当該物理ブロックのステータス情報記憶
領域６に“００００h”を書き込む（ステップＳ１
６）。これにより、図４に示されるステータス４、ステ
ータス５またはステータス６において停電等によるシス
テムダウンが発生した場合でも、検索対象の物理ブロッ
クのステータス情報を変更するとともに、データ未消去
または消去途中の前使用物理ブロックのデータを消去す
ることで、検索対象となっている物理ブロックおよび当
該物理ブロックに係る前使用物理ブロックを正常な記憶
状態に復帰させることができる。
【００２４】ステップＳ１４においてステータス情報が
“ＡＡＡＡh”に等しくない場合には、ステータス情報
が“００００h”に等しいか否かを判定する（ステップ
Ｓ１７）。ステップＳ１６を終了した後、並びにステッ
プＳ１７でステータス情報が“００００h”に等しい場
合には、検索対象となっている物理ブロックの論理ブロ
ックアドレス記憶領域３を参照して対応する論理ブロッ
クを特定し、アドレス変換テーブルにおいて当該論理ブ
ロックに対応する物理ブロックとして検索対象となって
いる物理ブロックを登録する（ステップＳ１８）。これ
により、停電等によるシステムダウンに起因して消失し
たアドレス変換テーブルを再構築する。
“ＡＡＡＡh”に等しくない場合には、ステータス情報
が“００００h”に等しいか否かを判定する（ステップ
Ｓ１７）。ステップＳ１６を終了した後、並びにステッ
プＳ１７でステータス情報が“００００h”に等しい場
合には、検索対象となっている物理ブロックの論理ブロ
ックアドレス記憶領域３を参照して対応する論理ブロッ
クを特定し、アドレス変換テーブルにおいて当該論理ブ
ロックに対応する物理ブロックとして検索対象となって
いる物理ブロックを登録する（ステップＳ１８）。これ
により、停電等によるシステムダウンに起因して消失し
たアドレス変換テーブルを再構築する。
【００２５】ステップＳ１７においてステータス情報が
“００００h”に等しくない場合には、検索対象となっ
ている物理ブロックが異常ブロックであると判定して、
当該物理ブロックのアドレスを異常ブロックテーブルに
登録する（ステップＳ１９）。ステップＳ１３を終了し
た後、ステップＳ１８を終了した後、並びにステップＳ
１９を終了した後には、全ての物理ブロックについて検
索が完了したか否かを判定する（ステップＳ２０）。全
ての物理ブロックについて検索が完了していない場合に
は、ステップＳ１１に戻って同様の処理を次の物理ブロ
ックに対して実施する。また、全ての物理ブロックにつ
いて検索が完了した場合には、図５に示される処理を終
了して後述する異常ブロックに係る処理を実施する。
“００００h”に等しくない場合には、検索対象となっ
ている物理ブロックが異常ブロックであると判定して、
当該物理ブロックのアドレスを異常ブロックテーブルに
登録する（ステップＳ１９）。ステップＳ１３を終了し
た後、ステップＳ１８を終了した後、並びにステップＳ
１９を終了した後には、全ての物理ブロックについて検
索が完了したか否かを判定する（ステップＳ２０）。全
ての物理ブロックについて検索が完了していない場合に
は、ステップＳ１１に戻って同様の処理を次の物理ブロ
ックに対して実施する。また、全ての物理ブロックにつ
いて検索が完了した場合には、図５に示される処理を終
了して後述する異常ブロックに係る処理を実施する。
【００２６】全物理ブロックについての上記の検索処理
において、物理ブロックが異常ブロックであると判定さ
れる要因については、ステータス３において書き込み対
象の物理ブロックのステータス情報を“ＦＦＦＦh”か
ら“ＡＡＡＡh”に変更している際に停電等のシステム
ダウンが発生した場合、ステータス５において消去対象
の物理ブロックのステータス情報を“００００h”から
“ＦＦＦＦh”に変更している際に停電等のシステムダ
ウンが発生した場合、並びにステータス７において書き
込み対象の物理ブロックのステータス情報を“ＡＡＡＡ
h”から“００００h”に変更している際に停電等のシス
テムダウンが発生した場合が考えられる。これらの要因
のなかにおいて、ステータス５において消去対象の物理
ブロックのステータス情報を“００００h”から“ＦＦ
ＦＦh”に変更している際に停電等のシステムダウンが
発生した場合については、対応する書き込み対象の物理
ブロックについて図５に示されるステップＳ１５の処理
を実施することで、異常ブロックであると判定された物
理ブロックを消去状態として、当該物理ブロックのステ
ータス情報を正常値である“ＦＦＦＦh”に訂正するこ
とができる。したがって、このような消去処理の完了し
た物理ブロックを異常ブロックテーブルから削除するこ
とが可能となる。
において、物理ブロックが異常ブロックであると判定さ
れる要因については、ステータス３において書き込み対
象の物理ブロックのステータス情報を“ＦＦＦＦh”か
ら“ＡＡＡＡh”に変更している際に停電等のシステム
ダウンが発生した場合、ステータス５において消去対象
の物理ブロックのステータス情報を“００００h”から
“ＦＦＦＦh”に変更している際に停電等のシステムダ
ウンが発生した場合、並びにステータス７において書き
込み対象の物理ブロックのステータス情報を“ＡＡＡＡ
h”から“００００h”に変更している際に停電等のシス
テムダウンが発生した場合が考えられる。これらの要因
のなかにおいて、ステータス５において消去対象の物理
ブロックのステータス情報を“００００h”から“ＦＦ
ＦＦh”に変更している際に停電等のシステムダウンが
発生した場合については、対応する書き込み対象の物理
ブロックについて図５に示されるステップＳ１５の処理
を実施することで、異常ブロックであると判定された物
理ブロックを消去状態として、当該物理ブロックのステ
ータス情報を正常値である“ＦＦＦＦh”に訂正するこ
とができる。したがって、このような消去処理の完了し
た物理ブロックを異常ブロックテーブルから削除するこ
とが可能となる。
【００２７】図６は、異常ブロックのなかにおける消去
済み物理ブロックの検索処理を示すフローチャートであ
る。まず、異常ブロックとして登録されている各物理ブ
ロック毎に検索を実施するように、異常ブロックテーブ
ルから登録されている物理ブロックのアドレスを取り出
して検索対象の物理ブロックを特定する（ステップＳ２
１）。次に、ステータス情報が“ＦＦＦＦh”に等しい
か否かを判定する（ステップＳ２２）。ステータス情報
が“ＦＦＦＦh”に等しい場合には、消去処理の完了し
ている前使用物理ブロックであることを示すので、検索
対象となっている物理ブロックに係るアドレスを異常ブ
ロックテーブルから削除する（ステップＳ２３）。ステ
ップＳ２３を終了した後、並びにステップＳ２２でステ
ータス情報が“ＦＦＦＦh”に等しくない場合には、異
常ブロックとして登録された全ての物理ブロックについ
て検索が完了したか否かを判定する（ステップＳ２
４）。全ての物理ブロックについて検索が完了していな
い場合には、ステップＳ２１に戻って同様の処理を異常
ブロックテーブルに基づいて特定される次の物理ブロッ
クに対して実施する。全ての物理ブロックについて検索
が完了した場合には、図６に示される処理を終了して後
述する異常ブロックに係る次の処理を実施する。
済み物理ブロックの検索処理を示すフローチャートであ
る。まず、異常ブロックとして登録されている各物理ブ
ロック毎に検索を実施するように、異常ブロックテーブ
ルから登録されている物理ブロックのアドレスを取り出
して検索対象の物理ブロックを特定する（ステップＳ２
１）。次に、ステータス情報が“ＦＦＦＦh”に等しい
か否かを判定する（ステップＳ２２）。ステータス情報
が“ＦＦＦＦh”に等しい場合には、消去処理の完了し
ている前使用物理ブロックであることを示すので、検索
対象となっている物理ブロックに係るアドレスを異常ブ
ロックテーブルから削除する（ステップＳ２３）。ステ
ップＳ２３を終了した後、並びにステップＳ２２でステ
ータス情報が“ＦＦＦＦh”に等しくない場合には、異
常ブロックとして登録された全ての物理ブロックについ
て検索が完了したか否かを判定する（ステップＳ２
４）。全ての物理ブロックについて検索が完了していな
い場合には、ステップＳ２１に戻って同様の処理を異常
ブロックテーブルに基づいて特定される次の物理ブロッ
クに対して実施する。全ての物理ブロックについて検索
が完了した場合には、図６に示される処理を終了して後
述する異常ブロックに係る次の処理を実施する。
【００２８】図７は、異常ブロックに係る正常化処理を
示すフローチャートである。まず、異常ブロックとして
登録されている各物理ブロック毎に検索を実施するよう
に、図６に示す処理により修正された異常ブロックテー
ブルから登録されている物理ブロックのアドレスを取り
出して検索対象となる物理ブロックを特定する（ステッ
プＳ３１）。次に、検索対象となっている物理ブロック
の冗長領域２からステータス情報を取り出して、当該ス
テータス情報と“ＡＡＡＡh”との論理積をとる（ステ
ップＳ３２）。既に述べたように、ＮＡＮＤ型フラッシ
ュメモリのデータ書き込みはバイナリデータの“１”を
“０”に変えることで実施される。したがって、ステー
タス３において書き込み対象の物理ブロックのステータ
ス情報を“ＦＦＦＦh”から“ＡＡＡＡh”に変更してい
る際に停電等によるシステムダウンが発生したことに起
因してステータス情報が本来とるべき値とは異なる値を
有する場合には、当該ステータス情報と“ＡＡＡＡh”
との論理積は“ＡＡＡＡh”に等しくなる。また、ステ
ータス７において書き込み対象の物理ブロックのステー
タス情報を“ＡＡＡＡh”から“００００h”に変更して
いる際に停電等によるシステムダウンが発生したことに
起因してステータス情報が本来とるべき値とは異なる値
を有する場合には、当該ステータス情報と“ＡＡＡ
Ａh”との論理積は“ＡＡＡＡh”に等しくなることはな
い。
示すフローチャートである。まず、異常ブロックとして
登録されている各物理ブロック毎に検索を実施するよう
に、図６に示す処理により修正された異常ブロックテー
ブルから登録されている物理ブロックのアドレスを取り
出して検索対象となる物理ブロックを特定する（ステッ
プＳ３１）。次に、検索対象となっている物理ブロック
の冗長領域２からステータス情報を取り出して、当該ス
テータス情報と“ＡＡＡＡh”との論理積をとる（ステ
ップＳ３２）。既に述べたように、ＮＡＮＤ型フラッシ
ュメモリのデータ書き込みはバイナリデータの“１”を
“０”に変えることで実施される。したがって、ステー
タス３において書き込み対象の物理ブロックのステータ
ス情報を“ＦＦＦＦh”から“ＡＡＡＡh”に変更してい
る際に停電等によるシステムダウンが発生したことに起
因してステータス情報が本来とるべき値とは異なる値を
有する場合には、当該ステータス情報と“ＡＡＡＡh”
との論理積は“ＡＡＡＡh”に等しくなる。また、ステ
ータス７において書き込み対象の物理ブロックのステー
タス情報を“ＡＡＡＡh”から“００００h”に変更して
いる際に停電等によるシステムダウンが発生したことに
起因してステータス情報が本来とるべき値とは異なる値
を有する場合には、当該ステータス情報と“ＡＡＡ
Ａh”との論理積は“ＡＡＡＡh”に等しくなることはな
い。
【００２９】ステータス情報に係る上記の特性に鑑み
て、次のステップでは、ステータス情報と“ＡＡＡ
Ａh”との論理積が“ＡＡＡＡh”に等しいか否かを判定
する（ステップＳ３３）。論理積が“ＡＡＡＡh”に等
しい場合には、検索対象となっている物理ブロックへの
データの書き込みは完了しているが当該物理ブロックに
係る前使用物理ブロックのデータ消去は完了していない
ために、前使用物理ブロックアドレス記憶領域４に記憶
されているアドレスにより特定される前使用物理ブロッ
クのデータを消去する（ステップＳ３４）。ステップＳ
３４を終了した後、並びにステップＳ３３において論理
積が“ＡＡＡＡh”に等しくないと判定された場合に
は、検索対象となっている物理ブロックのステータス情
報記憶領域６に“００００h”を書き込む（ステップＳ
３５）。ステップＳ３４およびステップＳ３５の処理を
実施することで、図４に示されるステータス３において
停電等によるシステムダウンが発生した場合でも、前使
用物理ブロックのデータ消去および新たなステータス情
報の書き込みを実施して、検索対象となっている物理ブ
ロックおよび前使用物理ブロックをステータス情報に応
じた正常な記憶状態に復帰させることができる。また、
ステップＳ３５の処理を実施することで、図４に示され
るステータス７において停電等によるシステムダウンが
発生した場合でも、新たなステータス情報の書き込みを
実施して、検索対象となっている物理ブロックをステー
タス情報に応じた正常な記憶状態に復帰させることがで
きる。
て、次のステップでは、ステータス情報と“ＡＡＡ
Ａh”との論理積が“ＡＡＡＡh”に等しいか否かを判定
する（ステップＳ３３）。論理積が“ＡＡＡＡh”に等
しい場合には、検索対象となっている物理ブロックへの
データの書き込みは完了しているが当該物理ブロックに
係る前使用物理ブロックのデータ消去は完了していない
ために、前使用物理ブロックアドレス記憶領域４に記憶
されているアドレスにより特定される前使用物理ブロッ
クのデータを消去する（ステップＳ３４）。ステップＳ
３４を終了した後、並びにステップＳ３３において論理
積が“ＡＡＡＡh”に等しくないと判定された場合に
は、検索対象となっている物理ブロックのステータス情
報記憶領域６に“００００h”を書き込む（ステップＳ
３５）。ステップＳ３４およびステップＳ３５の処理を
実施することで、図４に示されるステータス３において
停電等によるシステムダウンが発生した場合でも、前使
用物理ブロックのデータ消去および新たなステータス情
報の書き込みを実施して、検索対象となっている物理ブ
ロックおよび前使用物理ブロックをステータス情報に応
じた正常な記憶状態に復帰させることができる。また、
ステップＳ３５の処理を実施することで、図４に示され
るステータス７において停電等によるシステムダウンが
発生した場合でも、新たなステータス情報の書き込みを
実施して、検索対象となっている物理ブロックをステー
タス情報に応じた正常な記憶状態に復帰させることがで
きる。
【００３０】次に、検索対象となっている物理ブロック
の論理ブロックアドレス記憶領域３を参照して対応する
論理ブロックを特定し、アドレス変換テーブルにおいて
当該論理ブロックに対応する物理ブロックとして検索対
象となっている物理ブロックを登録する（ステップＳ３
６）。ステップＳ３６の処理を異常ブロックとして登録
された全ての物理ブロックに対して実施することで、停
電等によるシステムダウンに起因して消失したアドレス
変換テーブルの復元処理を完了することができる。
の論理ブロックアドレス記憶領域３を参照して対応する
論理ブロックを特定し、アドレス変換テーブルにおいて
当該論理ブロックに対応する物理ブロックとして検索対
象となっている物理ブロックを登録する（ステップＳ３
６）。ステップＳ３６の処理を異常ブロックとして登録
された全ての物理ブロックに対して実施することで、停
電等によるシステムダウンに起因して消失したアドレス
変換テーブルの復元処理を完了することができる。
【００３１】次に、異常ブロックとして登録された全て
の物理ブロックについて検索が完了したか否かを判定す
る（ステップＳ３７）。全ての物理ブロックについて検
索が完了していない場合には、ステップＳ３１に戻って
同様の処理を異常ブロックテーブルに基づいて特定され
る次の物理ブロックに対して実施する。全ての物理ブロ
ックについて検索が完了した場合には、処理を終了す
る。
の物理ブロックについて検索が完了したか否かを判定す
る（ステップＳ３７）。全ての物理ブロックについて検
索が完了していない場合には、ステップＳ３１に戻って
同様の処理を異常ブロックテーブルに基づいて特定され
る次の物理ブロックに対して実施する。全ての物理ブロ
ックについて検索が完了した場合には、処理を終了す
る。
【００３２】以上のように、この実施の形態１によれ
ば、データの書き換えの対象となる論理ブロックに対し
て消去状態にあった新たな物理ブロックを割り当てて当
該物理ブロックにデータを書き込むとともに、それまで
論理ブロックに対応付けられていた前使用物理ブロック
のデータを消去することでデータの書き換えを実施する
フラッシュメモリにおいて、冗長領域２が論理ブロック
アドレス記憶領域３と、前使用物理ブロックアドレス記
憶領域４と、ステータス情報記憶領域６とを有して構成
されているので、停電等によるシステムダウンが生じて
も、ステータス情報記憶領域６を参照することでシステ
ムダウン時に書き込みの対象となっていた物理ブロック
についてその動作状態を検知することができるととも
に、前使用物理ブロックアドレス記憶領域４を参照する
ことで上記物理ブロックに係る前使用物理ブロックを特
定することができるから、動作状態に応じてデータ破壊
の生じた可能性のある物理ブロックおよび当該物理ブロ
ックに係る前使用物理ブロックに対して適切な復元処理
を実施することが可能となり、フラッシュメモリを正常
な記憶状態に復帰させることができるという効果を奏す
る。
ば、データの書き換えの対象となる論理ブロックに対し
て消去状態にあった新たな物理ブロックを割り当てて当
該物理ブロックにデータを書き込むとともに、それまで
論理ブロックに対応付けられていた前使用物理ブロック
のデータを消去することでデータの書き換えを実施する
フラッシュメモリにおいて、冗長領域２が論理ブロック
アドレス記憶領域３と、前使用物理ブロックアドレス記
憶領域４と、ステータス情報記憶領域６とを有して構成
されているので、停電等によるシステムダウンが生じて
も、ステータス情報記憶領域６を参照することでシステ
ムダウン時に書き込みの対象となっていた物理ブロック
についてその動作状態を検知することができるととも
に、前使用物理ブロックアドレス記憶領域４を参照する
ことで上記物理ブロックに係る前使用物理ブロックを特
定することができるから、動作状態に応じてデータ破壊
の生じた可能性のある物理ブロックおよび当該物理ブロ
ックに係る前使用物理ブロックに対して適切な復元処理
を実施することが可能となり、フラッシュメモリを正常
な記憶状態に復帰させることができるという効果を奏す
る。
【００３３】また、ステータス情報としては、物理ブロ
ックが消去状態にあることを示す“ＦＦＦＦh”と、書
き込み対象の物理ブロックへのデータの書き込みが完了
してはいるが対応する前使用物理ブロックのデータが未
消去である状態を示す“ＡＡＡＡh”と、書き込み対象
の物理ブロックへのデータの書き込みが完了するととも
に対応する前使用物理ブロックのデータが消去済みであ
る状態を示す“００００h”とを備えるように構成した
ので、物理ブロックにデータ破壊が発生したとしても、
ステータス情報が“ＦＦＦＦh”であれば書き込み対象
の物理ブロックを消去すればよく、またステータス情報
が“ＡＡＡＡh”であれば前使用物理ブロックを消去す
ればよく、データ書き換え動作に際して生起する各ステ
ータスについてシステムダウンが生じた場合に必要とさ
れる復元処理の内容が変わる時点でステータス情報が変
更されるようになされているから、ステータス情報を参
照することでフラッシュメモリを正常な記憶状態に容易
に復帰させることができるという効果を奏する。
ックが消去状態にあることを示す“ＦＦＦＦh”と、書
き込み対象の物理ブロックへのデータの書き込みが完了
してはいるが対応する前使用物理ブロックのデータが未
消去である状態を示す“ＡＡＡＡh”と、書き込み対象
の物理ブロックへのデータの書き込みが完了するととも
に対応する前使用物理ブロックのデータが消去済みであ
る状態を示す“００００h”とを備えるように構成した
ので、物理ブロックにデータ破壊が発生したとしても、
ステータス情報が“ＦＦＦＦh”であれば書き込み対象
の物理ブロックを消去すればよく、またステータス情報
が“ＡＡＡＡh”であれば前使用物理ブロックを消去す
ればよく、データ書き換え動作に際して生起する各ステ
ータスについてシステムダウンが生じた場合に必要とさ
れる復元処理の内容が変わる時点でステータス情報が変
更されるようになされているから、ステータス情報を参
照することでフラッシュメモリを正常な記憶状態に容易
に復帰させることができるという効果を奏する。
【００３４】また、データの書き換えが進行するのに応
じて、書き込み対象の物理ブロックに係るステータス情
報が“ＦＦＦＦh”、“ＡＡＡＡh”、“００００h”と
変化するので、ステータス情報を変更する際に停電等に
よるシステムダウンが発生してステータス情報が本来と
るべき値を有しないという異常が生じたとしても、ステ
ータス情報の変更がステータス情報を構成するビット列
の所定のビットに係るバイナリデータを“１”から
“０”へ変更することで実施されることに鑑みれば、異
常の生じたステータス情報と“ＡＡＡＡh”との論理積
をとって当該論理積を評価することで、ステータス情報
を“ＦＦＦＦh”から“ＡＡＡＡh”へ変更する際にシス
テムダウンが発生したのか、あるいはステータス情報を
“ＡＡＡＡh”から“００００h”へ変更する際にシステ
ムダウンが発生したのかを判定することが可能となり、
フラッシュメモリの動作状態を簡単な判定方式により詳
細に検知することができて、フラッシュメモリを迅速か
つ確実に正常な記憶状態に復帰させることができるとい
う効果を奏する。
じて、書き込み対象の物理ブロックに係るステータス情
報が“ＦＦＦＦh”、“ＡＡＡＡh”、“００００h”と
変化するので、ステータス情報を変更する際に停電等に
よるシステムダウンが発生してステータス情報が本来と
るべき値を有しないという異常が生じたとしても、ステ
ータス情報の変更がステータス情報を構成するビット列
の所定のビットに係るバイナリデータを“１”から
“０”へ変更することで実施されることに鑑みれば、異
常の生じたステータス情報と“ＡＡＡＡh”との論理積
をとって当該論理積を評価することで、ステータス情報
を“ＦＦＦＦh”から“ＡＡＡＡh”へ変更する際にシス
テムダウンが発生したのか、あるいはステータス情報を
“ＡＡＡＡh”から“００００h”へ変更する際にシステ
ムダウンが発生したのかを判定することが可能となり、
フラッシュメモリの動作状態を簡単な判定方式により詳
細に検知することができて、フラッシュメモリを迅速か
つ確実に正常な記憶状態に復帰させることができるとい
う効果を奏する。
【００３５】なお、上記実施の形態１により説明される
フラッシュメモリ並びにフラッシュメモリのデータ書き
換え方法は、本願発明を限定するものではなく、例示す
ることを意図して開示されているものである。本願発明
の技術的範囲は特許請求の範囲の記載により定められる
ものであり、特許請求の範囲に記載された技術的範囲内
において種々の設計的変更が可能である。例えばステー
タス情報は“ＦＦＦＦ h”、“ＡＡＡＡh”、“００００
h”に限定されるものではなく、消去状態にあることを
示す第１のステータス情報を表現するビット列における
１または複数のビットに係るバイナリデータを“１”か
ら“０”へ変更することで書き込み対象の物理ブロック
へのデータの書き込みが完了してはいるが対応する前使
用物理ブロックのデータが未消去である状態を示す第２
のステータス情報が構成され、第２のステータス情報を
表現するビット列における１または複数のビットに係る
バイナリデータを“１”から“０”へ変更することで書
き込み対象の物理ブロックへのデータの書き込みが完了
するとともに対応する前使用物理ブロックのデータが消
去済みである状態を示す第３のステータス情報が構成さ
れるようであれば、第１、第２、第３のステータス情報
として任意のビット列を設定することが可能である。
フラッシュメモリ並びにフラッシュメモリのデータ書き
換え方法は、本願発明を限定するものではなく、例示す
ることを意図して開示されているものである。本願発明
の技術的範囲は特許請求の範囲の記載により定められる
ものであり、特許請求の範囲に記載された技術的範囲内
において種々の設計的変更が可能である。例えばステー
タス情報は“ＦＦＦＦ h”、“ＡＡＡＡh”、“００００
h”に限定されるものではなく、消去状態にあることを
示す第１のステータス情報を表現するビット列における
１または複数のビットに係るバイナリデータを“１”か
ら“０”へ変更することで書き込み対象の物理ブロック
へのデータの書き込みが完了してはいるが対応する前使
用物理ブロックのデータが未消去である状態を示す第２
のステータス情報が構成され、第２のステータス情報を
表現するビット列における１または複数のビットに係る
バイナリデータを“１”から“０”へ変更することで書
き込み対象の物理ブロックへのデータの書き込みが完了
するとともに対応する前使用物理ブロックのデータが消
去済みである状態を示す第３のステータス情報が構成さ
れるようであれば、第１、第２、第３のステータス情報
として任意のビット列を設定することが可能である。
【００３６】
【発明の効果】以上のように、この発明によれば、デー
タが記憶されるデータ領域と種々の管理情報等が記憶さ
れる冗長領域とを備える物理ブロックを記憶単位として
構成され、データ書き換え対象となる論理ブロックに対
して消去状態にあった新たな物理ブロックを割り当てて
当該物理ブロックにデータを書き込むとともに、それま
で論理ブロックに対応付けられていた前使用物理ブロッ
クのデータを消去することでデータの書き換えを実施す
る不揮発性メモリにおいて、それぞれの冗長領域が、当
該冗長領域の含まれる物理ブロックに対応する論理ブロ
ックを特定する情報を記憶する論理ブロック情報記憶領
域と、対応する前使用物理ブロックを特定する情報を記
憶する前使用物理ブロック情報記憶領域と、当該冗長領
域の含まれる物理ブロックをデータの書き込み対象とし
たデータ書き換え動作を実施する際に生起する各段階の
動作状態を識別するステータス情報を記憶するステータ
ス情報記憶領域とを有して構成されるようにしたので、
停電等によるシステムダウンが生じても、ステータス情
報記憶領域を参照することでシステムダウン時に書き込
みの対象となっていた物理ブロックについてその動作状
態を検知することができるとともに、前使用物理ブロッ
ク情報記憶領域を参照することで上記物理ブロックに係
る前使用物理ブロックを特定することができるから、動
作状態に応じてデータ破壊の生じた可能性のある物理ブ
ロックおよび当該物理ブロックに係る前使用物理ブロッ
クに対して適切な復元処理を実施することが可能とな
り、不揮発性メモリを正常な記憶状態に復帰させること
ができるという効果を奏する。
タが記憶されるデータ領域と種々の管理情報等が記憶さ
れる冗長領域とを備える物理ブロックを記憶単位として
構成され、データ書き換え対象となる論理ブロックに対
して消去状態にあった新たな物理ブロックを割り当てて
当該物理ブロックにデータを書き込むとともに、それま
で論理ブロックに対応付けられていた前使用物理ブロッ
クのデータを消去することでデータの書き換えを実施す
る不揮発性メモリにおいて、それぞれの冗長領域が、当
該冗長領域の含まれる物理ブロックに対応する論理ブロ
ックを特定する情報を記憶する論理ブロック情報記憶領
域と、対応する前使用物理ブロックを特定する情報を記
憶する前使用物理ブロック情報記憶領域と、当該冗長領
域の含まれる物理ブロックをデータの書き込み対象とし
たデータ書き換え動作を実施する際に生起する各段階の
動作状態を識別するステータス情報を記憶するステータ
ス情報記憶領域とを有して構成されるようにしたので、
停電等によるシステムダウンが生じても、ステータス情
報記憶領域を参照することでシステムダウン時に書き込
みの対象となっていた物理ブロックについてその動作状
態を検知することができるとともに、前使用物理ブロッ
ク情報記憶領域を参照することで上記物理ブロックに係
る前使用物理ブロックを特定することができるから、動
作状態に応じてデータ破壊の生じた可能性のある物理ブ
ロックおよび当該物理ブロックに係る前使用物理ブロッ
クに対して適切な復元処理を実施することが可能とな
り、不揮発性メモリを正常な記憶状態に復帰させること
ができるという効果を奏する。
【００３７】この発明によれば、ステータス情報記憶領
域には、当該ステータス情報記憶領域の含まれる物理ブ
ロックが消去状態にあることを示す第１のステータス情
報と、当該ステータス情報記憶領域の含まれる物理ブロ
ックへのデータの書き込みが完了してはいるが対応する
前使用物理ブロックのデータが未消去である状態を示す
第２のステータス情報と、当該ステータス情報記憶領域
の含まれる物理ブロックへのデータの書き込みが完了す
るとともに対応する前使用物理ブロックのデータが消去
済みである状態を示す第３のステータス情報とが少なく
とも記憶されるように構成されているので、データ書き
換え動作に際して生起する各段階の動作状態についてシ
ステムダウンが生じた場合に必要とされる復元処理の内
容が変わる時点でステータス情報が変更されるようにな
されているから、ステータス情報を参照することで不揮
発性メモリを正常な記憶状態に容易に復帰させることが
できるという効果を奏する。
域には、当該ステータス情報記憶領域の含まれる物理ブ
ロックが消去状態にあることを示す第１のステータス情
報と、当該ステータス情報記憶領域の含まれる物理ブロ
ックへのデータの書き込みが完了してはいるが対応する
前使用物理ブロックのデータが未消去である状態を示す
第２のステータス情報と、当該ステータス情報記憶領域
の含まれる物理ブロックへのデータの書き込みが完了す
るとともに対応する前使用物理ブロックのデータが消去
済みである状態を示す第３のステータス情報とが少なく
とも記憶されるように構成されているので、データ書き
換え動作に際して生起する各段階の動作状態についてシ
ステムダウンが生じた場合に必要とされる復元処理の内
容が変わる時点でステータス情報が変更されるようにな
されているから、ステータス情報を参照することで不揮
発性メモリを正常な記憶状態に容易に復帰させることが
できるという効果を奏する。
【００３８】この発明によれば、第１のステータス情報
と第２のステータス情報と第３のステータス情報とが同
じビット数で表現され、第１のステータス情報を表現す
るビット列における１または複数のビットに係るバイナ
リデータを“１”から“０”へ変更することで第２のス
テータス情報が構成され、第２のステータス情報を表現
するビット列における１または複数のビットに係るバイ
ナリデータを“１”から“０”へ変更することで第３の
ステータス情報が構成されるようにしたので、ステータ
ス情報を変更する際に停電等によるシステムダウンが発
生してステータス情報が本来とるべき値を有しないとい
う異常が生じたとしても、ステータス情報の変更がステ
ータス情報を構成するビット列における１または複数の
ビットに係るバイナリデータを“１”から“０”へ変更
することで実施されることに鑑みれば、異常の生じたス
テータス情報と第２のステータス情報を表現するビット
列との論理積をとって当該論理積を評価することで、ス
テータス情報を第１のステータス情報から第２のステー
タス情報へ変更する際にシステムダウンが発生したの
か、あるいはステータス情報を第２のステータス情報か
ら第３のステータス情報へ変更する際にシステムダウン
が発生したのかを判定することが可能となり、不揮発性
メモリの動作状態を簡単な判定方式により詳細に検知す
ることができて、不揮発性メモリを迅速かつ確実に正常
な記憶状態に復帰させることができるという効果を奏す
る。
と第２のステータス情報と第３のステータス情報とが同
じビット数で表現され、第１のステータス情報を表現す
るビット列における１または複数のビットに係るバイナ
リデータを“１”から“０”へ変更することで第２のス
テータス情報が構成され、第２のステータス情報を表現
するビット列における１または複数のビットに係るバイ
ナリデータを“１”から“０”へ変更することで第３の
ステータス情報が構成されるようにしたので、ステータ
ス情報を変更する際に停電等によるシステムダウンが発
生してステータス情報が本来とるべき値を有しないとい
う異常が生じたとしても、ステータス情報の変更がステ
ータス情報を構成するビット列における１または複数の
ビットに係るバイナリデータを“１”から“０”へ変更
することで実施されることに鑑みれば、異常の生じたス
テータス情報と第２のステータス情報を表現するビット
列との論理積をとって当該論理積を評価することで、ス
テータス情報を第１のステータス情報から第２のステー
タス情報へ変更する際にシステムダウンが発生したの
か、あるいはステータス情報を第２のステータス情報か
ら第３のステータス情報へ変更する際にシステムダウン
が発生したのかを判定することが可能となり、不揮発性
メモリの動作状態を簡単な判定方式により詳細に検知す
ることができて、不揮発性メモリを迅速かつ確実に正常
な記憶状態に復帰させることができるという効果を奏す
る。
【図１】 不揮発性メモリの記憶領域に係る論理ブロッ
クと物理ブロックとの関係を示す図である。
クと物理ブロックとの関係を示す図である。
【図２】 物理ブロック内に記憶される管理情報に係る
データ構造を示す図である。
データ構造を示す図である。
【図３】 不揮発性メモリにおけるデータの書き換え動
作を示すフローチャートである。
作を示すフローチャートである。
【図４】 データの書き換えを実施する際における物理
ブロック内のデータ変化を示す図である。
ブロック内のデータ変化を示す図である。
【図５】 この発明の実施の形態１による記憶状態正常
化方法を示すフローチャートである。
化方法を示すフローチャートである。
【図６】 異常ブロックのなかにおける消去済み物理ブ
ロックの検索処理を示すフローチャートである。
ロックの検索処理を示すフローチャートである。
【図７】 異常ブロックに係る正常化処理を示すフロー
チャートである。
チャートである。
【図８】 フラッシュメモリを備えた従来の電子機器の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
１ データ領域、２ 冗長領域、３ 論理ブロックアド
レス記憶領域（論理ブロック情報記憶領域）、４ 前使
用物理ブロックアドレス記憶領域（前使用物理ブロック
情報記憶領域）、５ 第１エラー訂正符号記憶領域、６
ステータス情報記憶領域、７ 第２エラー訂正符号記
憶領域
レス記憶領域（論理ブロック情報記憶領域）、４ 前使
用物理ブロックアドレス記憶領域（前使用物理ブロック
情報記憶領域）、５ 第１エラー訂正符号記憶領域、６
ステータス情報記憶領域、７ 第２エラー訂正符号記
憶領域
Claims (5)
- 【請求項１】 データが記憶されるデータ領域と、種々
の管理情報等が記憶される冗長領域とを備える物理ブロ
ックを記憶単位として構成される不揮発性メモリにおい
て、 それぞれの前記冗長領域が、当該冗長領域の含まれる物
理ブロックに対応する論理ブロックを特定する情報を記
憶する論理ブロック情報記憶領域と、対応する論理ブロ
ックが１つ前に対応付けられていた物理ブロックである
前使用物理ブロックを特定する情報を記憶する前使用物
理ブロック情報記憶領域と、当該冗長領域の含まれる物
理ブロックをデータの書き込み対象としたデータ書き換
え動作を実施する際に生起する各段階の動作状態を識別
するステータス情報を記憶するステータス情報記憶領域
とを有して構成されていることを特徴とする不揮発性メ
モリ。 - 【請求項２】 ステータス情報記憶領域には、当該ステ
ータス情報記憶領域の含まれる物理ブロックが消去状態
にあることを示す第１のステータス情報と、当該ステー
タス情報記憶領域の含まれる物理ブロックへのデータの
書き込みが完了してはいるが対応する前使用物理ブロッ
クのデータが未消去である状態を示す第２のステータス
情報と、当該ステータス情報記憶領域の含まれる物理ブ
ロックへのデータの書き込みが完了するとともに対応す
る前使用物理ブロックのデータが消去済みである状態を
示す第３のステータス情報とが少なくとも記憶されるこ
とを特徴とする請求項１記載の不揮発性メモリ。 - 【請求項３】 第１のステータス情報と第２のステータ
ス情報と第３のステータス情報とが同じビット数で表現
され、第１のステータス情報を表現するビット列におけ
る１または複数のビットに係るバイナリデータを“１”
から“０”へ変更することで第２のステータス情報が構
成され、第２のステータス情報を表現するビット列にお
ける１または複数のビットに係るバイナリデータを
“１”から“０”へ変更することで第３のステータス情
報が構成されることを特徴とする請求項２記載の不揮発
性メモリ。 - 【請求項４】 データが記憶されるデータ領域と、種々
の管理情報等が記憶される冗長領域とを備える物理ブロ
ックを記憶単位として構成される不揮発性メモリにてデ
ータを書き換えるデータ書き換え方法において、 データを書き換える対象となる論理ブロックを特定する
第１のステップと、 消去状態にある物理ブロックを検索してデータの書き込
み対象となる物理ブロックを特定する第２のステップ
と、 論理ブロックと物理ブロックとを対応付けるアドレス変
換テーブルを参照して、書き換え対象の論理ブロックに
対応付けられている物理ブロックである前使用物理ブロ
ックを特定する第３のステップと、 書き込み対象の物理ブロックにデータを書き込む第４の
ステップと、 前使用物理ブロックのデータを消去する第５のステップ
と、 書き換え対象の論理ブロックに書き込み対象の物理ブロ
ックを対応付けるようにアドレス変換テーブルを更新す
る第６のステップとを有し、 書き込み対象の物理ブロックについては、当初消去状態
にあることを示す第１のステータス情報が設定され、第
４のステップの処理が終了した後にデータの書き込みが
完了したことを示す第２のステータス情報が設定され、
第５のステップの処理が終了した後に前使用物理ブロッ
クのデータの消去が完了したことを示す第３のステータ
ス情報が設定されることを特徴とする不揮発性メモリの
データ書き換え方法。 - 【請求項５】 第１のステータス情報と第２のステータ
ス情報と第３のステータス情報とが同じビット数で表現
され、第１のステータス情報を表現するビット列におけ
る１または複数のビットに係るバイナリデータを“１”
から“０”へ変更することで第２のステータス情報が構
成され、第２のステータス情報を表現するビット列にお
ける１または複数のビットに係るバイナリデータを
“１”から“０”へ変更することで第３のステータス情
報が構成されることを特徴とする請求項４記載の不揮発
性メモリのデータ書き換え方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225015A JP3675375B2 (ja) | 2001-07-25 | 2001-07-25 | 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 |
| CNB028147979A CN1255733C (zh) | 2001-07-25 | 2002-07-19 | 非易失性存储器和非易失性存储器的数据改写方法 |
| US10/484,322 US7240178B2 (en) | 2001-07-25 | 2002-07-19 | Non-volatile memory and non-volatile memory data rewriting method |
| KR1020047000158A KR100877030B1 (ko) | 2001-07-25 | 2002-07-19 | 불휘발성 메모리 및 불휘발성 메모리의 데이터 재기록 방법 |
| PCT/JP2002/007356 WO2003010671A1 (en) | 2001-07-25 | 2002-07-19 | Non-volatile memory and non-volatile memory data rewriting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225015A JP3675375B2 (ja) | 2001-07-25 | 2001-07-25 | 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003036209A true JP2003036209A (ja) | 2003-02-07 |
| JP3675375B2 JP3675375B2 (ja) | 2005-07-27 |
Family
ID=19058078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225015A Expired - Fee Related JP3675375B2 (ja) | 2001-07-25 | 2001-07-25 | 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3675375B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190288A (ja) * | 2003-12-26 | 2005-07-14 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
| JP2007520801A (ja) * | 2003-12-31 | 2007-07-26 | サンディスク コーポレイション | 書き込み／消去失敗検出機構を有するフラッシュ記憶システム |
| JP2008123160A (ja) * | 2006-11-10 | 2008-05-29 | Megachips Lsi Solutions Inc | メモリ管理方法 |
| KR100843543B1 (ko) | 2006-10-25 | 2008-07-04 | 삼성전자주식회사 | 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법 |
| EP2058737A1 (en) | 2007-11-06 | 2009-05-13 | Sony Corporation | Memory device, memory management method, and program |
| JP2013101743A (ja) * | 2011-11-09 | 2013-05-23 | Apple Inc | 不揮発性メモリにおける書き込み欠陥からのデータ保護 |
| JP2015125599A (ja) * | 2013-12-26 | 2015-07-06 | キヤノン株式会社 | メモリ制御装置、メモリ制御方法、およびプログラム |
| JP2017021561A (ja) * | 2015-07-10 | 2017-01-26 | ファナック株式会社 | 制御装置のファイルシステム |
| CN111126586A (zh) * | 2019-12-25 | 2020-05-08 | Oppo广东移动通信有限公司 | 数据通信电路、电子设备和数据通信方法 |
-
2001
- 2001-07-25 JP JP2001225015A patent/JP3675375B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190288A (ja) * | 2003-12-26 | 2005-07-14 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
| JP2007520801A (ja) * | 2003-12-31 | 2007-07-26 | サンディスク コーポレイション | 書き込み／消去失敗検出機構を有するフラッシュ記憶システム |
| KR100843543B1 (ko) | 2006-10-25 | 2008-07-04 | 삼성전자주식회사 | 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법 |
| JP2008123160A (ja) * | 2006-11-10 | 2008-05-29 | Megachips Lsi Solutions Inc | メモリ管理方法 |
| EP2058737A1 (en) | 2007-11-06 | 2009-05-13 | Sony Corporation | Memory device, memory management method, and program |
| US8205033B2 (en) | 2007-11-06 | 2012-06-19 | Sony Corporation | Memory device, memory management method, and program |
| JP2013101743A (ja) * | 2011-11-09 | 2013-05-23 | Apple Inc | 不揮発性メモリにおける書き込み欠陥からのデータ保護 |
| KR101439641B1 (ko) | 2011-11-09 | 2014-09-11 | 애플 인크. | 비휘발성 메모리 내의 기입 실패로부터의 데이터 보호 |
| US9053809B2 (en) | 2011-11-09 | 2015-06-09 | Apple Inc. | Data protection from write failures in nonvolatile memory |
| JP2015125599A (ja) * | 2013-12-26 | 2015-07-06 | キヤノン株式会社 | メモリ制御装置、メモリ制御方法、およびプログラム |
| JP2017021561A (ja) * | 2015-07-10 | 2017-01-26 | ファナック株式会社 | 制御装置のファイルシステム |
| CN111126586A (zh) * | 2019-12-25 | 2020-05-08 | Oppo广东移动通信有限公司 | 数据通信电路、电子设备和数据通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3675375B2 (ja) | 2005-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7240178B2 (en) | Non-volatile memory and non-volatile memory data rewriting method | |
| JP3937214B2 (ja) | エラー訂正回数を記録する記憶装置 | |
| KR101613678B1 (ko) | 전력 손실 이후의 비-휘발성 메모리에 대한 복원 | |
| KR100843543B1 (ko) | 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법 | |
| US6865658B2 (en) | Nonvolatile data management system using data segments and link information | |
| JP2846739B2 (ja) | Ｅｅｐｒｏｍメモリの安全更新方法 | |
| US7725646B2 (en) | Method of using a flash memory for a circular buffer | |
| KR100370893B1 (ko) | 일괄 소거형 비휘발성 메모리 장치 | |
| RU2269814C2 (ru) | Способ надежной записи указателя для кольцевой памяти | |
| KR100703680B1 (ko) | 플래시 파일 시스템 | |
| CN114237984A (zh) | 异常掉电下Trim数据的恢复方法、系统及固态硬盘 | |
| JP3675375B2 (ja) | 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 | |
| CN104036823A (zh) | 用于非易失性存储器系统中的失效管理的对称数据复制 | |
| JP3808842B2 (ja) | 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法 | |
| JP3950316B2 (ja) | Ｉｃカードおよびｉｃカードのメモリアクセス制御方法 | |
| JP2012174106A (ja) | フラッシュメモリに対してデータの読み出しおよび書き込みを行う制御装置 | |
| CN113434086B (zh) | 数据存储方法、装置、非易失性存储器件和存储器 | |
| US7313648B2 (en) | Corruption tolerant method and system for deploying and modifying data in flash memory | |
| CN114518845A (zh) | 数据存储方法、装置、介质及设备 | |
| CN114300026A (zh) | 一种单调计数器、计数方法、电子设备及存储介质 | |
| JP4266742B2 (ja) | フラッシュメモリ搭載電子装置、そのメモリデータ管理方法およびプログラム | |
| US20070274302A1 (en) | Data Storage Device, Memory Managing Method, and Program | |
| JP2003050747A (ja) | 不揮発性メモリのデータ書き換え方法 | |
| JP3769395B2 (ja) | 不揮発性メモリを使用した外部記憶装置 | |
| JPH07122087A (ja) | Ｅｅｐｒｏｍエラーチェック方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3675375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |