JPH0581138A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH0581138A JPH0581138A JP3241861A JP24186191A JPH0581138A JP H0581138 A JPH0581138 A JP H0581138A JP 3241861 A JP3241861 A JP 3241861A JP 24186191 A JP24186191 A JP 24186191A JP H0581138 A JPH0581138 A JP H0581138A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- value
- corrected
- control memory
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 制御記憶の間欠障害または固定障害が短時間
に多発した場合には、通常のマイクロプログラム制御装
置の性能に重大な影響を与えてしまうため、その発生を
早期に検出する。 【構成】 カウンタ６はＥＤＡＣ回路４からのエラー検
出訂正信号によってエラー回数のカウントを行ってい
る。タイマ７は予め設定された時間毎にカウンタ６をリ
セットする。比較器８によってカウンタ６の計数値がタ
イマ７によってリセットされる前に一定値になったこと
を検出したときには制御記憶１に間欠障害または固定障
害が短時間に多発していることを検出することができ、
障害処理装置９に通知してマイクロプログラム制御装置
を障害状態として停止させる。
に多発した場合には、通常のマイクロプログラム制御装
置の性能に重大な影響を与えてしまうため、その発生を
早期に検出する。 【構成】 カウンタ６はＥＤＡＣ回路４からのエラー検
出訂正信号によってエラー回数のカウントを行ってい
る。タイマ７は予め設定された時間毎にカウンタ６をリ
セットする。比較器８によってカウンタ６の計数値がタ
イマ７によってリセットされる前に一定値になったこと
を検出したときには制御記憶１に間欠障害または固定障
害が短時間に多発していることを検出することができ、
障害処理装置９に通知してマイクロプログラム制御装置
を障害状態として停止させる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプログラム制
御装置に関し、特にマイクロプログラム制御装置におけ
る制御記憶の障害検出方式に関する。
御装置に関し、特にマイクロプログラム制御装置におけ
る制御記憶の障害検出方式に関する。
【０００２】
【従来の技術】従来、この種のマイクロプログラム制御
装置は、図５に示すように制御記憶１と、セレクタ２
と、データレジスタ３と、１ビットエラー訂正２ビット
エラー検出機能回路（以下、ＥＤＡＣ回路と略す）４
と、制御部５とを備えている。制御記憶１にはマイクロ
命令が記憶されている。なお、ＥＤＡＣ回路の１ビット
エラー検出２ビットエラー訂正機能（ＥＤＡＣ機能）に
ついては、「エラー検出および訂正システム」（特公昭
５３−２０３６７号公報）および「符号理論」（高忠
雄、都倉信樹、岩垂好裕、稲垣康善 共著、コロナ社
刊、１９７５）に詳述されている。
装置は、図５に示すように制御記憶１と、セレクタ２
と、データレジスタ３と、１ビットエラー訂正２ビット
エラー検出機能回路（以下、ＥＤＡＣ回路と略す）４
と、制御部５とを備えている。制御記憶１にはマイクロ
命令が記憶されている。なお、ＥＤＡＣ回路の１ビット
エラー検出２ビットエラー訂正機能（ＥＤＡＣ機能）に
ついては、「エラー検出および訂正システム」（特公昭
５３−２０３６７号公報）および「符号理論」（高忠
雄、都倉信樹、岩垂好裕、稲垣康善 共著、コロナ社
刊、１９７５）に詳述されている。
【０００３】制御記憶１から読み出されたマイクロ命令
は、セレクタ２を介してデータレジスタ３に保持され
る。ＥＤＡＣ回路４はデータレジスタ３に保持されたマ
イクロ命令のエラーを検出して訂正し、訂正したマイク
ロ命令とエラー検出訂正信号とを出力する。訂正された
マイクロ命令は、制御記憶１およびセレクタ２へフィー
ドバックされる。セレクタ２は、制御記憶１から読み出
されたマイクロ命令と訂正したマイクロ命令のうちの一
方を選択し、選択したマイクロ命令をデータレジスタ３
へ書き込む。訂正したマイクロ命令は制御記憶１へ書き
込まれる。この制御記憶１への書き込みが行われている
間、ＥＤＡＣ回路４は１ビットエラー検出信号線ａを介
して被制御部（図示せず）にエラー検出信号を供給す
る。このエラー検出信号が発生している間は、制御部５
によってマイクロプログラム制御を抑止する。ＥＤＡＣ
回路４によって訂正されたマイクロ命令の制御記憶１へ
の書き込みが完了すると、マイクロプログラム制御が再
開される。
は、セレクタ２を介してデータレジスタ３に保持され
る。ＥＤＡＣ回路４はデータレジスタ３に保持されたマ
イクロ命令のエラーを検出して訂正し、訂正したマイク
ロ命令とエラー検出訂正信号とを出力する。訂正された
マイクロ命令は、制御記憶１およびセレクタ２へフィー
ドバックされる。セレクタ２は、制御記憶１から読み出
されたマイクロ命令と訂正したマイクロ命令のうちの一
方を選択し、選択したマイクロ命令をデータレジスタ３
へ書き込む。訂正したマイクロ命令は制御記憶１へ書き
込まれる。この制御記憶１への書き込みが行われている
間、ＥＤＡＣ回路４は１ビットエラー検出信号線ａを介
して被制御部（図示せず）にエラー検出信号を供給す
る。このエラー検出信号が発生している間は、制御部５
によってマイクロプログラム制御を抑止する。ＥＤＡＣ
回路４によって訂正されたマイクロ命令の制御記憶１へ
の書き込みが完了すると、マイクロプログラム制御が再
開される。
【０００４】
【発明が解決しようとする課題】上述した従来のマイク
ロプログラム制御装置では、マイクロプログラム制御装
置の間欠障害または固定障害が短時間に多発した場合に
は、マイクロプログラム制御装置の通常の性能に重大な
影響を与えてしまうため、その発生を早期に検出する必
要がある。
ロプログラム制御装置では、マイクロプログラム制御装
置の間欠障害または固定障害が短時間に多発した場合に
は、マイクロプログラム制御装置の通常の性能に重大な
影響を与えてしまうため、その発生を早期に検出する必
要がある。
【０００５】従って、本発明の目的は、マイクロ命令に
エラーが検出された回数をカウントし、その計数値を予
め定められた値と比較することによって、制御記憶にお
いて障害が多発していることを早期に検出することがで
きるマイクロプログラム制御装置を提供することにあ
る。
エラーが検出された回数をカウントし、その計数値を予
め定められた値と比較することによって、制御記憶にお
いて障害が多発していることを早期に検出することがで
きるマイクロプログラム制御装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明が適用されるマイ
クロプログラム制御装置は、複数のマイクロ命令を記憶
する制御記憶と、マイクロ命令を保持する命令保持手段
と、前記命令保持手段に保持されたマイクロ命令のエラ
ーを検出して訂正し、訂正したマイクロ命令とエラー検
出訂正信号とを出力するエラー検出訂正手段と、前記制
御記憶から読み出されたマイクロ命令および前記訂正し
たマイクロ命令のうちの一方を選択し、選択したマイク
ロ命令を前記命令保持手段へ供給する選択手段と、前記
訂正したマイクロ命令を前記制御記憶に書き込むための
手段と、前記エラー検出訂正信号に応答して前記制御記
憶を制御する制御手段とを有する。
クロプログラム制御装置は、複数のマイクロ命令を記憶
する制御記憶と、マイクロ命令を保持する命令保持手段
と、前記命令保持手段に保持されたマイクロ命令のエラ
ーを検出して訂正し、訂正したマイクロ命令とエラー検
出訂正信号とを出力するエラー検出訂正手段と、前記制
御記憶から読み出されたマイクロ命令および前記訂正し
たマイクロ命令のうちの一方を選択し、選択したマイク
ロ命令を前記命令保持手段へ供給する選択手段と、前記
訂正したマイクロ命令を前記制御記憶に書き込むための
手段と、前記エラー検出訂正信号に応答して前記制御記
憶を制御する制御手段とを有する。
【０００７】本発明の第１の態様によれば、上記マイク
ロプログラム制御装置は、前記エラー検出手段によって
エラーを検出したときの回数をカウントして計数値とし
て出力する計数手段と、前記計数手段を一定時間毎にリ
セットするリセット手段と、前記計数値と固定値とを比
較して前記計数値と前記固定値とが一致したときに一致
信号を出力する比較手段と、前記一致信号を障害処理装
置へ障害として通知する手段と、を有する。
ロプログラム制御装置は、前記エラー検出手段によって
エラーを検出したときの回数をカウントして計数値とし
て出力する計数手段と、前記計数手段を一定時間毎にリ
セットするリセット手段と、前記計数値と固定値とを比
較して前記計数値と前記固定値とが一致したときに一致
信号を出力する比較手段と、前記一致信号を障害処理装
置へ障害として通知する手段と、を有する。
【０００８】本発明の第２の態様によれば、上記マイク
ロプログラム制御装置は、前記エラー検出手段によって
エラーを検出したときの回数をカウントして計数値とし
て出力する計数手段と、前記計数手段を一定時間毎にリ
セットするリセット手段と、前記計数値と固定値とを比
較して前記計数値と前記固定値とが一致したときに一致
信号を出力する比較手段と、前記一致信号を前記制御手
段へ障害として通知するための手段と、を有する
ロプログラム制御装置は、前記エラー検出手段によって
エラーを検出したときの回数をカウントして計数値とし
て出力する計数手段と、前記計数手段を一定時間毎にリ
セットするリセット手段と、前記計数値と固定値とを比
較して前記計数値と前記固定値とが一致したときに一致
信号を出力する比較手段と、前記一致信号を前記制御手
段へ障害として通知するための手段と、を有する
【０００９】本発明の第３の態様によれば、上記マイク
ロプログラム制御装置は、任意の値を保持して保持した
値を出力する値保持手段と、前記エラー検出手段によっ
てエラーを検出したときの回数をカウントして計数値と
して出力する計数手段と、前記計数手段を一定時間毎に
リセットするリセット手段と、前記計数値と前記保持し
た値とを比較して前記計数値と前記保持した値とが一致
したときに一致信号を出力する比較手段と、前記一致信
号を障害処理装置へ障害として通知する手段と、を有す
る。
ロプログラム制御装置は、任意の値を保持して保持した
値を出力する値保持手段と、前記エラー検出手段によっ
てエラーを検出したときの回数をカウントして計数値と
して出力する計数手段と、前記計数手段を一定時間毎に
リセットするリセット手段と、前記計数値と前記保持し
た値とを比較して前記計数値と前記保持した値とが一致
したときに一致信号を出力する比較手段と、前記一致信
号を障害処理装置へ障害として通知する手段と、を有す
る。
【００１０】本発明の第４の態様によれば、上記マイク
ロプログラム制御装置は、任意の値を保持して保持した
値を出力する値保持手段と、前記エラー検出手段によっ
てエラーを検出したときの回数をカウントして計数値と
して出力する計数手段と、前記計数手段を一定時間毎に
リセットするリセット手段と、前記計数値と前記保持し
た値とを比較して前記計数値と前記保持した値とが一致
したときに一致信号を出力する比較手段と、前記一致信
号を前記制御手段へ障害として通知するための手段と、
を有する
ロプログラム制御装置は、任意の値を保持して保持した
値を出力する値保持手段と、前記エラー検出手段によっ
てエラーを検出したときの回数をカウントして計数値と
して出力する計数手段と、前記計数手段を一定時間毎に
リセットするリセット手段と、前記計数値と前記保持し
た値とを比較して前記計数値と前記保持した値とが一致
したときに一致信号を出力する比較手段と、前記一致信
号を前記制御手段へ障害として通知するための手段と、
を有する
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は、本発明によるマイクロプログラム
制御装置の一実施例を示すブロック図である。制御記憶
１は、データセレクタ２の一方の入力端、ＥＤＡＣ回路
４の一方の出力端および制御部５に接続されている。制
御記憶１に記憶されているマイクロ命令は、データセレ
クタ２を介してデータレジスタ３へ供給される。データ
レジスタ３は、制御記憶１から供給されたデータを保持
する。ＥＤＡＣ回路４はマイクロ命令の１ビットエラー
訂正２ビットエラー検出を行う回路である。ＥＤＡＣ回
路４は、データレジスタ３に保持されたマイクロ命令の
エラーを検出して訂正し、訂正したマイクロ命令とエラ
ー検出訂正信号とを出力する。ＥＤＡＣ回路４において
エラー訂正を行ったデータは、制御記憶１およびセレク
タ２へ送られる。セレクタ２は、制御記憶１から読み出
されたマイクロ命令および訂正したマイクロ命令のうち
の一方を選択し、選択したマイクロ命令をデータレジス
タ３へ供給する。
制御装置の一実施例を示すブロック図である。制御記憶
１は、データセレクタ２の一方の入力端、ＥＤＡＣ回路
４の一方の出力端および制御部５に接続されている。制
御記憶１に記憶されているマイクロ命令は、データセレ
クタ２を介してデータレジスタ３へ供給される。データ
レジスタ３は、制御記憶１から供給されたデータを保持
する。ＥＤＡＣ回路４はマイクロ命令の１ビットエラー
訂正２ビットエラー検出を行う回路である。ＥＤＡＣ回
路４は、データレジスタ３に保持されたマイクロ命令の
エラーを検出して訂正し、訂正したマイクロ命令とエラ
ー検出訂正信号とを出力する。ＥＤＡＣ回路４において
エラー訂正を行ったデータは、制御記憶１およびセレク
タ２へ送られる。セレクタ２は、制御記憶１から読み出
されたマイクロ命令および訂正したマイクロ命令のうち
の一方を選択し、選択したマイクロ命令をデータレジス
タ３へ供給する。
【００１３】ＥＤＡＣ回路４はさらに、エラー訂正を行
う毎に制御部５およびカウンタ６へエラー検出訂正信号
を供給する。制御部５はエラー検出訂正信号に応答して
制御記憶１を制御する。カウンタ６は、ＥＤＡＣ回路４
からのエラー検出訂正信号に応答してエラー検出訂正回
数のカウントを行っていく。タイマ７はカウンタ６に接
続されており、予め設定された時間毎にカウンタ６をリ
セットする。カウンタ６によってカウントされた計数値
は比較器８に供給される。比較器８は、カウンタ６から
の計数値と予め定められた固定値とを比較する。計数値
と固定値とが一致したとき、比較器８は一致信号を出力
する。この一致信号は信号線１１を介して障害処理装置
９へ障害として通知される。
う毎に制御部５およびカウンタ６へエラー検出訂正信号
を供給する。制御部５はエラー検出訂正信号に応答して
制御記憶１を制御する。カウンタ６は、ＥＤＡＣ回路４
からのエラー検出訂正信号に応答してエラー検出訂正回
数のカウントを行っていく。タイマ７はカウンタ６に接
続されており、予め設定された時間毎にカウンタ６をリ
セットする。カウンタ６によってカウントされた計数値
は比較器８に供給される。比較器８は、カウンタ６から
の計数値と予め定められた固定値とを比較する。計数値
と固定値とが一致したとき、比較器８は一致信号を出力
する。この一致信号は信号線１１を介して障害処理装置
９へ障害として通知される。
【００１４】詳細に述べると、比較器８は、カウンタ６
がタイマ７によってリセットされる前にカウンタ６から
の計数値と予め定められた固定値とが一致した場合には
論理”１”信号（一致信号）を出力し、それ以外の場合
は論理”０”信号を出力する。この比較器８からの論
理”１”信号は、制御記憶１の間欠障害または固定障害
が短時間に多発していることを意味する。このような状
態が発生したら、障害処理装置９はマイクロプログラム
制御装置を障害状態として停止させる。
がタイマ７によってリセットされる前にカウンタ６から
の計数値と予め定められた固定値とが一致した場合には
論理”１”信号（一致信号）を出力し、それ以外の場合
は論理”０”信号を出力する。この比較器８からの論
理”１”信号は、制御記憶１の間欠障害または固定障害
が短時間に多発していることを意味する。このような状
態が発生したら、障害処理装置９はマイクロプログラム
制御装置を障害状態として停止させる。
【００１５】図２は本発明によるマイクロプログラム制
御回路の他の実施例を示すブロック図である。比較器８
からの一致信号を障害処理装置９に供給するかわりに制
御部５に供給すること以外の動作については、上述した
実施例（図１）と同様であるので、動作についての説明
は省略する。図２に示す実施例においては、制御記憶１
において間欠障害または固定障害が短時間に多発してい
ることを検出した際、障害処理装置９に通知するかわり
に制御部５に対して障害通知を行い、重要な情報の退避
などを行うことができる。
御回路の他の実施例を示すブロック図である。比較器８
からの一致信号を障害処理装置９に供給するかわりに制
御部５に供給すること以外の動作については、上述した
実施例（図１）と同様であるので、動作についての説明
は省略する。図２に示す実施例においては、制御記憶１
において間欠障害または固定障害が短時間に多発してい
ることを検出した際、障害処理装置９に通知するかわり
に制御部５に対して障害通知を行い、重要な情報の退避
などを行うことができる。
【００１６】図３は本発明によるさらに他の実施例を示
すブロック図である。比較器８においてカウンタ６から
の計数値を固定値と比較するかわりに、別に設けられた
データレジスタ１０からの出力と比較すること以外の動
作については、上述した実施例（図１）と同様であるた
め、動作についての説明は省略する。比較器８は、カウ
ンタ６およびデータレジスタ１０に接続されており、カ
ウンタ６からの計数値とデータレジスタ１０に保持され
ている任意の値とを比較し、その比較結果を信号線１１
を介して障害処理装置９へ供給する。
すブロック図である。比較器８においてカウンタ６から
の計数値を固定値と比較するかわりに、別に設けられた
データレジスタ１０からの出力と比較すること以外の動
作については、上述した実施例（図１）と同様であるた
め、動作についての説明は省略する。比較器８は、カウ
ンタ６およびデータレジスタ１０に接続されており、カ
ウンタ６からの計数値とデータレジスタ１０に保持され
ている任意の値とを比較し、その比較結果を信号線１１
を介して障害処理装置９へ供給する。
【００１７】詳細に説明すると、比較器８は、カウンタ
６がタイマ７によってリセットされる前にカウンタ６か
らの計数値とデータレジスタ１０で保持された値とが一
致した場合には論理”１”信号（一致信号）を出力し、
それ以外の場合は論理”０”信号を出力する。この比較
器８からの論理”１”信号は、制御記憶１の間欠障害ま
たは固定障害が短時間に多発していることを意味する。
このような状態が発生したら、障害処理装置９はマイク
ロプログラム制御装置を障害状態として停止させる。
６がタイマ７によってリセットされる前にカウンタ６か
らの計数値とデータレジスタ１０で保持された値とが一
致した場合には論理”１”信号（一致信号）を出力し、
それ以外の場合は論理”０”信号を出力する。この比較
器８からの論理”１”信号は、制御記憶１の間欠障害ま
たは固定障害が短時間に多発していることを意味する。
このような状態が発生したら、障害処理装置９はマイク
ロプログラム制御装置を障害状態として停止させる。
【００１８】図４は、本発明によるさらに他の実施例を
示すブロック図である。比較器８からの出力を障害処理
装置９に供給するかわりに制御部５に供給すること以外
の動作については、上述した実施例（図３）と同様であ
るので、動作についての説明は省略する。図４に示す実
施例においては、制御記憶１において間欠障害または固
定障害が短時間に多発していることを検出した際、障害
処理装置９に通知するかわりに制御部５に対して障害通
知を行い、重要な情報の退避などを行うことができる。
示すブロック図である。比較器８からの出力を障害処理
装置９に供給するかわりに制御部５に供給すること以外
の動作については、上述した実施例（図３）と同様であ
るので、動作についての説明は省略する。図４に示す実
施例においては、制御記憶１において間欠障害または固
定障害が短時間に多発していることを検出した際、障害
処理装置９に通知するかわりに制御部５に対して障害通
知を行い、重要な情報の退避などを行うことができる。
【００１９】
【発明の効果】以上説明したように、本発明によれば一
定または任意時間内に行うマイクロ命令エラー検出訂正
動作回数を監視することにより、通常のマイクロプログ
ラム制御装置の性能に重大な影響を与えてしまう短時間
に多発する制御記憶の間欠障害または固定障害を早期に
検出することができるという効果がある。
定または任意時間内に行うマイクロ命令エラー検出訂正
動作回数を監視することにより、通常のマイクロプログ
ラム制御装置の性能に重大な影響を与えてしまう短時間
に多発する制御記憶の間欠障害または固定障害を早期に
検出することができるという効果がある。
【図１】本発明の第１の実施例によるマイクロプログラ
ム制御装置を障害処理装置と共に示すブロック図であ
る。
ム制御装置を障害処理装置と共に示すブロック図であ
る。
【図２】本発明の第２の実施例によるマイクロプログラ
ム制御装置を示すブロック図である。
ム制御装置を示すブロック図である。
【図３】本発明の第３の実施例によるマイクロプログラ
ム制御装置を障害処理装置と共に示すブロック図であ
る。
ム制御装置を障害処理装置と共に示すブロック図であ
る。
【図４】本発明の第４の実施例によるマイクロプログラ
ム制御装置を示すブロック図である。
ム制御装置を示すブロック図である。
【図５】従来のマイクロプログラム制御装置を示すブロ
ック図である。
ック図である。
１ 制御記憶 ２ データセレクタ ３ データレジスタ ４ １ビットエラー訂正２ビットエラー検出機能回路 ５ 制御部 ６ カウンタ ７ タイマ ８ 比較器 ９ 障害処理装置 １０ データレジスタ １１ 信号線
Claims (4)
- 【請求項１】 複数のマイクロ命令を記憶する制御記憶
と、マイクロ命令を保持する命令保持手段と、前記命令
保持手段に保持されたマイクロ命令のエラーを検出して
訂正し、訂正したマイクロ命令とエラー検出訂正信号と
を出力するエラー検出訂正手段と、前記制御記憶から読
み出されたマイクロ命令および前記訂正したマイクロ命
令のうちの一方を選択し、選択したマイクロ命令を前記
命令保持手段へ供給する選択手段と、前記訂正したマイ
クロ命令を前記制御記憶に書き込むための手段と、前記
エラー検出訂正信号に応答して前記制御記憶を制御する
制御手段とを有するマイクロプログラム制御装置におい
て、 前記エラー検出手段によってエラーを検出したときの回
数をカウントして計数値として出力する計数手段と、 前記計数手段を一定時間毎にリセットするリセット手段
と、 前記計数値と固定値とを比較して前記計数値と前記固定
値とが一致したときに一致信号を出力する比較手段と、 前記一致信号を障害処理装置へ障害として通知する手段
と、を有することを特徴とするマイクロプログラム制御
装置。 - 【請求項２】 複数のマイクロ命令を記憶する制御記憶
と、マイクロ命令を保持する命令保持手段と、前記命令
保持手段に保持されたマイクロ命令のエラーを検出して
訂正し、訂正したマイクロ命令とエラー検出訂正信号と
を出力するエラー検出訂正手段と、前記制御記憶から読
み出されたマイクロ命令および前記訂正したマイクロ命
令のうちの一方を選択し、選択したマイクロ命令を前記
命令保持手段へ供給する選択手段と、前記訂正したマイ
クロ命令を前記制御記憶に書き込むための手段と、前記
エラー検出訂正信号に応答して前記制御記憶を制御する
制御手段とを有するマイクロプログラム制御装置におい
て、 前記エラー検出手段によってエラーを検出したときの回
数をカウントして計数値として出力する計数手段と、 前記計数手段を一定時間毎にリセットするリセット手段
と、 前記計数値と固定値とを比較して前記計数値と前記固定
値とが一致したときに一致信号を出力する比較手段と、 前記一致信号を前記制御手段へ障害として通知するため
の手段と、を有することを特徴とするマイクロプログラ
ム制御装置。 - 【請求項３】 複数のマイクロ命令を記憶する制御記憶
と、マイクロ命令を保持する命令保持手段と、前記命令
保持手段に保持されたマイクロ命令のエラーを検出して
訂正し、訂正したマイクロ命令とエラー検出訂正信号と
を出力するエラー検出訂正手段と、前記制御記憶から読
み出されたマイクロ命令および前記訂正したマイクロ命
令のうちの一方を選択し、選択したマイクロ命令を前記
命令保持手段へ供給する選択手段と、前記訂正したマイ
クロ命令を前記制御記憶に書き込むための手段と、前記
エラー検出訂正信号に応答して前記制御記憶を制御する
制御手段とを有するマイクロプログラム制御装置におい
て、 任意の値を保持して保持した値を出力する値保持手段
と、 前記エラー検出手段によってエラーを検出したときの回
数をカウントして計数値として出力する計数手段と、 前記計数手段を一定時間毎にリセットするリセット手段
と、 前記計数値と前記保持した値とを比較して前記計数値と
前記保持した値とが一致したときに一致信号を出力する
比較手段と、 前記一致信号を障害処理装置へ障害として通知する手段
と、 を有することを特徴とするマイクロプログラム制御装
置。 - 【請求項４】 複数のマイクロ命令を記憶する制御記憶
と、マイクロ命令を保持する命令保持手段と、前記命令
保持手段に保持されたマイクロ命令のエラーを検出して
訂正し、訂正したマイクロ命令とエラー検出訂正信号と
を出力するエラー検出訂正手段と、前記制御記憶から読
み出されたマイクロ命令および前記訂正したマイクロ命
令のうちの一方を選択し、選択したマイクロ命令を前記
命令保持手段へ供給する選択手段と、前記訂正したマイ
クロ命令を前記制御記憶に書き込むための手段と、前記
エラー検出訂正信号に応答して前記制御記憶を制御する
制御手段とを有するマイクロプログラム制御装置におい
て、 任意の値を保持して保持した値を出力する値保持手段
と、 前記エラー検出手段によってエラーを検出したときの回
数をカウントして計数値として出力する計数手段と、 前記計数手段を一定時間毎にリセットするリセット手段
と、 前記計数値と前記保持した値とを比較して前記計数値と
前記保持した値とが一致したときに一致信号を出力する
比較手段と、 前記一致信号を前記制御手段へ障害として通知するため
の手段と、を有することを特徴とするマイクロプログラ
ム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241861A JPH0581138A (ja) | 1991-09-20 | 1991-09-20 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241861A JPH0581138A (ja) | 1991-09-20 | 1991-09-20 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0581138A true JPH0581138A (ja) | 1993-04-02 |
Family
ID=17080614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3241861A Withdrawn JPH0581138A (ja) | 1991-09-20 | 1991-09-20 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0581138A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006102358A1 (en) * | 2005-03-22 | 2006-09-28 | Cummins, Inc. | Method and system for detecting faults in an electronic engine control module |
| JP2012086631A (ja) * | 2010-10-18 | 2012-05-10 | Denso Corp | 車載電子制御装置 |
| JP2020170577A (ja) * | 2019-04-01 | 2020-10-15 | 富士通株式会社 | 半導体装置 |
| FR3103219A1 (fr) * | 2019-11-19 | 2021-05-21 | Vitesco Technologies | Procédé de gestion des anomalies sporadiques d’un système de motorisation d’un véhicule automobile |
-
1991
- 1991-09-20 JP JP3241861A patent/JPH0581138A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006102358A1 (en) * | 2005-03-22 | 2006-09-28 | Cummins, Inc. | Method and system for detecting faults in an electronic engine control module |
| JP2012086631A (ja) * | 2010-10-18 | 2012-05-10 | Denso Corp | 車載電子制御装置 |
| JP2020170577A (ja) * | 2019-04-01 | 2020-10-15 | 富士通株式会社 | 半導体装置 |
| FR3103219A1 (fr) * | 2019-11-19 | 2021-05-21 | Vitesco Technologies | Procédé de gestion des anomalies sporadiques d’un système de motorisation d’un véhicule automobile |
| WO2021099215A1 (fr) * | 2019-11-19 | 2021-05-27 | Vitesco Technologies GmbH | Procede de gestion des anomalies sporadiques d'un systeme de motorisation d'un vehicule automobile |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6701480B1 (en) | System and method for providing error check and correction in memory systems | |
| US7103738B2 (en) | Semiconductor integrated circuit having improving program recovery capabilities | |
| US9335183B2 (en) | Method for reliably operating a sensor | |
| CN112395122A (zh) | 闪存控制器及闪存控制器的方法 | |
| US7346812B1 (en) | Apparatus and method for implementing programmable levels of error severity | |
| JPH0581138A (ja) | マイクロプログラム制御装置 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JP2734234B2 (ja) | 情報処理装置 | |
| JPH08153045A (ja) | メモリ制御回路 | |
| JPH10171546A (ja) | 起動監視装置 | |
| JP2023177118A (ja) | 異常ログ取得装置、異常ログ記憶方法及びプログラム | |
| JP3757407B2 (ja) | 制御装置 | |
| CN116627328A (zh) | 用于ssd异常掉电的写保护方法、装置、设备及介质 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH07281961A (ja) | メモリ故障検出装置及び計算機 | |
| JP2010250707A (ja) | マイクロプロセッサ及びモリ破損チェック方法 | |
| JPH05134938A (ja) | メモリ制御装置 | |
| JPH0612291A (ja) | 情報処理装置の制御装置 | |
| KR20000066126A (ko) | 피엘씨의 이상 검출 방법 | |
| JPH06139155A (ja) | 記憶装置の診断方法 | |
| JPH05204770A (ja) | メモリエラーリカバリ方法 | |
| JPH0535608A (ja) | 制御記憶検査訂正回路 | |
| JPH04241636A (ja) | 時間監視回路 | |
| JPS63245170A (ja) | フアクシミリ装置 | |
| JPH0588942A (ja) | 駆動系制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |